JPH04295603A - 磁気ヘッド駆動回路 - Google Patents
磁気ヘッド駆動回路Info
- Publication number
- JPH04295603A JPH04295603A JP6149391A JP6149391A JPH04295603A JP H04295603 A JPH04295603 A JP H04295603A JP 6149391 A JP6149391 A JP 6149391A JP 6149391 A JP6149391 A JP 6149391A JP H04295603 A JPH04295603 A JP H04295603A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- magnetic head
- transistor
- amplifier
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路技術さ
らには磁気ヘッド駆動回路に適用して特に有効な技術に
関し、例えば磁気ディスク装置における記録再生用の半
導体集積回路のヘッド駆動部の構成に利用して有効な技
術に関する。
らには磁気ヘッド駆動回路に適用して特に有効な技術に
関し、例えば磁気ディスク装置における記録再生用の半
導体集積回路のヘッド駆動部の構成に利用して有効な技
術に関する。
【０００２】
【従来の技術】図４に、ハードディスク・ドライバやフ
ロッピ・ディスクドライバのような磁気記憶装置、特に
磁気ディスク装置における記録再生用ＩＣ（半導体集積
回路）のヘッド駆動回路を構成する書込み用のライトア
ンプが示されている。すなわち、ライトアンプ１０は、
電源電圧Ｖｃｃとインダクタンス負荷Ｌが接続されるリ
ード・ライト用端子Ａ，Ｂ間に互いに対をなすように接
続されたバイポーラトランジスタＱ１，Ｑ２と、端子Ａ
，Ｂと定電流源ＣＣ０間に同様に互いに対をなすように
接続されたトランジスタＱ３，Ｑ４とを含む。そして、
上記端子Ａ，Ｂ間に薄膜ヘッドのような磁気ヘッドを構
成するインダクタンス負荷Ｌが外付けされる。トランジ
スタＱ１，Ｑ２及びＱ３，Ｑ４のベース端子には、相補
的な書込みデータ信号Ｄ，Ｄ’及びｄ，ｄ’がそれぞれ
印加される。信号ｄ，ｄ’はＤ，Ｄ’をレベルシフトし
た信号である。これによって、書込みデータ信号が変化
したときに、トランジスタＱ１とＱ２及びＱ３とＱ４が
相補的にスイッチングされてヘッドに流される電流ｉの
向きが変わり、これに伴う磁界の反転によって磁気ディ
スクに対し、データの書込みが行なわれるようにされて
いる。磁気ヘッド駆動回路に関する発明としては、例え
ば特願昭６０−９５４９８号がある。
ロッピ・ディスクドライバのような磁気記憶装置、特に
磁気ディスク装置における記録再生用ＩＣ（半導体集積
回路）のヘッド駆動回路を構成する書込み用のライトア
ンプが示されている。すなわち、ライトアンプ１０は、
電源電圧Ｖｃｃとインダクタンス負荷Ｌが接続されるリ
ード・ライト用端子Ａ，Ｂ間に互いに対をなすように接
続されたバイポーラトランジスタＱ１，Ｑ２と、端子Ａ
，Ｂと定電流源ＣＣ０間に同様に互いに対をなすように
接続されたトランジスタＱ３，Ｑ４とを含む。そして、
上記端子Ａ，Ｂ間に薄膜ヘッドのような磁気ヘッドを構
成するインダクタンス負荷Ｌが外付けされる。トランジ
スタＱ１，Ｑ２及びＱ３，Ｑ４のベース端子には、相補
的な書込みデータ信号Ｄ，Ｄ’及びｄ，ｄ’がそれぞれ
印加される。信号ｄ，ｄ’はＤ，Ｄ’をレベルシフトし
た信号である。これによって、書込みデータ信号が変化
したときに、トランジスタＱ１とＱ２及びＱ３とＱ４が
相補的にスイッチングされてヘッドに流される電流ｉの
向きが変わり、これに伴う磁界の反転によって磁気ディ
スクに対し、データの書込みが行なわれるようにされて
いる。磁気ヘッド駆動回路に関する発明としては、例え
ば特願昭６０−９５４９８号がある。
【０００３】
【発明が解決しようとする課題】磁気ヘッド駆動回路に
おいては、書込み速度の高速化が課題となっている。従
来の磁気ヘッド駆動回路にあっては、書込みの高速化を
図ろうとするとライトアンプを構成するカレントスイッ
チの切り替わり速度を速くする必要があるが、カレント
スイッチの切り替わり速度が速すぎると、電流切り替わ
りの初期に比較的大きな逆起電力がヘッドＬの両端に発
生し、ライトアンプを構成するトランジスタＱ１，Ｑ２
のベース・エミッタ間が逆バイアスされてＰＮ接合破壊
を起こすおそれがあるとともに、トランジスタＱ３，Ｑ
４のコレクタ電位がベース電位よりも低くなってトラン
ジスタが飽和し、動作スピードが遅くなるという問題点
があった。
おいては、書込み速度の高速化が課題となっている。従
来の磁気ヘッド駆動回路にあっては、書込みの高速化を
図ろうとするとライトアンプを構成するカレントスイッ
チの切り替わり速度を速くする必要があるが、カレント
スイッチの切り替わり速度が速すぎると、電流切り替わ
りの初期に比較的大きな逆起電力がヘッドＬの両端に発
生し、ライトアンプを構成するトランジスタＱ１，Ｑ２
のベース・エミッタ間が逆バイアスされてＰＮ接合破壊
を起こすおそれがあるとともに、トランジスタＱ３，Ｑ
４のコレクタ電位がベース電位よりも低くなってトラン
ジスタが飽和し、動作スピードが遅くなるという問題点
があった。
【０００４】本発明の目的は、磁気ヘッド駆動回路にお
けるライトアンプのカレントスイッチの切り替わり速度
を適切な速さに制御して、ライトアンプを構成するトラ
ンジスタの耐圧マージンおよび飽和マージンを向上させ
ることにある。この発明の前記ならびにそのほかの目的
と新規な特徴については、本明細書の記述および添附図
面から明らかになるであろう。
けるライトアンプのカレントスイッチの切り替わり速度
を適切な速さに制御して、ライトアンプを構成するトラ
ンジスタの耐圧マージンおよび飽和マージンを向上させ
ることにある。この発明の前記ならびにそのほかの目的
と新規な特徴については、本明細書の記述および添附図
面から明らかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、磁気ヘッド駆動用の差動増幅型
ライトアンプとその制御信号を形成する前段の回路との
間に、制御信号の変化をゆるやかにする時定数回路を設
けるようにしたものである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、磁気ヘッド駆動用の差動増幅型
ライトアンプとその制御信号を形成する前段の回路との
間に、制御信号の変化をゆるやかにする時定数回路を設
けるようにしたものである。
【０００６】
【作用】上記した手段によれば、ライトアンプの制御信
号の変化がゆるやかであるため、ライトアンプを構成す
るカレントスイッチの電流切り替わり速度が遅くなり、
電流切り替わりの際に発生する逆起電力が小さくなって
ライトアンプを構成するトランジスタの耐圧マージンお
よび飽和マージンを向上させるという上記目的を達成す
ることができる。
号の変化がゆるやかであるため、ライトアンプを構成す
るカレントスイッチの電流切り替わり速度が遅くなり、
電流切り替わりの際に発生する逆起電力が小さくなって
ライトアンプを構成するトランジスタの耐圧マージンお
よび飽和マージンを向上させるという上記目的を達成す
ることができる。
【０００７】
【実施例】図１には、本発明に係る磁気ヘッド駆動回路
の一実施例が示されている。この実施例の回路は、公知
のモノリシック集積回路技術によって、シリコン単結晶
半導体基板上に形成される。
の一実施例が示されている。この実施例の回路は、公知
のモノリシック集積回路技術によって、シリコン単結晶
半導体基板上に形成される。
【０００８】この実施例の書込み回路としてライトアン
プ１０は、電源電圧Ｖｃｃとインダクタンス負荷Ｌが接
続される一対のリード・ライト用端子Ａ，Ｂ間に接続さ
れたトランジスタ対Ｑ１，Ｑ２と、上記リード・ライト
用端子Ａ，Ｂと定電流源ＣＣ１との間に接続されたトラ
ンジスタ対Ｑ３，Ｑ４とにより構成されている。また、
トランジスタ対Ｑ３，Ｑ４と定電流源ＣＣ１との間には
、スイッチトランジスタＱ６が接続され、このトランジ
スタＱ６と並列にトランジスタＱ５がエミッタ共通接続
されており、このトランジスタＱ５のベース端子に基準
電圧Ｖｒｅｆが印加され、トランジスタＱ６のベース電
位に応じていずれか一方がオンされて定電流ｉが流され
るカレントスイッチが構成されている。そして、トラン
ジスタＱ６の前段には、ライトアンプ１０の駆動タイミ
ングを与える制御信号ａ，ａ’を受けてトランジスタＱ
６のベース電圧を形成するための駆動制御回路２０が設
けられている。この駆動制御回路２０は、上記制御信号
ａ，ａ’をベース端子に受ける一対の差動トランジスタ
Ｑ７，Ｑ８とそのコレクタ端子に接続された抵抗Ｒ１，
Ｒ２とＱ７，Ｑ８の共通エミッタ端子に接続された定電
流源ＣＣ２とからなる差動増幅回路によって構成されて
いる。しかも、この実施例では、この駆動制御回路２０
を構成する差動トランジスタＱ７，Ｑ８のコレクタ端子
間に、トランジスタＱ６を制御する信号の変化をゆるや
かにするコンデンサＣｄが接続されている。
プ１０は、電源電圧Ｖｃｃとインダクタンス負荷Ｌが接
続される一対のリード・ライト用端子Ａ，Ｂ間に接続さ
れたトランジスタ対Ｑ１，Ｑ２と、上記リード・ライト
用端子Ａ，Ｂと定電流源ＣＣ１との間に接続されたトラ
ンジスタ対Ｑ３，Ｑ４とにより構成されている。また、
トランジスタ対Ｑ３，Ｑ４と定電流源ＣＣ１との間には
、スイッチトランジスタＱ６が接続され、このトランジ
スタＱ６と並列にトランジスタＱ５がエミッタ共通接続
されており、このトランジスタＱ５のベース端子に基準
電圧Ｖｒｅｆが印加され、トランジスタＱ６のベース電
位に応じていずれか一方がオンされて定電流ｉが流され
るカレントスイッチが構成されている。そして、トラン
ジスタＱ６の前段には、ライトアンプ１０の駆動タイミ
ングを与える制御信号ａ，ａ’を受けてトランジスタＱ
６のベース電圧を形成するための駆動制御回路２０が設
けられている。この駆動制御回路２０は、上記制御信号
ａ，ａ’をベース端子に受ける一対の差動トランジスタ
Ｑ７，Ｑ８とそのコレクタ端子に接続された抵抗Ｒ１，
Ｒ２とＱ７，Ｑ８の共通エミッタ端子に接続された定電
流源ＣＣ２とからなる差動増幅回路によって構成されて
いる。しかも、この実施例では、この駆動制御回路２０
を構成する差動トランジスタＱ７，Ｑ８のコレクタ端子
間に、トランジスタＱ６を制御する信号の変化をゆるや
かにするコンデンサＣｄが接続されている。
【０００９】次に、上記磁気ヘッド駆動回路の動作につ
いて説明する。この実施例の回路では、上記トランジス
タ対Ｑ１とＱ２に書込みデータに応じた入力信号Ｄ，Ｄ
’（Ｄ’はＤの逆相信号）を、またトランジスタ対Ｑ３
，Ｑ４に入力信号ｄ，ｄ’（Ｄ，Ｄ’をレベルシフトし
た信号）を予め与えて電流の向きを決定してトランジス
タＱ１とＱ２及びＱ３とＱ４を相補的にスイッチングさ
せておいて、制御信号ａをハイレベルに変化させること
により、トランジスタＱ６をオンさせる。すると、ライ
トアンプ１０に電流が流され、ヘッドＬに流される電流
ｉの向きに応じた磁界が発生されて磁気ディスクに対し
、データの書込みが行なわれる。書込みデータが変化し
たときは、入力信号Ｄ，Ｄ’とｄ，ｄ’が反転されてヘ
ッドＬに流される電流ｉの向きが変わり、これに伴う磁
界の反転によってデータの書込みが行なわれる。
いて説明する。この実施例の回路では、上記トランジス
タ対Ｑ１とＱ２に書込みデータに応じた入力信号Ｄ，Ｄ
’（Ｄ’はＤの逆相信号）を、またトランジスタ対Ｑ３
，Ｑ４に入力信号ｄ，ｄ’（Ｄ，Ｄ’をレベルシフトし
た信号）を予め与えて電流の向きを決定してトランジス
タＱ１とＱ２及びＱ３とＱ４を相補的にスイッチングさ
せておいて、制御信号ａをハイレベルに変化させること
により、トランジスタＱ６をオンさせる。すると、ライ
トアンプ１０に電流が流され、ヘッドＬに流される電流
ｉの向きに応じた磁界が発生されて磁気ディスクに対し
、データの書込みが行なわれる。書込みデータが変化し
たときは、入力信号Ｄ，Ｄ’とｄ，ｄ’が反転されてヘ
ッドＬに流される電流ｉの向きが変わり、これに伴う磁
界の反転によってデータの書込みが行なわれる。
【００１０】この実施例では、ライトアンプ１０の駆動
タイミングを与える駆動制御回路２０の出力ノードに信
号の変化をゆるやかにする時定数回路が設けられている
ため、ライトアンプ１０に電流が流されるときのトラン
ジスタＱ６のスイッチング速度が遅くされ、これによっ
て、ヘッドＬの両端に発生する逆起電力が低減される。
タイミングを与える駆動制御回路２０の出力ノードに信
号の変化をゆるやかにする時定数回路が設けられている
ため、ライトアンプ１０に電流が流されるときのトラン
ジスタＱ６のスイッチング速度が遅くされ、これによっ
て、ヘッドＬの両端に発生する逆起電力が低減される。
【００１１】図２および図３には、本発明の他の実施例
が示されている。このうち図２の実施例は、ライトアン
プ１０の駆動タイミングを与える駆動制御回路２０の出
力ノードに設けられている信号の変化をゆるやかにする
ための時定数回路を、出力ノードｎ１，ｎ２と定電圧端
子Ｐとの間に接続された一対のコンデンサＣ１，Ｃ２に
よって構成したものである。
が示されている。このうち図２の実施例は、ライトアン
プ１０の駆動タイミングを与える駆動制御回路２０の出
力ノードに設けられている信号の変化をゆるやかにする
ための時定数回路を、出力ノードｎ１，ｎ２と定電圧端
子Ｐとの間に接続された一対のコンデンサＣ１，Ｃ２に
よって構成したものである。
【００１２】また、図３の実施例は、時定数回路を駆動
制御回路２０の出力ノードｎ１とトランジスタＱ６のベ
ース端子との間に接続された抵抗Ｒｄによって構成した
ものである。図３の抵抗Ｒｄのみならず、抵抗Ｒｄと図
１または図２のコンデンサとを組み合わせて時定数回路
を構成しても良い。これらの時定数回路によっても第１
の実施例と同様の効果が得られる。
制御回路２０の出力ノードｎ１とトランジスタＱ６のベ
ース端子との間に接続された抵抗Ｒｄによって構成した
ものである。図３の抵抗Ｒｄのみならず、抵抗Ｒｄと図
１または図２のコンデンサとを組み合わせて時定数回路
を構成しても良い。これらの時定数回路によっても第１
の実施例と同様の効果が得られる。
【００１３】なお、上記実施例では、ライトアンプ１０
の駆動タイミングを与える駆動制御回路２０の出力ノー
ドに信号の変化をゆるやかにする時定数回路を設けてい
るが、ライトアンプを構成するトランジスタＱ１とＱ２
及びＱ３とＱ４の前段に設けられ入力信号Ｄ，Ｄ’とｄ
，ｄ’を形成するためのプリアンプ内に時定数回路を設
けるようにしてもよい。また、実施例では定電流源ＣＣ
１，ＣＣ２が半導体チップ内に設けられているが、チッ
プ内の定電流源ＣＣ１，ＣＣ２を省略して外部の定電流
源から電流を引くように構成してもよい。
の駆動タイミングを与える駆動制御回路２０の出力ノー
ドに信号の変化をゆるやかにする時定数回路を設けてい
るが、ライトアンプを構成するトランジスタＱ１とＱ２
及びＱ３とＱ４の前段に設けられ入力信号Ｄ，Ｄ’とｄ
，ｄ’を形成するためのプリアンプ内に時定数回路を設
けるようにしてもよい。また、実施例では定電流源ＣＣ
１，ＣＣ２が半導体チップ内に設けられているが、チッ
プ内の定電流源ＣＣ１，ＣＣ２を省略して外部の定電流
源から電流を引くように構成してもよい。
【００１４】以上説明したように、上記実施例は、磁気
ヘッド駆動用の差動増幅型ライトアンプとその制御信号
を形成する前段の回路との間に、制御信号の変化をゆる
やかにする時定数回路を設けるようにしたので、ライト
アンプを構成するカレントスイッチの電流切り替わり速
度が遅くなり、電流切り替わりの際に発生する逆起電力
が小さくなってライトアンプを構成するトランジスタの
耐圧マージンおよび飽和マージンを向上させることがで
きるという効果がある。
ヘッド駆動用の差動増幅型ライトアンプとその制御信号
を形成する前段の回路との間に、制御信号の変化をゆる
やかにする時定数回路を設けるようにしたので、ライト
アンプを構成するカレントスイッチの電流切り替わり速
度が遅くなり、電流切り替わりの際に発生する逆起電力
が小さくなってライトアンプを構成するトランジスタの
耐圧マージンおよび飽和マージンを向上させることがで
きるという効果がある。
【００１５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例ではライトアンプの前段の回路が差動増幅回路
で構成されている場合について説明したが、他の形式の
回路が設けられている場合にも適用することができる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例ではライトアンプの前段の回路が差動増幅回路
で構成されている場合について説明したが、他の形式の
回路が設けられている場合にも適用することができる。
【００１６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である磁気ヘ
ッド駆動回路に適用した場合について説明したが、この
発明はそれに限定されるものでなく、インダクタンス負
荷を駆動する回路を含む半導体集積回路一般に利用する
ことができる。
なされた発明をその背景となった利用分野である磁気ヘ
ッド駆動回路に適用した場合について説明したが、この
発明はそれに限定されるものでなく、インダクタンス負
荷を駆動する回路を含む半導体集積回路一般に利用する
ことができる。
【００１７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、磁気ヘッド駆動回路におけ
るライトアンプのカレントスイッチの切り替わり速度を
適切な速さに制御して、ライトアンプを構成するトラン
ジスタの耐圧マージンおよび飽和マージンを向上させる
ことができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、磁気ヘッド駆動回路におけ
るライトアンプのカレントスイッチの切り替わり速度を
適切な速さに制御して、ライトアンプを構成するトラン
ジスタの耐圧マージンおよび飽和マージンを向上させる
ことができる。
【図１】本発明に係る磁気ヘッド駆動回路の一実施例を
示す回路図である。
示す回路図である。
【図２】時定数回路の他の構成例を示す回路図である。
【図３】時定数回路のさらに他の構成例を示す回路図で
ある。
ある。
【図４】従来の磁気ヘッド駆動回路の一例を示す回路図
である。
である。
Ｌ インダクタンス負荷
１０ ライトアンプ
２０ 駆動制御回路
ＣＣ 定電流源
Claims (3)
- 【請求項１】 インダクタンス負荷を構成する磁気ヘ
ッドが接続される一対の接続用端子と、書込み動作の際
に相補的にスイッチングされることにより上記磁気ヘッ
ドを交流的に駆動できるように、上記接続用端子に接続
された第１のトランジスタ対及び第２のトランジスタ対
と、これらのトランジスタいずれか一方に電流を流す定
電流源とからなる書込み回路を備えた磁気ヘッド駆動回
路において、前記書込み回路の駆動信号を形成する前段
の回路との間に、駆動信号の変化をゆるやかにする時定
数回路が接続されてなることを特徴とする磁気ヘッド駆
動回路。 - 【請求項２】 前段の回路が差動増幅回路で構成され
ている場合において、上記時定数回路は、差動増幅回路
の出力ノード間もしくは出力ノードと定電位点との間に
接続されたコンデンサにより構成されていることを特徴
とする請求項１記載の磁気ヘッド駆動回路。 - 【請求項３】 前段の回路が差動増幅回路で構成され
ている場合において、上記時定数回路は、差動増幅回路
の出力ノードとの間に接続された抵抗もしくは抵抗およ
びコンデンサにより構成されていることを特徴とする請
求項１または２記載の磁気ヘッド駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6149391A JPH04295603A (ja) | 1991-03-26 | 1991-03-26 | 磁気ヘッド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6149391A JPH04295603A (ja) | 1991-03-26 | 1991-03-26 | 磁気ヘッド駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04295603A true JPH04295603A (ja) | 1992-10-20 |
Family
ID=13172678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6149391A Pending JPH04295603A (ja) | 1991-03-26 | 1991-03-26 | 磁気ヘッド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04295603A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297024A (en) * | 1992-12-01 | 1994-03-22 | Sgs-Thomson Microelectronics, Inc. | Voice coil driver with variable gain in seek and track-follow modes |
-
1991
- 1991-03-26 JP JP6149391A patent/JPH04295603A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297024A (en) * | 1992-12-01 | 1994-03-22 | Sgs-Thomson Microelectronics, Inc. | Voice coil driver with variable gain in seek and track-follow modes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10145153A (ja) | 増幅回路 | |
| JPS6131521B2 (ja) | ||
| JP2701652B2 (ja) | 磁気ヘッド駆動回路 | |
| US7068454B2 (en) | Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time | |
| JPH04295603A (ja) | 磁気ヘッド駆動回路 | |
| US6252440B1 (en) | Write-driver circuit | |
| JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
| JPS62273609A (ja) | 磁気ヘツド用回路 | |
| JPH07244807A (ja) | 半導体集積回路、及び磁気ディスク装置 | |
| JP3453638B2 (ja) | 低電圧損失ドライバ | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JP2779432B2 (ja) | リード／ライト用集積回路 | |
| JPS63257903A (ja) | 磁気ヘツド用回路 | |
| JPS62223805A (ja) | 磁気ヘツド駆動回路 | |
| JP3111559B2 (ja) | 磁気ヘッド断線検出回路 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JP2654380B2 (ja) | 磁気ディスク記録回路 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JPH0250305A (ja) | フレキシブルディスク装置 | |
| JPH03185605A (ja) | 記録電流駆動回路のヘッド端子電位制御方法およびその回路 | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPS61253609A (ja) | 半導体集積回路 | |
| JPH04295602A (ja) | 磁気ヘッド駆動回路 | |
| JPH10241104A (ja) | 磁気ヘッド駆動回路および半導体集積回路 | |
| JPS62223804A (ja) | 磁気ヘツド用回路 |