JPH10241104A - 磁気ヘッド駆動回路および半導体集積回路 - Google Patents
磁気ヘッド駆動回路および半導体集積回路Info
- Publication number
- JPH10241104A JPH10241104A JP4040197A JP4040197A JPH10241104A JP H10241104 A JPH10241104 A JP H10241104A JP 4040197 A JP4040197 A JP 4040197A JP 4040197 A JP4040197 A JP 4040197A JP H10241104 A JPH10241104 A JP H10241104A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- head
- base
- current switch
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 従来のライトアンプにあっては、上段カレン
トスイッチを構成するトランジスタのベース・エミッタ
間耐圧によって切換え電圧のレベルが制限され、電流反
転時間が長くなって書き込み速度が低下するという不具
合があった。 【解決手段】 高電位側の電源電圧端子とヘッド端子と
の間に接続された上段のカレントスイッチを構成するト
ランジスタ（Ｑ１，Ｑ２）のベース・エミッタ間に逆方
向に１または２以上のダイオード（Ｄ１〜Ｄ３，Ｄ４〜
Ｄ６）を接続することによって、上段カレントスイッチ
・トランジスタのベース電圧よりもエミッタ電圧が高く
なったときにダイオードに順方向電流が流れ、これによ
ってヘッド切り換え電圧を高くしても上段カレントスイ
ッチ・トランジスタのベース・エミッタ間に耐圧以上の
電圧が印加されないようにして書き込み速度の高速化を
図るようにした。
トスイッチを構成するトランジスタのベース・エミッタ
間耐圧によって切換え電圧のレベルが制限され、電流反
転時間が長くなって書き込み速度が低下するという不具
合があった。 【解決手段】 高電位側の電源電圧端子とヘッド端子と
の間に接続された上段のカレントスイッチを構成するト
ランジスタ（Ｑ１，Ｑ２）のベース・エミッタ間に逆方
向に１または２以上のダイオード（Ｄ１〜Ｄ３，Ｄ４〜
Ｄ６）を接続することによって、上段カレントスイッチ
・トランジスタのベース電圧よりもエミッタ電圧が高く
なったときにダイオードに順方向電流が流れ、これによ
ってヘッド切り換え電圧を高くしても上段カレントスイ
ッチ・トランジスタのベース・エミッタ間に耐圧以上の
電圧が印加されないようにして書き込み速度の高速化を
図るようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気ヘッドの駆動
回路さらには書き込み用ヘッドのドライバ回路に適用し
て有効な技術に関し、例えば磁気ディスクドライブ装置
のヘッド部に設けられるリード・ライトＩＣに利用して
有効な技術に関する。
回路さらには書き込み用ヘッドのドライバ回路に適用し
て有効な技術に関し、例えば磁気ディスクドライブ装置
のヘッド部に設けられるリード・ライトＩＣに利用して
有効な技術に関する。
【０００２】
【従来の技術】従来、ハードディスク記憶装置におい
て、記録媒体である磁気ディスクへのデータの書込みや
磁気ディスクからのデータの読出しは、磁気ヘッドを介
して行われる。この磁気ヘッドには、データの読み出し
（検出および増幅）を行なうためのリードアンプやデー
タの書き込みを行なうためのライトアンプと呼ばれる回
路を備えたリード・ライトＩＣ(ヘッドドライバ)が結合
される。
て、記録媒体である磁気ディスクへのデータの書込みや
磁気ディスクからのデータの読出しは、磁気ヘッドを介
して行われる。この磁気ヘッドには、データの読み出し
（検出および増幅）を行なうためのリードアンプやデー
タの書き込みを行なうためのライトアンプと呼ばれる回
路を備えたリード・ライトＩＣ(ヘッドドライバ)が結合
される。
【０００３】図３に本発明に先立って検討したライトア
ンプの一例を示す。図３のライトアンプは、コイルのよ
うなインダクティブヘッドＬが接続されるヘッド端子
Ｘ，Ｙと電源電圧Ｖｃｃとの間にカレントスイッチをな
す一対のトランジスタＱ１，Ｑ２が、またヘッド端子
Ｘ，Ｙと定電流源Ｉ１との間にもカレントスイッチをな
す一対のトランジスタＱ３，Ｑ４が接続されている。そ
して、トランジスタＱ３とＱ４のベース端子には互いに
逆相のデータ信号Ｄ，／Ｄ（／ＤはＤの反転信号）が入
力されて相補的にオン、オフ駆動され、Ｑ１とＱ２のベ
ース端子には互いに上記データ信号Ｄ，／Ｄをそれぞれ
直列形態の抵抗とダイオードおよびトランジスタからな
るインバータ回路で反転した信号を入力してＱ３，Ｑ４
と相補的にオン、オフ駆動させることにより、コイルＬ
に流れる電流の向きが切り換えられるように構成されて
いる。なお、トランジスタＱ７，Ｑ８とダイオードＤ
７，Ｄ８は、トランジスタＱ５，Ｑ６の飽和を防止する
ためのクランプ手段である。
ンプの一例を示す。図３のライトアンプは、コイルのよ
うなインダクティブヘッドＬが接続されるヘッド端子
Ｘ，Ｙと電源電圧Ｖｃｃとの間にカレントスイッチをな
す一対のトランジスタＱ１，Ｑ２が、またヘッド端子
Ｘ，Ｙと定電流源Ｉ１との間にもカレントスイッチをな
す一対のトランジスタＱ３，Ｑ４が接続されている。そ
して、トランジスタＱ３とＱ４のベース端子には互いに
逆相のデータ信号Ｄ，／Ｄ（／ＤはＤの反転信号）が入
力されて相補的にオン、オフ駆動され、Ｑ１とＱ２のベ
ース端子には互いに上記データ信号Ｄ，／Ｄをそれぞれ
直列形態の抵抗とダイオードおよびトランジスタからな
るインバータ回路で反転した信号を入力してＱ３，Ｑ４
と相補的にオン、オフ駆動させることにより、コイルＬ
に流れる電流の向きが切り換えられるように構成されて
いる。なお、トランジスタＱ７，Ｑ８とダイオードＤ
７，Ｄ８は、トランジスタＱ５，Ｑ６の飽和を防止する
ためのクランプ手段である。
【０００４】
【発明が解決しようとする課題】図３のライトアンプ
は、ヘッドに流れる電流の反転を電圧駆動で行なうよう
に構成されている。つまり、図３のライトアンプは、上
段のトランジスタＱ１，Ｑ２のベース電圧振幅に相当す
る電圧をヘッド端子Ｘ，Ｙ間に与えて電流の反転を行な
う方式である。この場合、磁気ヘッドの書込み電流の変
化率とヘッド切換え電圧すなわちヘッド端子間電圧Ｖｓ
ｗとの間にはＶｓｗ＝Ｌ（ｄｉ／ｄｔ）が成り立つ。従
って、電流反転速度は、ｄｉ／ｄｔ＝Ｖｓｗ／Ｌより明
らかなごとく、ヘッド切換え電圧の大きさに依存する。
つまり書込み速度は上段のカレントスイッチの振幅の大
きさに比例することが分かる。
は、ヘッドに流れる電流の反転を電圧駆動で行なうよう
に構成されている。つまり、図３のライトアンプは、上
段のトランジスタＱ１，Ｑ２のベース電圧振幅に相当す
る電圧をヘッド端子Ｘ，Ｙ間に与えて電流の反転を行な
う方式である。この場合、磁気ヘッドの書込み電流の変
化率とヘッド切換え電圧すなわちヘッド端子間電圧Ｖｓ
ｗとの間にはＶｓｗ＝Ｌ（ｄｉ／ｄｔ）が成り立つ。従
って、電流反転速度は、ｄｉ／ｄｔ＝Ｖｓｗ／Ｌより明
らかなごとく、ヘッド切換え電圧の大きさに依存する。
つまり書込み速度は上段のカレントスイッチの振幅の大
きさに比例することが分かる。
【０００５】しかるに、図３に示すライトアンプにあっ
ては、上段カレントスイッチを構成するトランジスタＱ
１，Ｑ２のベース・エミッタ間耐圧によって切換え電圧
Ｖｓｗのレベルが制限され、電流反転時間が長くなって
書き込み速度が低下するという不具合があることが明ら
かになった。
ては、上段カレントスイッチを構成するトランジスタＱ
１，Ｑ２のベース・エミッタ間耐圧によって切換え電圧
Ｖｓｗのレベルが制限され、電流反転時間が長くなって
書き込み速度が低下するという不具合があることが明ら
かになった。
【０００６】この発明の目的は、磁気ヘッド端子間に高
電圧を印加可能にして電流切換え時間を短縮し書きみ速
度を向上させることが可能なライトアンプを提供するこ
とにある。
電圧を印加可能にして電流切換え時間を短縮し書きみ速
度を向上させることが可能なライトアンプを提供するこ
とにある。
【０００７】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【０００９】すなわち、本発明は、高電位側の電源電圧
端子とヘッド端子との間に接続された上段のカレントス
イッチと、ヘッド端子と定電流源との間に接続された下
段のカレントスイッチとによりヘッド端子に接続された
磁気ヘッドに流れる電流の向きを切り換えて書き込みを
行なう磁気ヘッド駆動用のライトアンプ回路において、
高電位側の電源電圧端子とヘッド端子との間に接続され
た上段のカレントスイッチを構成するトランジスタのベ
ース・エミッタ間に１または２以上のダイオードを逆方
向接続することによって、上段カレントスイッチ・トラ
ンジスタのベース電圧よりもエミッタ電圧が高くなった
ときにダイオードに順方向電流が流れるようにして、切
り換え電圧を高くしても上段カレントスイッチ・トラン
ジスタのベース・エミッタ間に耐圧以上の電圧が印加さ
れないようにして書き込み速度の高速化を図るようにし
たものである。
端子とヘッド端子との間に接続された上段のカレントス
イッチと、ヘッド端子と定電流源との間に接続された下
段のカレントスイッチとによりヘッド端子に接続された
磁気ヘッドに流れる電流の向きを切り換えて書き込みを
行なう磁気ヘッド駆動用のライトアンプ回路において、
高電位側の電源電圧端子とヘッド端子との間に接続され
た上段のカレントスイッチを構成するトランジスタのベ
ース・エミッタ間に１または２以上のダイオードを逆方
向接続することによって、上段カレントスイッチ・トラ
ンジスタのベース電圧よりもエミッタ電圧が高くなった
ときにダイオードに順方向電流が流れるようにして、切
り換え電圧を高くしても上段カレントスイッチ・トラン
ジスタのベース・エミッタ間に耐圧以上の電圧が印加さ
れないようにして書き込み速度の高速化を図るようにし
たものである。
【００１０】また、上段のカレントスイッチを構成する
トランジスタのベース端子と該ベース端子に駆動電圧を
与えるノードとの間に上記ダイオードに流れる定常電流
を制限するための抵抗をそれぞれ接続する。
トランジスタのベース端子と該ベース端子に駆動電圧を
与えるノードとの間に上記ダイオードに流れる定常電流
を制限するための抵抗をそれぞれ接続する。
【００１１】さらに、上段のカレントスイッチを構成す
るトランジスタのベース端子と電源電圧端子との間にＰ
チャネル型ＭＯＳＦＥＴをそれぞれ接続し、対応するト
ランジスタのベース電圧と逆相の電圧で上記ＭＯＳＦＥ
Ｔを動作させることによって、上記抵抗を挿入したこと
により遅くなる上段カレントスイッチ・トランジスタの
ベース電位の立ち上がりを速くしてヘッド電流切換え速
度の高速化を図る。
るトランジスタのベース端子と電源電圧端子との間にＰ
チャネル型ＭＯＳＦＥＴをそれぞれ接続し、対応するト
ランジスタのベース電圧と逆相の電圧で上記ＭＯＳＦＥ
Ｔを動作させることによって、上記抵抗を挿入したこと
により遅くなる上段カレントスイッチ・トランジスタの
ベース電位の立ち上がりを速くしてヘッド電流切換え速
度の高速化を図る。
【００１２】また、下段のカレントスイッチを構成する
トランジスタのベースに供給される書込みデータ信号を
反転する直列形態の抵抗とダイオードとトランジスタと
からなるインバータ回路を設け、このインバータ回路の
出力電圧を上段カレントスイッチ・トランジスタのベー
スに供給して駆動させることにより一種類の書込みデー
タ信号のみでライトアンプ回路を駆動できるようにする
とともに、上記インバータを構成するトランジスタのコ
レクタ端子には、このトランジスタの飽和を防止するク
ランプ用ダイオードおよびトランジスタを接続して書き
込み速度の高速化を図るようにする。
トランジスタのベースに供給される書込みデータ信号を
反転する直列形態の抵抗とダイオードとトランジスタと
からなるインバータ回路を設け、このインバータ回路の
出力電圧を上段カレントスイッチ・トランジスタのベー
スに供給して駆動させることにより一種類の書込みデー
タ信号のみでライトアンプ回路を駆動できるようにする
とともに、上記インバータを構成するトランジスタのコ
レクタ端子には、このトランジスタの飽和を防止するク
ランプ用ダイオードおよびトランジスタを接続して書き
込み速度の高速化を図るようにする。
【００１３】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
面に基づいて説明する。
【００１４】図１に本発明に係るライトアンプの一実施
例が示されている。この実施例のライトアンプは、イン
ダクティブヘッドＬが接続されるヘッド端子Ｘ，Ｙと電
源電圧端子Ｖｃｃとの間に上段カレントスイッチを構成
するトランジスタＱ１，Ｑ２が、またヘッド端子Ｘ，Ｙ
と定電流源Ｉ１との間に下段のカレントスイッチを構成
するトランジスタＱ３，Ｑ４が接続されている。ここ
で、電源電圧Ｖｃｃは例えば＋５Ｖのような電圧にされ
る。
例が示されている。この実施例のライトアンプは、イン
ダクティブヘッドＬが接続されるヘッド端子Ｘ，Ｙと電
源電圧端子Ｖｃｃとの間に上段カレントスイッチを構成
するトランジスタＱ１，Ｑ２が、またヘッド端子Ｘ，Ｙ
と定電流源Ｉ１との間に下段のカレントスイッチを構成
するトランジスタＱ３，Ｑ４が接続されている。ここ
で、電源電圧Ｖｃｃは例えば＋５Ｖのような電圧にされ
る。
【００１５】この実施例では、上段のカレントスイッチ
・トランジスタＱ１（Ｑ２）の前段に、抵抗Ｒ１（Ｒ
２）とダイオードＤ９（Ｄ１０）とトランジスタＱ５
（Ｑ６）とがＶｃｃ−ＧＮＤ間に直列接続されてなるイ
ンバータ回路が設けられており、上記トランジスタＱ
５，Ｑ６のベースに、下段のカレントスイッチ・トラン
ジスタＱ３，Ｑ４のベースに供給される書き込みデータ
信号ＷＤ，／ＷＤが入力されるように接続がなされ、こ
のインバータ回路により上記書き込みデータ信号ＷＤ，
／ＷＤを反転した信号が上記上段のカレントスイッチ・
トランジスタＱ１，Ｑ２のベースに入力されている。
・トランジスタＱ１（Ｑ２）の前段に、抵抗Ｒ１（Ｒ
２）とダイオードＤ９（Ｄ１０）とトランジスタＱ５
（Ｑ６）とがＶｃｃ−ＧＮＤ間に直列接続されてなるイ
ンバータ回路が設けられており、上記トランジスタＱ
５，Ｑ６のベースに、下段のカレントスイッチ・トラン
ジスタＱ３，Ｑ４のベースに供給される書き込みデータ
信号ＷＤ，／ＷＤが入力されるように接続がなされ、こ
のインバータ回路により上記書き込みデータ信号ＷＤ，
／ＷＤを反転した信号が上記上段のカレントスイッチ・
トランジスタＱ１，Ｑ２のベースに入力されている。
【００１６】これによって、書き込みデータ信号ＷＤが
ロウレベルのときには、トランジスタＱ２とＱ３がオ
フ、Ｑ１とＱ４がオンされて図１に矢印で示す方向にヘ
ッド電流Ｉｈが流れる（以下、この方向を正とする）。
一方、書き込みデータ信号ＷＤがハイレベルのときに
は、トランジスタＱ２とＱ３がオン、Ｑ１とＱ４がオフ
されて矢印と逆の方向にヘッド電流−Ｉｈが流れる。な
お、上記インバータ回路を構成するトランジスタＱ５，
Ｑ６のエミッタには、定電流源Ｉ２が共通に接続されて
いる。
ロウレベルのときには、トランジスタＱ２とＱ３がオ
フ、Ｑ１とＱ４がオンされて図１に矢印で示す方向にヘ
ッド電流Ｉｈが流れる（以下、この方向を正とする）。
一方、書き込みデータ信号ＷＤがハイレベルのときに
は、トランジスタＱ２とＱ３がオン、Ｑ１とＱ４がオフ
されて矢印と逆の方向にヘッド電流−Ｉｈが流れる。な
お、上記インバータ回路を構成するトランジスタＱ５，
Ｑ６のエミッタには、定電流源Ｉ２が共通に接続されて
いる。
【００１７】また、上記上段カレントスイッチ・トラン
ジスタＱ１，Ｑ２と、下段カレントスイッチ・トランジ
スタＱ３，Ｑ４は各々ｎｐｎバイポーラトランジスタで
構成されているとともに、上段カレントスイッチ・トラ
ンジスタＱ１（Ｑ２）のベース・エミッタ間には３個の
ダイオードＤ１，Ｄ２，Ｄ３（Ｄ４，Ｄ５，Ｄ６）が直
列形態で逆方向接続され、これによって、上段のカレン
トスイッチ・トランジスタＱ１，Ｑ２のベース電圧より
もエミッタ電圧が高くなったときにダイオードに順方向
電流が流れ、上段カレントスイッチ・トランジスタＱ
１，Ｑ２のベース・エミッタ間に耐圧以上の電圧が印加
されないように構成されている。
ジスタＱ１，Ｑ２と、下段カレントスイッチ・トランジ
スタＱ３，Ｑ４は各々ｎｐｎバイポーラトランジスタで
構成されているとともに、上段カレントスイッチ・トラ
ンジスタＱ１（Ｑ２）のベース・エミッタ間には３個の
ダイオードＤ１，Ｄ２，Ｄ３（Ｄ４，Ｄ５，Ｄ６）が直
列形態で逆方向接続され、これによって、上段のカレン
トスイッチ・トランジスタＱ１，Ｑ２のベース電圧より
もエミッタ電圧が高くなったときにダイオードに順方向
電流が流れ、上段カレントスイッチ・トランジスタＱ
１，Ｑ２のベース・エミッタ間に耐圧以上の電圧が印加
されないように構成されている。
【００１８】また、この実施例では、上記インバータ回
路を構成するトランジスタＱ５（Ｑ６）のコレクタ端子
と電源電圧端子Ｖｃｃとの間には、このトランジスタＱ
５（Ｑ６）の飽和を防止するためのクランプ用ダイオー
ドＤ７（Ｄ８）およびトランジスタＱ７（Ｑ８）が接続
されている。このクランプ用ダイオードＤ７（Ｄ８）お
よびトランジスタＱ７（Ｑ８）によってトランジスタＱ
５（Ｑ６）のコレクタ電位がクランプされるため、Ｑ５
（Ｑ６）の飽和が防止される。
路を構成するトランジスタＱ５（Ｑ６）のコレクタ端子
と電源電圧端子Ｖｃｃとの間には、このトランジスタＱ
５（Ｑ６）の飽和を防止するためのクランプ用ダイオー
ドＤ７（Ｄ８）およびトランジスタＱ７（Ｑ８）が接続
されている。このクランプ用ダイオードＤ７（Ｄ８）お
よびトランジスタＱ７（Ｑ８）によってトランジスタＱ
５（Ｑ６）のコレクタ電位がクランプされるため、Ｑ５
（Ｑ６）の飽和が防止される。
【００１９】また、クランプ用ダイオードＤ７（Ｄ８）
およびトランジスタＱ７（Ｑ８）によってトランジスタ
Ｑ５，Ｑ６のコレクタ電位がクランプされると、ダイオ
ードＤ９，Ｄ１０およびトランジスタＱ１，Ｑ２を介し
て下段カレントスイッチ・トランジスタＱ３，Ｑ４のコ
レクタも同電位にクランプされ、飽和動作が防止され
る。その結果、書き込み速度の高速化が可能とされる。
なお、上記クランプ用トランジスタＱ７，Ｑ８のベース
には、抵抗Ｒ５と定電流源Ｉ３とからなる定電圧発生回
路で形成された定電圧ＶＲが印加されている。
およびトランジスタＱ７（Ｑ８）によってトランジスタ
Ｑ５，Ｑ６のコレクタ電位がクランプされると、ダイオ
ードＤ９，Ｄ１０およびトランジスタＱ１，Ｑ２を介し
て下段カレントスイッチ・トランジスタＱ３，Ｑ４のコ
レクタも同電位にクランプされ、飽和動作が防止され
る。その結果、書き込み速度の高速化が可能とされる。
なお、上記クランプ用トランジスタＱ７，Ｑ８のベース
には、抵抗Ｒ５と定電流源Ｉ３とからなる定電圧発生回
路で形成された定電圧ＶＲが印加されている。
【００２０】図２に本発明に係るライトアンプの第２の
実施例が示されている。この実施例は、図１の実施例の
ライトアンプの構成に加え、上段のカレントスイッチ・
トランジスタＱ１，Ｑ２のベース端子と該ベース端子に
駆動電圧を与える上記インバータ回路の出力ノードｎ
１，ｎ２との間に上記ダイオードＤ１〜Ｄ３，Ｄ４〜Ｄ
６に流れる定常電流を制限するための抵抗Ｒ３，Ｒ４を
それぞれ接続したものである。
実施例が示されている。この実施例は、図１の実施例の
ライトアンプの構成に加え、上段のカレントスイッチ・
トランジスタＱ１，Ｑ２のベース端子と該ベース端子に
駆動電圧を与える上記インバータ回路の出力ノードｎ
１，ｎ２との間に上記ダイオードＤ１〜Ｄ３，Ｄ４〜Ｄ
６に流れる定常電流を制限するための抵抗Ｒ３，Ｒ４を
それぞれ接続したものである。
【００２１】さらに、この実施例では、上記上段カレン
トスイッチ・トランジスタＱ１，Ｑ２のベース端子と電
源電圧端子Ｖｃｃとの間にＰチャネル型ＭＯＳＦＥＴ
Ｍ１，Ｍ２がそれぞれ接続され、このＭＯＳＦＥＴ Ｍ
１，Ｍ２のゲート端子にはそれぞれ反対側のインバータ
回路の出力ノードｎ２，ｎ１に接続されることにより、
対応するトランジスタＱ１，Ｑ２のベース電圧と逆相の
電圧で上記ＭＯＳＦＥＴ Ｍ１，Ｍ２が動作されるよう
に構成されている。これによって、上記抵抗Ｒ３，Ｒ４
を挿入したことにより遅くなる上段のカレントスイッチ
・トランジスタＱ１，Ｑ２のベース電位の立ち上がりを
速くしてヘッド電流切換え速度の高速化を図ることがで
きる。
トスイッチ・トランジスタＱ１，Ｑ２のベース端子と電
源電圧端子Ｖｃｃとの間にＰチャネル型ＭＯＳＦＥＴ
Ｍ１，Ｍ２がそれぞれ接続され、このＭＯＳＦＥＴ Ｍ
１，Ｍ２のゲート端子にはそれぞれ反対側のインバータ
回路の出力ノードｎ２，ｎ１に接続されることにより、
対応するトランジスタＱ１，Ｑ２のベース電圧と逆相の
電圧で上記ＭＯＳＦＥＴ Ｍ１，Ｍ２が動作されるよう
に構成されている。これによって、上記抵抗Ｒ３，Ｒ４
を挿入したことにより遅くなる上段のカレントスイッチ
・トランジスタＱ１，Ｑ２のベース電位の立ち上がりを
速くしてヘッド電流切換え速度の高速化を図ることがで
きる。
【００２２】次に上記実施例（図１および図２）のライ
トアンプの動作を、図３のライトアンプの動作と比較し
ながら説明する。なお、図４に本実施例のライトアンプ
における上段カレントスイッチ・トランジスタＱ１，Ｑ
２のベース電位Ａ，Ｂとヘッド端子Ｘ，Ｙの電位の変化
を、また図５に図３のライトアンプにおける上段カレン
トスイッチ・トランジスタＱ１，Ｑ２のベース電位Ａ，
Ｂとヘッド端子Ｘ，Ｙの電位の変化をそれぞれ示す。
トアンプの動作を、図３のライトアンプの動作と比較し
ながら説明する。なお、図４に本実施例のライトアンプ
における上段カレントスイッチ・トランジスタＱ１，Ｑ
２のベース電位Ａ，Ｂとヘッド端子Ｘ，Ｙの電位の変化
を、また図５に図３のライトアンプにおける上段カレン
トスイッチ・トランジスタＱ１，Ｑ２のベース電位Ａ，
Ｂとヘッド端子Ｘ，Ｙの電位の変化をそれぞれ示す。
【００２３】図４に示すように、書き込みデータ信号Ｗ
Ｄがハイレベルからロウレベルに変化すると、トランジ
スタＱ１のベース電位Ａがロウレベルからハイレベル、
Ｑ２のベース電位Ｂがハイレベルからロウレベルに変化
してＱ１がオフからオン、Ｑ２がオンからオフに変わ
り、図１の矢印と逆の向きに流れていたヘッド電流が矢
印の方向に変化する。このとき、ヘッド端子Ｙの電位は
ベース電位Ｂの変化に追従して直ちにロウレベルに変化
するが、ヘッド電流Ｉｈの向きはベース電位Ａ，Ｂが反
転してすぐに変化するわけでなく、しばらくは矢印と逆
の向きに流れ続ける。それから、ヘッド電流Ｉｈの向き
が矢印の方向に変わる。すると、ヘッド端子Ｙの電位
は、ベース電位Ａよりも（ＶBE＋Ｉh・Ｒh）だけ低い電
位に変化（上昇）する。ここで、ＶBEはトランジスタＱ
１のベース・エミッタ間電圧、Ｒhはヘッドの有する抵
抗成分である。ヘッド端子Ｙの電位が上記のように変化
するとダイオードＤ４〜Ｄ６に順方向の電流が流れ、ト
ランジスタＱ２のベース電位Ｂがヘッド端子Ｙの電位よ
りも３ＶDだけ低い電位まで上昇する（ＶDはダイオード
Ｄ４，Ｄ５，Ｄ６の順方向電圧）。
Ｄがハイレベルからロウレベルに変化すると、トランジ
スタＱ１のベース電位Ａがロウレベルからハイレベル、
Ｑ２のベース電位Ｂがハイレベルからロウレベルに変化
してＱ１がオフからオン、Ｑ２がオンからオフに変わ
り、図１の矢印と逆の向きに流れていたヘッド電流が矢
印の方向に変化する。このとき、ヘッド端子Ｙの電位は
ベース電位Ｂの変化に追従して直ちにロウレベルに変化
するが、ヘッド電流Ｉｈの向きはベース電位Ａ，Ｂが反
転してすぐに変化するわけでなく、しばらくは矢印と逆
の向きに流れ続ける。それから、ヘッド電流Ｉｈの向き
が矢印の方向に変わる。すると、ヘッド端子Ｙの電位
は、ベース電位Ａよりも（ＶBE＋Ｉh・Ｒh）だけ低い電
位に変化（上昇）する。ここで、ＶBEはトランジスタＱ
１のベース・エミッタ間電圧、Ｒhはヘッドの有する抵
抗成分である。ヘッド端子Ｙの電位が上記のように変化
するとダイオードＤ４〜Ｄ６に順方向の電流が流れ、ト
ランジスタＱ２のベース電位Ｂがヘッド端子Ｙの電位よ
りも３ＶDだけ低い電位まで上昇する（ＶDはダイオード
Ｄ４，Ｄ５，Ｄ６の順方向電圧）。
【００２４】ところで、トランジスタＱ２のベースとエ
ミッタとの間には、Ｙ−Ｂの電圧が印加される。図３の
回路では、ダイオードＤ４〜Ｄ６がないため、ヘッド端
子Ｙの電位が変化してもトランジスタＱ２のベース電位
Ｂは変化しないので、トランジスタＱ２のベースとエミ
ッタとの間には、Ｙ−Ｂすなわち図４にＶEBで示すよう
な電圧が印加され、この電圧ＶEBがトランジスタＱ２の
ベース・エミッタ間耐圧以上にならないようにするた
め、電流切り換え電圧すなわちＱ１，Ｑ２のベース電圧
差Ｖｓｗが制限される。これに対し、実施例のライトア
ンプでは、ヘッド端子Ｙの電位の変化に追従して、トラ
ンジスタＱ２のベース電位Ｂが上昇するため、その分電
流切り換え電圧Ｖｓｗを大きくすることができ、それに
よって書き込み速度の高速化を図ることができる。
ミッタとの間には、Ｙ−Ｂの電圧が印加される。図３の
回路では、ダイオードＤ４〜Ｄ６がないため、ヘッド端
子Ｙの電位が変化してもトランジスタＱ２のベース電位
Ｂは変化しないので、トランジスタＱ２のベースとエミ
ッタとの間には、Ｙ−Ｂすなわち図４にＶEBで示すよう
な電圧が印加され、この電圧ＶEBがトランジスタＱ２の
ベース・エミッタ間耐圧以上にならないようにするた
め、電流切り換え電圧すなわちＱ１，Ｑ２のベース電圧
差Ｖｓｗが制限される。これに対し、実施例のライトア
ンプでは、ヘッド端子Ｙの電位の変化に追従して、トラ
ンジスタＱ２のベース電位Ｂが上昇するため、その分電
流切り換え電圧Ｖｓｗを大きくすることができ、それに
よって書き込み速度の高速化を図ることができる。
【００２５】なお、上記実施例においてはトランジスタ
Ｑ１，Ｑ２のベース・エミッタ間に接続されるダイオー
ドの数を３個にしたが、ダイオードの数はこれに限定さ
れるものでなく、トランジスタＱ１，Ｑ２のベース・エ
ミッタ間耐圧に応じて、ダイオードによる電位降下分が
耐圧を超えない範囲でできるだけ大きな電位差が得られ
るように決定してやれば良い。
Ｑ１，Ｑ２のベース・エミッタ間に接続されるダイオー
ドの数を３個にしたが、ダイオードの数はこれに限定さ
れるものでなく、トランジスタＱ１，Ｑ２のベース・エ
ミッタ間耐圧に応じて、ダイオードによる電位降下分が
耐圧を超えない範囲でできるだけ大きな電位差が得られ
るように決定してやれば良い。
【００２６】図６には、上記実施例のライトアンプを備
え磁気ヘッドを駆動するリード・ライトＩＣの構成例が
示されている。この実施例のリード・ライトＩＣは同時
に複数の磁気ディスクをアクセスすることができるよう
に、複数のリードアンプ１と複数のライトアンプ２を備
え、各アンプにそれぞれ読出し用ヘッドＭＲと書き込み
用ヘッドＩＮＤが接続可能にされるとともに、リードア
ンプ１には後段のアンプ３が接続され検出された信号を
増幅してリードデータとして図外の信号処理ＬＳＩ等へ
出力する。ライトアンプ２には、信号処理ＬＳＩ等から
供給されるライトデータを入力バッファ４で受けてレベ
ル変換回路５でレベル変換された信号（実施例の書き込
みデータ信号ＷＤ，／ＷＤ）が入力されて対応するヘッ
ドを駆動する。なお、図６において、６は上記アンプ
１，２のうちいずれのアンプを動作させるか選択したり
動作モードを決定し内部の制御信号を形成する制御回
路、７は上記各アンプ１，２で使用する基準電圧を発生
する基準電圧発生回路である。
え磁気ヘッドを駆動するリード・ライトＩＣの構成例が
示されている。この実施例のリード・ライトＩＣは同時
に複数の磁気ディスクをアクセスすることができるよう
に、複数のリードアンプ１と複数のライトアンプ２を備
え、各アンプにそれぞれ読出し用ヘッドＭＲと書き込み
用ヘッドＩＮＤが接続可能にされるとともに、リードア
ンプ１には後段のアンプ３が接続され検出された信号を
増幅してリードデータとして図外の信号処理ＬＳＩ等へ
出力する。ライトアンプ２には、信号処理ＬＳＩ等から
供給されるライトデータを入力バッファ４で受けてレベ
ル変換回路５でレベル変換された信号（実施例の書き込
みデータ信号ＷＤ，／ＷＤ）が入力されて対応するヘッ
ドを駆動する。なお、図６において、６は上記アンプ
１，２のうちいずれのアンプを動作させるか選択したり
動作モードを決定し内部の制御信号を形成する制御回
路、７は上記各アンプ１，２で使用する基準電圧を発生
する基準電圧発生回路である。
【００２７】以上説明したように、上記実施例は、高電
位側の電源電圧端子とヘッド端子との間に接続された上
段のカレントスイッチと、ヘッド端子と定電流源との間
に接続された下段のカレントスイッチとによりヘッド端
子に接続された磁気ヘッドに流れる電流の向きを切り換
えて書き込みを行なう磁気ヘッド駆動用のライトアンプ
回路において、高電位側の電源電圧端子とヘッド端子と
の間に接続された上段のカレントスイッチを構成するト
ランジスタのベース・エミッタ間に１または２以上のダ
イオードを逆方向接続するようにしたので、上段カレン
トスイッチ・トランジスタのベース電圧よりもエミッタ
電圧が高くなったときにダイオードに順方向電流が流
れ、これによってヘッド切り換え電圧を高くしても上段
カレントスイッチ・トランジスタのベース・エミッタ間
に耐圧以上の電圧が印加されるのを回避して書き込み速
度の高速化を図ることができるという効果がある。
位側の電源電圧端子とヘッド端子との間に接続された上
段のカレントスイッチと、ヘッド端子と定電流源との間
に接続された下段のカレントスイッチとによりヘッド端
子に接続された磁気ヘッドに流れる電流の向きを切り換
えて書き込みを行なう磁気ヘッド駆動用のライトアンプ
回路において、高電位側の電源電圧端子とヘッド端子と
の間に接続された上段のカレントスイッチを構成するト
ランジスタのベース・エミッタ間に１または２以上のダ
イオードを逆方向接続するようにしたので、上段カレン
トスイッチ・トランジスタのベース電圧よりもエミッタ
電圧が高くなったときにダイオードに順方向電流が流
れ、これによってヘッド切り換え電圧を高くしても上段
カレントスイッチ・トランジスタのベース・エミッタ間
に耐圧以上の電圧が印加されるのを回避して書き込み速
度の高速化を図ることができるという効果がある。
【００２８】また、上段のカレントスイッチを構成する
トランジスタのベース端子と該ベース端子に駆動電圧を
与えるノードとの間に上記ダイオードに流れる定常電流
を制限するための抵抗をそれぞれ接続したので、消費電
流を抑えることができるという効果がある。
トランジスタのベース端子と該ベース端子に駆動電圧を
与えるノードとの間に上記ダイオードに流れる定常電流
を制限するための抵抗をそれぞれ接続したので、消費電
流を抑えることができるという効果がある。
【００２９】さらに、上段のカレントスイッチを構成す
るトランジスタのベース端子と電源電圧端子との間にＰ
チャネル型ＭＯＳＦＥＴをそれぞれ接続し、対応するト
ランジスタのベース電圧と逆相の電圧で上記ＭＯＳＦＥ
Ｔを動作させるようにしたので、上記定常電流を抑える
抵抗を挿入したことにより遅くなる上段カレントスイッ
チ・トランジスタのベース電位の立ち上がりを速くして
ヘッド電流切換え速度の高速化を図ることができるとい
う効果がある。
るトランジスタのベース端子と電源電圧端子との間にＰ
チャネル型ＭＯＳＦＥＴをそれぞれ接続し、対応するト
ランジスタのベース電圧と逆相の電圧で上記ＭＯＳＦＥ
Ｔを動作させるようにしたので、上記定常電流を抑える
抵抗を挿入したことにより遅くなる上段カレントスイッ
チ・トランジスタのベース電位の立ち上がりを速くして
ヘッド電流切換え速度の高速化を図ることができるとい
う効果がある。
【００３０】また、下段のカレントスイッチを構成する
トランジスタのベースに供給される書込みデータ信号を
反転する直列形態の抵抗とダイオードとトランジスタと
からなるインバータ回路を設け、このインバータ回路の
出力電圧を上段カレントスイッチ・トランジスタのベー
スに供給して駆動させるようにしたので、一種類の書込
みデータ信号のみでライトアンプ回路を駆動できるとと
もに、上記インバータを構成するトランジスタのコレク
タ端子には、このトランジスタの飽和を防止するクラン
プ用ダイオードおよびトランジスタを接続して高速化を
妨げないようにすることができるという効果がある。
トランジスタのベースに供給される書込みデータ信号を
反転する直列形態の抵抗とダイオードとトランジスタと
からなるインバータ回路を設け、このインバータ回路の
出力電圧を上段カレントスイッチ・トランジスタのベー
スに供給して駆動させるようにしたので、一種類の書込
みデータ信号のみでライトアンプ回路を駆動できるとと
もに、上記インバータを構成するトランジスタのコレク
タ端子には、このトランジスタの飽和を防止するクラン
プ用ダイオードおよびトランジスタを接続して高速化を
妨げないようにすることができるという効果がある。
【００３１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である磁気ヘ
ッドのリード・ライトＩＣに内蔵されるライトアンプに
適用した場合について説明したが、本発明はそれに限定
されるものでなく、ライトアンプを備えた半導体集積回
路一般に利用することができる。
なされた発明をその背景となった利用分野である磁気ヘ
ッドのリード・ライトＩＣに内蔵されるライトアンプに
適用した場合について説明したが、本発明はそれに限定
されるものでなく、ライトアンプを備えた半導体集積回
路一般に利用することができる。
【００３３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００３４】すなわち、磁気ヘッド端子間に高電圧を印
加可能にして電流切換え時間を短縮し書き込み速度を向
上させることが可能なライトアンプを実現することがで
きる。
加可能にして電流切換え時間を短縮し書き込み速度を向
上させることが可能なライトアンプを実現することがで
きる。
【図１】本発明に係るライトアンプの第１の実施例を示
す回路図である。
す回路図である。
【図２】本発明に係るライトアンプの第２の実施例を示
す回路図である。
す回路図である。
【図３】本発明に先立って検討したライトアンプの一例
を示す回路図である。
を示す回路図である。
【図４】本発明のライトアンプにおけるデータ信号とヘ
ッド端子電圧および電流波形の一例を示す波形図ある。
ッド端子電圧および電流波形の一例を示す波形図ある。
【図５】図３のライトアンプにおけるヘッド端子電圧お
よび電流波形を示す波形図ある。
よび電流波形を示す波形図ある。
【図６】上記実施例のライトアンプを備え磁気ヘッドを
駆動するリード・ライトＩＣの構成例を示すブロック図
である。
駆動するリード・ライトＩＣの構成例を示すブロック図
である。
Ｌ コイル（磁気ヘッド） Ｘ，Ｙ ヘッド端子 Ｉ１，Ｉ２，Ｉ３ 定電流源 Ｑ１，Ｑ２ 上段カレントスイッチを構成するトランジ
スタ Ｑ３，Ｑ４ 下段カレントスイッチを構成するトランジ
スタ Ｄ１〜Ｄ６ 耐圧保証用ダイオード Ｑ５，Ｑ６ インバータ回路を構成するトランジスタ Ｑ７，Ｑ８ クランプ用トランジスタ Ｄ７，Ｄ８ クランプ用ダイオード
スタ Ｑ３，Ｑ４ 下段カレントスイッチを構成するトランジ
スタ Ｄ１〜Ｄ６ 耐圧保証用ダイオード Ｑ５，Ｑ６ インバータ回路を構成するトランジスタ Ｑ７，Ｑ８ クランプ用トランジスタ Ｄ７，Ｄ８ クランプ用ダイオード
Claims (6)
- 【請求項１】 インダクティブヘッドが接続される一対
のヘッド端子と高電位側の電源電圧端子間に上段カレン
トスイッチを構成する一対のトランジスタが、また上記
ヘッド端子と定電流源との間に下段カレントスイッチを
構成する一対のトランジスタが接続され、上記各対のト
ランジスタはそれぞれ互いに逆相のデータ信号によって
オン、オフ駆動されて上記ヘッドに流れる電流の向きが
切り換えるように構成されたライトアンプ回路を備えた
磁気ヘッド駆動回路において、上記上段カレントスイッ
チを構成するトランジスタのベース・エミッタ間に１ま
たは２以上のダイオードが逆方向接続されていることを
特徴とする磁気ヘッド駆動回路。 - 【請求項２】 上記上段カレントスイッチを構成する一
対のトランジスタのベース端子と該ベース端子に駆動電
圧を与えるノードとの間に抵抗がそれぞれ接続されてい
ることを特徴とする請求項１に記載のヘッド駆動回路。 - 【請求項３】 上記上段カレントスイッチを構成するト
ランジスタのベース端子と電源電圧端子との間にＰチャ
ネル型ＭＯＳＦＥＴがそれぞれ接続され、対応するトラ
ンジスタのベース電圧と逆相の電圧で上記ＭＯＳＦＥＴ
が動作されることを特徴とする請求項１または２に記載
のヘッド駆動回路。 - 【請求項４】 上記下段カレントスイッチを構成するト
ランジスタのベースに供給される書込みデータ信号を反
転する直列形態の抵抗とダイオードとトランジスタとか
らなるインバータ回路が設けられ、このインバータ回路
の出力電圧が上記上段カレントスイッチを構成するトラ
ンジスタのベース端子に供給されるように接続がなされ
ていることを特徴とする請求項１、２または３に記載の
ヘッド駆動回路。 - 【請求項５】 上記インバータ回路を構成するトランジ
スタのコレクタ端子と電源電圧端子間にクランプ手段が
接続されてなることを特徴とする請求項４に記載のヘッ
ド駆動回路。 - 【請求項６】 請求項１〜５のいずれかに記載のヘッド
駆動回路と磁気データの読み出しを行なうリードアンプ
回路とが１つの半導体チップ上に形成されてなることを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040197A JPH10241104A (ja) | 1997-02-25 | 1997-02-25 | 磁気ヘッド駆動回路および半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040197A JPH10241104A (ja) | 1997-02-25 | 1997-02-25 | 磁気ヘッド駆動回路および半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10241104A true JPH10241104A (ja) | 1998-09-11 |
Family
ID=12579650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4040197A Pending JPH10241104A (ja) | 1997-02-25 | 1997-02-25 | 磁気ヘッド駆動回路および半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10241104A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116205245A (zh) * | 2023-01-17 | 2023-06-02 | 福建升腾资讯有限公司 | 一种基于分立元件的写磁卡电路及磁卡设备 |
-
1997
- 1997-02-25 JP JP4040197A patent/JPH10241104A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116205245A (zh) * | 2023-01-17 | 2023-06-02 | 福建升腾资讯有限公司 | 一种基于分立元件的写磁卡电路及磁卡设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960014972A (ko) | 기록 드라이버 회로 | |
| JPH10145153A (ja) | 増幅回路 | |
| JPH10241104A (ja) | 磁気ヘッド駆動回路および半導体集積回路 | |
| JP2002340985A (ja) | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ | |
| US7215093B2 (en) | Motor drive circuit and motor drive method that can positively perform a brake operation | |
| JPH07169004A (ja) | プリアンプ回路装置 | |
| US20030151839A1 (en) | Magnetic disk drive | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JP3453638B2 (ja) | 低電圧損失ドライバ | |
| JP2636251B2 (ja) | 差動スイッチ型のドライブ回路 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JPS63257903A (ja) | 磁気ヘツド用回路 | |
| JP3111559B2 (ja) | 磁気ヘッド断線検出回路 | |
| JPH04295603A (ja) | 磁気ヘッド駆動回路 | |
| JPS60201505A (ja) | 半導体集積回路 | |
| JP3707653B2 (ja) | Ａｄ変換回路および磁気ディスク装置 | |
| JPH08288765A (ja) | ライトアンプ、及び磁気ディスク装置 | |
| JPH05211415A (ja) | 半導体装置 | |
| JPH08180304A (ja) | 半導体集積回路 | |
| JPH06282804A (ja) | 磁気記録回路 | |
| JP2550810Y2 (ja) | 集積回路 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JPS63121313A (ja) | 電圧比較器 | |
| JPS62223805A (ja) | 磁気ヘツド駆動回路 | |
| JP2006288057A (ja) | モータ駆動装置 |