JPH04295938A - マイクロプロセッサの暴走監視方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は特に独立して並行に実行
する２系統のプログラムの実行の異常を監視し得るマイ
クロプロセッサの暴走監視方法に関する。

【０００２】

【従来の技術】一般にマイクロプロセッサを用いたシス
テムでは、マイクロプロセッサの正規の動作が所定の順
序に従って行われなかったり、或いは何らかの原因によ
りプログラムが暴走してしまったり、マイクロプロセッ
サの動作が空転することを監視するためにマイクロプロ
セッサの動作の監視手段、すなわちウォッチドッグタイ
マが必要となる。これを実現するために従来のこの種の
処理装置においては、ある所定の周期での割り込みによ
り実行されるプログラムの要所に『プログラムが暴走し
たり、空転していないか』を監視するウォッチドッグタ
イマをクリアする命令を挿入しておき、実際に該プログ
ラムが実行される際に上記命令を実行し、所定の順序に
従ってプログラムが正しく実行されているかどうか検出
するようにしている。言い換えると従来のマイクロプロ
セッサの暴走監視方法は、プログラムの進行状況を監視
する上記命令が挿入されている、或る所定の周期での割
り込みにより実行されるプログラム（定周期割込プログ
ラムという）が適切な時間間隔で実行されているかを監
視するというものであった。

【０００３】

【発明が解決しようとする課題】この従来の技術による
ウォッチドッグタイマを用いた暴走監視方式では、定周
期割込プログラムが正常に実行されていない状態を検出
することはできるが、通常実行されているプログラム、
例えばメインプログラムやアイドルプログラム等が正常
に実行されていない状態を検出することはできないとい
う問題点がある。本発明は上記問題点を解決するための
マイクロプロセッサ応用システムにおけるウォッチドッ
グタイマを用いた暴走監視方法、特に独立して並行に実
行される２系統のプログラムの内、どちらかでも正常な
状態から逸脱して無意味な実行を行なっている場合にお
いても検出できるようにしたマイクロプロセッサの暴走
監視方法を提供することを課題とする。

【０００４】

【課題を解決するための手段】前記の課題を解決するた
めに、独立した第１，第２の２系統のプログラムを並行
して実行するマイクロプロセッサ（１など）と、エッジ
トリガ入力端子（クリヤ信号入力端子ＣＫなど）を持ち
、この端子に与えられるエッジトリガ信号によってクリ
アされ、タイムアップによって前記マイクロプロセッサ
にリセット信号を与えるウォッチドッグタイマ（２など
）とを備えたシステムにおいて、前記第１の系統のプロ
グラム中に（出力ポートＯＰ１などを介し）前記エッジ
トリガ入力端子へ与える信号を立上げる命令を挿入し、
前記第２の系統のプログラム中に該信号を立下げる命令
を挿入するようにするものとし、また

【０００５】請求
項２の暴走監視方法は、請求項１に記載の暴走監視方法
において、前記２系統のプログラムの一方を定周期割込
プログラム（Ｐ２など）とするものとする。

【０００６】

【作用】クリヤ信号がエッジ入力となることによって動
作するウォッチドッグタイマを用い、定周期割込プログ
ラムには前記のクリヤ信号Ｈｉｇｈ（またはＬｏｗ）に
する命令を挿入し、通常実行されているプログラムには
、上記の定周期割込プログラムとは逆にクリヤ信号をＬ
ｏｗ（またはＨｉｇｈ）にする命令を挿入することによ
り、この２つのプログラムが正常に実行されている状態
でのみ或る所定の周期でエッジトリガのクリヤ信号が発
生するようにして、独立して並行に実行される２系統の
プログラムの実行状態を監視する。

【０００７】

【実施例】図１は本発明によるマイクロプロセッサの暴
走監視方式の実施例のブロック図、図２は図１の動作を
説明するフローチャートを示す。図１において１はマイ
クロプロセッサ、２はこのマイクロプロセッサ１の暴走
を監視するウォッチドッグタイマで、このタイマ２はク
リヤ信号入力端子ＣＫに与えられるエッジトリガ入力に
よってクリアされるものとする。同図においてはマイク
ロプロセッサ１の出力ポートＯＰ１とウォッチドッグタ
イマ２のクリヤ信号入力端子ＣＫが接続され、ウォッチ
ドッグタイマ２のリセット出力端子ＲＳＴ２とマイクロ
プロセッサ１のリセット入力端子ＲＳＴ１が接続されて
いる。この構成においては、マイクロプロセッサ１の出
力ポートＯＰ１から立上がりエッヂが或る所定の周期毎
に出力されなければ、ウォッチドッグタイマ２のリセッ
ト出力端子ＲＳＴ２の出力（つまりリセット信号）がＬ
ｏｗ状態になり、マイクロプロセッサ１をリセット状態
とする。なお１Ａはマイクロプロセッサ１のソフトウェ
アを含めた機能の一部としてのＬレベル出力手段で、後
述する通常プログラムによって構成され、１Ｂは同じく
Ｈレベル出力手段で後述する定周期割込プログラムによ
って構成される。

【０００８】本発明では図２に示すように、通常プログ
ラムＰ１には出力ポートＯＰ１をＬｏｗ状態にする命令
（ステップＳ１）を挿入し、定周期割込プログラムＰ２
には出力ポートＯＰ１をＨｉｇｈ状態にする命令（ステ
ップＳ２）を挿入しておく。上記２つの命令によりマイ
クロプロセッサ１は通常プログラムＰ１を実行中は出力
ポートＯＰ１をＬｏｗ状態にして、ウォッチドッグタイ
マのクリヤ信号入力端子ＣＫはＬｏｗ状態となる。一方
、或る所定の周期でマイクロプロセッサ１は通常プログ
ラムの処理を一時中断し、定周期割込プログラムＰ２を
実行させる。この定周期割込プログラムＰ２を実行させ
ると、出力ポートＯＰ１をＨｉｇｈ状態にして、ウォッ
チドッグタイマの端子ＣＫはＨｉｇｈ状態になる。この
時、ウォッチドッグタイマ２をクリヤする立上がりエッ
ヂが発生する。

【０００９】マイクロプロセッサ１が何らかの原因によ
り、通常プログラムＰ１を正常に動作せずに、定周期割
込プログラムＰ２のみ正常に実行している場合、出力ポ
ートＯＰ１はＨｉｇｈ状態のまま固定される。または上
記と逆に、定周期割込プログラムＰ２を正常に動作せず
に、通常プログラムＰ１のみ正常に実行している場合、
出力ポートＯＰ１はＬｏｗ状態のまま固定される。その
結果、ウォッチドッグタイマ２をクリヤするための立上
がりエッヂが所定の周期で発生しないので、マイクロプ
ロセッサ１をリセット状態にすることができる。なお図
１のＬレベル出力手段１Ａの機能は図２のステップＳ１
に相当し、同じく図１のＨレベル出力手段１Ｂの機能は
図２のステップＳ２に相当する。

【００１０】

【発明の効果】本発明によれば、２系統の並行実行プロ
グラムが正常に実行される時、この２系統のプログラム
の実行の切換えを利用して、ウォッチドッグタイマのク
リヤを行うようにしたので、独立して並行に実行される
２系統のプログラムが共に正常に実行されていることを
監視することができる。

【図面の簡単な説明】

【図１】本発明の実施例としてのシステム構成図

【図２
】図１の動作説明用のフローチャート

【符号の説明】

１　　　　マイクロプロセッサ １Ａ　　Ｌレベル出力手段 １Ｂ　　Ｈレベル出力手段 ＯＰ１　　出力ポート ＲＳＴ１　　リセット入力端子 ２　　　　ウォッチドッグタイマ ＣＫ　　クリヤ信号入力端子 ＲＳＴ２　　リセット出力端子 Ｐ１　　通常プログラム Ｐ２　　定周期割込プログラム

Claims (2)

【特許請求の範囲】
1. 【請求項１】独立した第１，第２の２系統のプログラム
   を並行して実行するマイクロプロセッサと、エッジトリ
   ガ入力端子を持ち、この端子に与えられるエッジトリガ
   信号によってクリアされ、タイムアップによって前記マ
   イクロプロセッサにリセット信号を与えるウォッチドッ
   グタイマとを備えたシステムにおいて、前記第１の系統
   のプログラム中に前記エッジトリガ入力端子へ与える信
   号を立上げる命令を挿入し、前記第２の系統のプログラ
   ム中に該信号を立下げる命令を挿入するようにしたこと
   を特徴とするマイクロプロセッサの暴走監視方法。
2. 【請求項２】請求項１に記載の暴走監視方法において、
   前記２系統のプログラムの一方を定周期割込プログラム
   としたことを特徴とするマイクロプロセッサの暴走監視
   方法。