JPH04296076A - 半導体レ−ザ装置及びその製造方法 - Google Patents
半導体レ−ザ装置及びその製造方法Info
- Publication number
- JPH04296076A JPH04296076A JP3084678A JP8467891A JPH04296076A JP H04296076 A JPH04296076 A JP H04296076A JP 3084678 A JP3084678 A JP 3084678A JP 8467891 A JP8467891 A JP 8467891A JP H04296076 A JPH04296076 A JP H04296076A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- type
- conductivity type
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、屈折率導波型の半導体
レ−ザ装置及びその製造方法に関する。
レ−ザ装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体レ−ザ装置の開発等は大き
く進展しており、例えばＩｎＧａＡｌＰ系レ−ザは、従
来のＨｅ−Ｎｅガスレ−ザに置き換えることができるも
のとして様々な応用の可能性を持っており、各機器にお
ける高機能化を実現するためのキ−デバイスとして注目
されている。このような中で、光ディスクシステムやレ
−ザプリンタ等の光源に用いられるものに、屈折率導波
型の半導体レ−ザ装置がある。
く進展しており、例えばＩｎＧａＡｌＰ系レ−ザは、従
来のＨｅ−Ｎｅガスレ−ザに置き換えることができるも
のとして様々な応用の可能性を持っており、各機器にお
ける高機能化を実現するためのキ−デバイスとして注目
されている。このような中で、光ディスクシステムやレ
−ザプリンタ等の光源に用いられるものに、屈折率導波
型の半導体レ−ザ装置がある。
【０００３】以下、従来の屈折率導波型の半導体レ−ザ
装置について、リッジストライプ型のＳＢＲ（Ｓｅｒｅ
ｃｔｉｖｅｌｙ Ｂｕｒｉｅｄ Ｒｉｄｇｅ Ｗａｖｅ
ｇｕｉｄｅ）レ−ザを示した図２０乃至図２２を参照し
て説明する。
装置について、リッジストライプ型のＳＢＲ（Ｓｅｒｅ
ｃｔｉｖｅｌｙ Ｂｕｒｉｅｄ Ｒｉｄｇｅ Ｗａｖｅ
ｇｕｉｄｅ）レ−ザを示した図２０乃至図２２を参照し
て説明する。
【０００４】先ず、従来の第１の例を図２０で説明する
。 図２０は断面図であり、図において、１はｎ型ＧａＡｓ
半導体基板、２は第１クラッド層、３はＩｎ０．５ （
Ｇａ１−ｘ Ａｌｘ ）０．５Ｐ活性層、４は第２クラ
ッド層、５は第２クラッド層４の上面の一部に形成され
たストライプ状のリッジ、６はリッジ５の上面を残して
第２クラッド層４の上に成層された電流阻止層、７はリ
ッジ５の上面に形成された中間層、８はコンタクト層、
９，１０は電極である。
。 図２０は断面図であり、図において、１はｎ型ＧａＡｓ
半導体基板、２は第１クラッド層、３はＩｎ０．５ （
Ｇａ１−ｘ Ａｌｘ ）０．５Ｐ活性層、４は第２クラ
ッド層、５は第２クラッド層４の上面の一部に形成され
たストライプ状のリッジ、６はリッジ５の上面を残して
第２クラッド層４の上に成層された電流阻止層、７はリ
ッジ５の上面に形成された中間層、８はコンタクト層、
９，１０は電極である。
【０００５】上記レ−ザの作成工程は、各層の構成元素
を組成として有する原料ガスを使用した減圧ＭＯＣＶＤ
法などによって、各層を順次連続的に結晶成長させる。 そして、第２クラッド層４の上面の一部を化学エッチン
グして、第２クラッド層４の上面の一部にストライプ状
のリッジ５を形成する。その後、第２クラッド層４のエ
ッチングで除去された部分に電流阻止層６を成層し、電
流阻止層６及び中間層７の上にコンタクト層８を成長さ
せ、コンタクト層８の上面と半導体基板１の下面にそれ
ぞれ電極９，１０を形成する。
を組成として有する原料ガスを使用した減圧ＭＯＣＶＤ
法などによって、各層を順次連続的に結晶成長させる。 そして、第２クラッド層４の上面の一部を化学エッチン
グして、第２クラッド層４の上面の一部にストライプ状
のリッジ５を形成する。その後、第２クラッド層４のエ
ッチングで除去された部分に電流阻止層６を成層し、電
流阻止層６及び中間層７の上にコンタクト層８を成長さ
せ、コンタクト層８の上面と半導体基板１の下面にそれ
ぞれ電極９，１０を形成する。
【０００６】このような過程においては、第２クラッド
層４の上面をエッチングして、その一部にストライプ状
のリッジ５を形成する工程で、エッチングする部分の面
積が、残す部分に比べ非常に大きいため、リッジ５の高
さや幅等の寸法を精度よく制御することが困難である。 すなわち、例えば約 ３００μｍ 角の第２クラッド層
４の上面を幅が約５μｍ で高さが約 ０．５〜 ０．
８μｍ のリッジ５を残すようにエッチングすることに
なり、リッジ寸法に１０〜２０％程度のバラツキが生じ
る。
層４の上面をエッチングして、その一部にストライプ状
のリッジ５を形成する工程で、エッチングする部分の面
積が、残す部分に比べ非常に大きいため、リッジ５の高
さや幅等の寸法を精度よく制御することが困難である。 すなわち、例えば約 ３００μｍ 角の第２クラッド層
４の上面を幅が約５μｍ で高さが約 ０．５〜 ０．
８μｍ のリッジ５を残すようにエッチングすることに
なり、リッジ寸法に１０〜２０％程度のバラツキが生じ
る。
【０００７】また、エッチング後の第２クラッド層４の
上面に電流阻止層６を成層してリッジ５を埋め込むよう
にすることも、この部分への結晶成長が難しく、特性的
に許容できるレベルで成長を行える結晶はＧａＡｓに限
られてしまう。しかし、ＧａＡｓを結晶成長させる場合
でも、リッジ５の高さが高く、リッジ５の近傍では互い
に異なる面方位への成長となるため、この部分での電流
阻止層６の結晶には欠陥が集中しやすい。
上面に電流阻止層６を成層してリッジ５を埋め込むよう
にすることも、この部分への結晶成長が難しく、特性的
に許容できるレベルで成長を行える結晶はＧａＡｓに限
られてしまう。しかし、ＧａＡｓを結晶成長させる場合
でも、リッジ５の高さが高く、リッジ５の近傍では互い
に異なる面方位への成長となるため、この部分での電流
阻止層６の結晶には欠陥が集中しやすい。
【０００８】そして、この構成のレ−ザにおいては、リ
ッジ５の幅と第２クラッド層４のエッチングで薄くなっ
た部分の厚さが、しきい値や温度特性あるいは非点隔差
等のレ−ザ特性に影響する。したがって、リッジ５の幅
や第２クラッド層４のエッチング後の厚さのバラツキに
よって、レ−ザ特性及びレ−ザ特性のウェハ面内分布に
バラツキが生じ、横モ−ドが制御し難くなってしまう虞
がある。また、リッジ５の埋め込み部分、すなわちリッ
ジ５の近傍での電流阻止層６は、その結晶性がレ−ザの
信頼性に大きな影響を持っており、このレ−ザでは結晶
欠陥が集中し易く、故障率が高くなり易いため、信頼性
が低下する虞がある。
ッジ５の幅と第２クラッド層４のエッチングで薄くなっ
た部分の厚さが、しきい値や温度特性あるいは非点隔差
等のレ−ザ特性に影響する。したがって、リッジ５の幅
や第２クラッド層４のエッチング後の厚さのバラツキに
よって、レ−ザ特性及びレ−ザ特性のウェハ面内分布に
バラツキが生じ、横モ−ドが制御し難くなってしまう虞
がある。また、リッジ５の埋め込み部分、すなわちリッ
ジ５の近傍での電流阻止層６は、その結晶性がレ−ザの
信頼性に大きな影響を持っており、このレ−ザでは結晶
欠陥が集中し易く、故障率が高くなり易いため、信頼性
が低下する虞がある。
【０００９】さらに、電流阻止層６がＧａＡｓに限られ
るため、バンドギャップが電流阻止層６より活性層３の
ほうが大きなものとなり、レ−ザ構造としては損失型導
波路構造に限定されてしまい、レ−ザ特性のしきい値を
下げたり、温度特性を改善したり、あるいは非点隔差を
小さくする等の特性向上において限界がある。
るため、バンドギャップが電流阻止層６より活性層３の
ほうが大きなものとなり、レ−ザ構造としては損失型導
波路構造に限定されてしまい、レ−ザ特性のしきい値を
下げたり、温度特性を改善したり、あるいは非点隔差を
小さくする等の特性向上において限界がある。
【００１０】次に、従来の第２の例を図２１で説明する
。 この従来例は、光ディスクシステムなどに適用できるよ
う、戻り光ノイズに強い構成を取るように構成されてい
る点で、上述の従来の第１の例と異なる。図２１は断面
図であり、図において、１１はｎ型ＧａＡｓ半導体基板
、１２は第１クラッド層、１３はＩｎ０．５ （Ｇａ１
−ｘ Ａｌｘ ）０．５ Ｐ活性層、１４は第２クラッ
ド層、１５は第２クラッド層１４の上面の一部に形成さ
れたストライプ状のリッジ、１６はリッジ１５の上面中
間部を長手方向にストライプ状に残して第２クラッド層
１４の上に成層された電流阻止層、１７はリッジ５の上
面に形成された中間層、１８は第３クラッド層、１９は
コンタクト層、２０，２１は電極である。なお、リッジ
１５の上面中間部にストライプ状に残された部分が通電
領域２２を形成する。
。 この従来例は、光ディスクシステムなどに適用できるよ
う、戻り光ノイズに強い構成を取るように構成されてい
る点で、上述の従来の第１の例と異なる。図２１は断面
図であり、図において、１１はｎ型ＧａＡｓ半導体基板
、１２は第１クラッド層、１３はＩｎ０．５ （Ｇａ１
−ｘ Ａｌｘ ）０．５ Ｐ活性層、１４は第２クラッ
ド層、１５は第２クラッド層１４の上面の一部に形成さ
れたストライプ状のリッジ、１６はリッジ１５の上面中
間部を長手方向にストライプ状に残して第２クラッド層
１４の上に成層された電流阻止層、１７はリッジ５の上
面に形成された中間層、１８は第３クラッド層、１９は
コンタクト層、２０，２１は電極である。なお、リッジ
１５の上面中間部にストライプ状に残された部分が通電
領域２２を形成する。
【００１１】そして、上記レ−ザの作成工程は、上述の
従来の第１の例と同様にして半導体基板１１の上面に各
層を連続成長させ、第２クラッド層１４の上面をエッチ
ングして第２クラッド層１４の上面の一部にストライプ
状のリッジ１５を形成する。その後、リッジ１５の上面
中間部を長手方向にストライプ状に残して第２クラッド
層１４の上に電流阻止層１６を成層する。すなわち、リ
ッジ１５上面の長手方向の辺縁部及びエッチングで除去
された部分に電流阻止層１６を成層する。さらに、第３
クラッド層１８とコンタクト層１９を成長させ、コンタ
クト層１９の上面と半導体基板１１の下面にそれぞれ電
極２０，２１を形成する。
従来の第１の例と同様にして半導体基板１１の上面に各
層を連続成長させ、第２クラッド層１４の上面をエッチ
ングして第２クラッド層１４の上面の一部にストライプ
状のリッジ１５を形成する。その後、リッジ１５の上面
中間部を長手方向にストライプ状に残して第２クラッド
層１４の上に電流阻止層１６を成層する。すなわち、リ
ッジ１５上面の長手方向の辺縁部及びエッチングで除去
された部分に電流阻止層１６を成層する。さらに、第３
クラッド層１８とコンタクト層１９を成長させ、コンタ
クト層１９の上面と半導体基板１１の下面にそれぞれ電
極２０，２１を形成する。
【００１２】また、本従来例の作成の過程においても、
上述の従来の第１の例におけると同様に、リッジ１５を
形成する工程で、エッチングする部分の面積が、残す部
分に比べ非常に大きいため、リッジ１５の高さや幅等の
寸法を精度よく制御することが困難である。さらに、リ
ッジ１５の辺縁部を埋め込むように、エッチング後の第
２クラッド層１４の上面に電流阻止層１６を成層して通
電領域２２を形成する際にも、リッジ１５の高さが ０
．５μｍ 以上と高くてリッジ１５の近傍での結晶成長
が難しく、特性が許容できるレベルの成長が行える結晶
は同じくＧａＡｓに限られてしまう。この場合でも、リ
ッジ１５の近傍の電流阻止層１６の結晶には欠陥が集中
しやすい。
上述の従来の第１の例におけると同様に、リッジ１５を
形成する工程で、エッチングする部分の面積が、残す部
分に比べ非常に大きいため、リッジ１５の高さや幅等の
寸法を精度よく制御することが困難である。さらに、リ
ッジ１５の辺縁部を埋め込むように、エッチング後の第
２クラッド層１４の上面に電流阻止層１６を成層して通
電領域２２を形成する際にも、リッジ１５の高さが ０
．５μｍ 以上と高くてリッジ１５の近傍での結晶成長
が難しく、特性が許容できるレベルの成長が行える結晶
は同じくＧａＡｓに限られてしまう。この場合でも、リ
ッジ１５の近傍の電流阻止層１６の結晶には欠陥が集中
しやすい。
【００１３】そして、この構成のレ−ザにおいても、リ
ッジ１５の幅と第２クラッド層１４のエッチングで薄く
なった部分の厚さ及び通電領域２２の幅が、しきい値や
温度特性あるいは非点隔差等のレ−ザ特性に影響すると
共に、戻り光ノイズ特性に大きく影響する。したがって
、エッチング精度によって、レ−ザ特性及びそのウェハ
面内分布のバラツキが影響を受け、所望の特性を得よう
とするとエッチングの高精度のコントロ−ルが必要とな
る。また、リッジ１５近傍の電流阻止層１６に結晶欠陥
が集中し易く、故障率が高くなり易いため、信頼性が低
下する虞がある。
ッジ１５の幅と第２クラッド層１４のエッチングで薄く
なった部分の厚さ及び通電領域２２の幅が、しきい値や
温度特性あるいは非点隔差等のレ−ザ特性に影響すると
共に、戻り光ノイズ特性に大きく影響する。したがって
、エッチング精度によって、レ−ザ特性及びそのウェハ
面内分布のバラツキが影響を受け、所望の特性を得よう
とするとエッチングの高精度のコントロ−ルが必要とな
る。また、リッジ１５近傍の電流阻止層１６に結晶欠陥
が集中し易く、故障率が高くなり易いため、信頼性が低
下する虞がある。
【００１４】さらに、電流阻止層１６がＧａＡｓに限ら
れるため、バンドギャップが電流阻止層１６より活性層
１３のほうが大きなものとなり、本従来例も同様にレ−
ザ構造としては損失型導波路構造に限定されてしまい、
レ−ザ特性のしきい値を下げたり、温度特性を改善した
り、あるいは非点隔差を小さくする等の特性向上に限界
がある。また、戻り光によるノイズの小さいレ−ザを歩
留よく、再現性よく得るのは非常に困難である。
れるため、バンドギャップが電流阻止層１６より活性層
１３のほうが大きなものとなり、本従来例も同様にレ−
ザ構造としては損失型導波路構造に限定されてしまい、
レ−ザ特性のしきい値を下げたり、温度特性を改善した
り、あるいは非点隔差を小さくする等の特性向上に限界
がある。また、戻り光によるノイズの小さいレ−ザを歩
留よく、再現性よく得るのは非常に困難である。
【００１５】次に、従来の第３の例を図２２で説明する
。 この従来例は、上述の従来の第２の例と同様に戻り光ノ
イズに強い構成を取るように構成されているが、より記
録密度の高い光ディスクに適用できるよう発振波長を短
いものとしている点で、上述の従来の第２の例と異なる
。図２１は断面図であり、図において、１１１ はｎ型
ＧａＡｓ半導体基板で、その上面の面方位が（０，０，
１）から〈１，−１，０〉方向に、例えば１５度傾斜し
たものとなっている。１１２ は第１クラッド層、１１
３ はＩｎ０．５ （Ｇａ１−ｘ Ａｌｘ ）０．５
Ｐ活性層、１１４は第２クラッド層、１１５ は第２ク
ラッド層１１４ の上面の一部に形成されたストライプ
状のリッジ、１１６ はリッジ１１５ の上面中間部を
長手方向にストライプ状に残して第２クラッド層１１４
の上に成層された電流阻止層、１１７ はリッジ５の
上面に形成された中間層、１１８ は第３クラッド層、
１１９ はコンタクト層、１２０ ，１２１ は電極で
ある。なお、リッジ１１５ の上面中間部にストライプ
状に残された部分が通電領域１２２ を形成する。
。 この従来例は、上述の従来の第２の例と同様に戻り光ノ
イズに強い構成を取るように構成されているが、より記
録密度の高い光ディスクに適用できるよう発振波長を短
いものとしている点で、上述の従来の第２の例と異なる
。図２１は断面図であり、図において、１１１ はｎ型
ＧａＡｓ半導体基板で、その上面の面方位が（０，０，
１）から〈１，−１，０〉方向に、例えば１５度傾斜し
たものとなっている。１１２ は第１クラッド層、１１
３ はＩｎ０．５ （Ｇａ１−ｘ Ａｌｘ ）０．５
Ｐ活性層、１１４は第２クラッド層、１１５ は第２ク
ラッド層１１４ の上面の一部に形成されたストライプ
状のリッジ、１１６ はリッジ１１５ の上面中間部を
長手方向にストライプ状に残して第２クラッド層１１４
の上に成層された電流阻止層、１１７ はリッジ５の
上面に形成された中間層、１１８ は第３クラッド層、
１１９ はコンタクト層、１２０ ，１２１ は電極で
ある。なお、リッジ１１５ の上面中間部にストライプ
状に残された部分が通電領域１２２ を形成する。
【００１６】そして、上記レ−ザの作成工程は、上述の
従来の第２の例と同様にして半導体基板１１１ の面方
位が（０，０，１）から〈１，−１，０〉方向に傾斜し
た上面に各層を連続成長させ、さらにストライプ状のリ
ッジ１１５等を形成する。
従来の第２の例と同様にして半導体基板１１１ の面方
位が（０，０，１）から〈１，−１，０〉方向に傾斜し
た上面に各層を連続成長させ、さらにストライプ状のリ
ッジ１１５等を形成する。
【００１７】本従来例においては、上述の従来の第２の
例におけると同様の問題を有するほかに、リッジ１１５
を形成する工程で、例えばりん酸系のエッチャントで
エッチングして高さが高いリッジ１１５ を形成すると
、半導体基板１１１ が傾斜していることを反映してリ
ッジ１１５ の形状が左右非対称になる。このため活性
層１１３ に平行な方向の屈折率分布を非対称にするの
で光出力の上昇、すなわち注入電流の増加にともない横
モードの不安定性を引き起こす。その結果、電流対光出
力特性曲線にキンクが生じたり、遠視野像（ＦＦＰ）に
変化が起こる。
例におけると同様の問題を有するほかに、リッジ１１５
を形成する工程で、例えばりん酸系のエッチャントで
エッチングして高さが高いリッジ１１５ を形成すると
、半導体基板１１１ が傾斜していることを反映してリ
ッジ１１５ の形状が左右非対称になる。このため活性
層１１３ に平行な方向の屈折率分布を非対称にするの
で光出力の上昇、すなわち注入電流の増加にともない横
モードの不安定性を引き起こす。その結果、電流対光出
力特性曲線にキンクが生じたり、遠視野像（ＦＦＰ）に
変化が起こる。
【００１８】
【発明が解決しようとする課題】上記のような所望のレ
−ザ特性が得難く、信頼性が低下する虞があるなどの状
況に鑑みて本発明はなされたもので、その目的とすると
ころは、リッジの形成を精度よく行い、またリッジ近傍
での電流阻止層の結晶性を向上させる等することによっ
て、所望するレ−ザ特性が均一性、再現性よく得ること
ができ、信頼性が向上させることができる半導体レ−ザ
装置及びその製造方法を提供することにある。
−ザ特性が得難く、信頼性が低下する虞があるなどの状
況に鑑みて本発明はなされたもので、その目的とすると
ころは、リッジの形成を精度よく行い、またリッジ近傍
での電流阻止層の結晶性を向上させる等することによっ
て、所望するレ−ザ特性が均一性、再現性よく得ること
ができ、信頼性が向上させることができる半導体レ−ザ
装置及びその製造方法を提供することにある。
【００１９】［発明の構成］
【００２０】
【課題を解決するための手段】本発明の半導体レ−ザ装
置及びその製造方法は、先ず、第１導電型半導体基板と
、この第１導電型基板上に少なくとも成層された第１導
電型第１クラッド層、活性層、第２導電型第２クラッド
層と、この第２導電型第２クラッド層上面に成層された
第２導電型光導波路層と、この第２導電型光導波路層に
ストライプ状の二つの溝を平行に設けて形成されたスト
ライプ状リッジと、このリッジの上面を残して溝及び第
２導電型光導波路層の上面に成層された第１導電型電流
阻止層と、この第１導電型電流阻止層及びリッジの上面
に成層された第２導電型第３クラッド層とを具備してな
ることを特徴とするものであり、次に、第１導電型半導
体基板と、この第１導電型基板上に少なくとも成層され
た第１導電型第１クラッド層、活性層、第２導電型第２
クラッド層と、この第２導電型第２クラッド層上面に成
層された第２導電型光導波路層と、この第２導電型光導
波路層にストライプ状の二つの溝を平行に設けて形成さ
れたストライプ状リッジと、このリッジの上面中間部を
長手方向にストライプ状に残して溝及び第２導電型光導
波路層の上面に成層された第１導電型電流阻止層と、こ
の第１導電型電流阻止層及びリッジの上面中間部に成層
された第２導電型第３クラッド層とを具備してなること
を特徴とするものであり、また、第１導電型半導体基板
上に少なくとも第１導電型第１クラッド層、活性層、第
２導電型第２クラッド層及び第２導電型光導波路層を成
層する工程と、第２導電型光導波路層の上面に平行な二
つのストライプ状の溝をエッチングにより設けてストラ
イプ状リッジを形成する工程と、リッジの上面の少なく
とも一部を残して溝及び第２導電型光導波路層の上面に
第１導電型電流阻止層を成層する工程と、リッジの残さ
れた一部及び第１導電型電流阻止層の上面に第２導電型
第３クラッド層を成層する工程とを含むことを特徴とす
るものである。
置及びその製造方法は、先ず、第１導電型半導体基板と
、この第１導電型基板上に少なくとも成層された第１導
電型第１クラッド層、活性層、第２導電型第２クラッド
層と、この第２導電型第２クラッド層上面に成層された
第２導電型光導波路層と、この第２導電型光導波路層に
ストライプ状の二つの溝を平行に設けて形成されたスト
ライプ状リッジと、このリッジの上面を残して溝及び第
２導電型光導波路層の上面に成層された第１導電型電流
阻止層と、この第１導電型電流阻止層及びリッジの上面
に成層された第２導電型第３クラッド層とを具備してな
ることを特徴とするものであり、次に、第１導電型半導
体基板と、この第１導電型基板上に少なくとも成層され
た第１導電型第１クラッド層、活性層、第２導電型第２
クラッド層と、この第２導電型第２クラッド層上面に成
層された第２導電型光導波路層と、この第２導電型光導
波路層にストライプ状の二つの溝を平行に設けて形成さ
れたストライプ状リッジと、このリッジの上面中間部を
長手方向にストライプ状に残して溝及び第２導電型光導
波路層の上面に成層された第１導電型電流阻止層と、こ
の第１導電型電流阻止層及びリッジの上面中間部に成層
された第２導電型第３クラッド層とを具備してなること
を特徴とするものであり、また、第１導電型半導体基板
上に少なくとも第１導電型第１クラッド層、活性層、第
２導電型第２クラッド層及び第２導電型光導波路層を成
層する工程と、第２導電型光導波路層の上面に平行な二
つのストライプ状の溝をエッチングにより設けてストラ
イプ状リッジを形成する工程と、リッジの上面の少なく
とも一部を残して溝及び第２導電型光導波路層の上面に
第１導電型電流阻止層を成層する工程と、リッジの残さ
れた一部及び第１導電型電流阻止層の上面に第２導電型
第３クラッド層を成層する工程とを含むことを特徴とす
るものである。
【００２１】
【作用】上記のように構成された半導体レ−ザ装置及び
その製造方法は、光導波路となるリッジの形成にあたっ
て、第２導電型光導波路層に小寸法の幅の２本の平行な
溝を長手方向に沿ってエッチング除去して形成し、これ
らの溝の形成によって比較的高さの低いリッジを設け、
その後第１導電型電流阻止層及び第２導電型第３クラッ
ド層を成層するようにしているため、リッジの高さや幅
等の寸法を精度よく制御することができる。そして、エ
ッチング後に第１導電型電流阻止層を結晶成長させてリ
ッジを埋め込むようにすることも、リッジの高さが低く
てよいために比較的容易であり、リッジの近傍に結晶欠
陥が集中して生じることがなく、レ−ザ特性としても十
分に許容できる範囲の値を得ることができ、信頼性も向
上したものが得られる。
その製造方法は、光導波路となるリッジの形成にあたっ
て、第２導電型光導波路層に小寸法の幅の２本の平行な
溝を長手方向に沿ってエッチング除去して形成し、これ
らの溝の形成によって比較的高さの低いリッジを設け、
その後第１導電型電流阻止層及び第２導電型第３クラッ
ド層を成層するようにしているため、リッジの高さや幅
等の寸法を精度よく制御することができる。そして、エ
ッチング後に第１導電型電流阻止層を結晶成長させてリ
ッジを埋め込むようにすることも、リッジの高さが低く
てよいために比較的容易であり、リッジの近傍に結晶欠
陥が集中して生じることがなく、レ−ザ特性としても十
分に許容できる範囲の値を得ることができ、信頼性も向
上したものが得られる。
【００２２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００２３】先ず、本発明の第１の実施例を図１乃至図
４により説明する。図１乃至図４は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
４により説明する。図１乃至図４は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
【００２４】図１に示す第１の工程において、原料とし
てメタル系 ＩＩＩ族有機金属のトリメチルインジウム
（（ＣＨ３ ）３ Ｉｎ），トリメチルガリウム（（Ｃ
Ｈ３ ）３ Ｇａ），トリメチルアルミニウム（（ＣＨ
３ ）３ Ａｌ）と、Ｖ族水素化物のホスフィン（ＰＨ
３ ）とを使用して大気圧未満に減圧した状態でのＭＯ
ＣＶＤ法によって、ｎ型ＧａＡｓ半導体基板２５の面方
位（０，０，１）の面上に、順次下層から厚さが ０．
８μｍ のｎ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７
）０．５ Ｐ第１クラッド層２６、厚さが０．０３μ
ｍ のｕｎｄｏｐｅｄ−Ｉｎ０．５ （Ｇａ１−ｘ Ａ
ｌｘ ）０．５ Ｐ活性層２７、厚さが ０．２μｍ
のｐ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．
５ Ｐ第２クラッド層２８、厚さが０．０１μｍ のｐ
型Ｉｎ０．５ Ｇａ０．５ Ｐストップ層２９、厚さが
０．１５μｍ のｐ型Ｉｎ０．５ （Ｇａ１−ｙ Ａｌ
ｙ ）０．５ Ｐ光導波路層３０を、各原料の量を調整
しながら連続成長させた。なお、ｘ及びｙは、０≦ｘ＜
ｙ＜１の範囲で適宜設定し得、またｘ＝０〜０．１ ，
ｙ＝０．２ 〜０．４ 程度が通常選定でき、本実施例
ではｘ＝０．１ ，ｙ＝０．４とした。
てメタル系 ＩＩＩ族有機金属のトリメチルインジウム
（（ＣＨ３ ）３ Ｉｎ），トリメチルガリウム（（Ｃ
Ｈ３ ）３ Ｇａ），トリメチルアルミニウム（（ＣＨ
３ ）３ Ａｌ）と、Ｖ族水素化物のホスフィン（ＰＨ
３ ）とを使用して大気圧未満に減圧した状態でのＭＯ
ＣＶＤ法によって、ｎ型ＧａＡｓ半導体基板２５の面方
位（０，０，１）の面上に、順次下層から厚さが ０．
８μｍ のｎ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７
）０．５ Ｐ第１クラッド層２６、厚さが０．０３μ
ｍ のｕｎｄｏｐｅｄ−Ｉｎ０．５ （Ｇａ１−ｘ Ａ
ｌｘ ）０．５ Ｐ活性層２７、厚さが ０．２μｍ
のｐ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．
５ Ｐ第２クラッド層２８、厚さが０．０１μｍ のｐ
型Ｉｎ０．５ Ｇａ０．５ Ｐストップ層２９、厚さが
０．１５μｍ のｐ型Ｉｎ０．５ （Ｇａ１−ｙ Ａｌ
ｙ ）０．５ Ｐ光導波路層３０を、各原料の量を調整
しながら連続成長させた。なお、ｘ及びｙは、０≦ｘ＜
ｙ＜１の範囲で適宜設定し得、またｘ＝０〜０．１ ，
ｙ＝０．２ 〜０．４ 程度が通常選定でき、本実施例
ではｘ＝０．１ ，ｙ＝０．４とした。
【００２５】図２に示す第２の工程において、前工程で
形成したｐ型光導波路層３０の上面に、２μｍ の間隔
をおいて幅６μｍ の２本のストライプ状のスリットが
形成されたＳｉＯ２ 膜３１を成層し、このＳｉＯ２
膜３１をマスクとして用い、化学エッチングによりｐ型
光導波路層３０をｐ型ストップ層２９まで選択エッチン
グした。これによりｐ型光導波路層３０に、幅が６μｍ
のストライプ状の２本の溝３２ａ ，３２ｂ を両側
に有する幅が２μｍ のストライプ状のリッジ３３を形
成した。
形成したｐ型光導波路層３０の上面に、２μｍ の間隔
をおいて幅６μｍ の２本のストライプ状のスリットが
形成されたＳｉＯ２ 膜３１を成層し、このＳｉＯ２
膜３１をマスクとして用い、化学エッチングによりｐ型
光導波路層３０をｐ型ストップ層２９まで選択エッチン
グした。これによりｐ型光導波路層３０に、幅が６μｍ
のストライプ状の２本の溝３２ａ ，３２ｂ を両側
に有する幅が２μｍ のストライプ状のリッジ３３を形
成した。
【００２６】図３に示す第３の工程において、ｐ型光導
波路層３０上のＳｉＯ２ 膜３１を、リッジ３３上のＳ
ｉＯ２ 膜３１を残して除去した。続いて上記図１に示
す工程と同じ原料を使用した減圧ＭＯＣＶＤ法によって
、リッジ３３上のＳｉＯ２ 膜３１を残したままで溝３
２ａ ，３２ｂ を埋めながらｐ型光導波路層３０の上
面に、厚さが ０．２μｍ のｎ型Ｉｎ０．５ （Ｇａ
０．３ Ａｌ０．７ ）０．５ Ｐ電流阻止層３４を結
晶成長させる。
波路層３０上のＳｉＯ２ 膜３１を、リッジ３３上のＳ
ｉＯ２ 膜３１を残して除去した。続いて上記図１に示
す工程と同じ原料を使用した減圧ＭＯＣＶＤ法によって
、リッジ３３上のＳｉＯ２ 膜３１を残したままで溝３
２ａ ，３２ｂ を埋めながらｐ型光導波路層３０の上
面に、厚さが ０．２μｍ のｎ型Ｉｎ０．５ （Ｇａ
０．３ Ａｌ０．７ ）０．５ Ｐ電流阻止層３４を結
晶成長させる。
【００２７】図４に示す第４の工程において、リッジ３
３上のＳｉＯ２膜３１を除去した後、前記の図３に示す
工程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、
ｎ型電流阻止層３４及びリッジ３３の上に厚さが ０．
９μｍ のｐ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７
）０．５ Ｐ第３クラッド層３５と厚さが０．０５μ
ｍ のｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ中間層３６を結
晶成長させる。続いて原料としてトリメチルガリウムと
アルシン（ＡｓＨ３ ）とを使用した減圧ＭＯＣＶＤ法
によって、ｐ型中間層３６の上に厚さが ０．５μｍの
ｐ型ＧａＡｓコンタクト層３７を結晶成長させる。
３上のＳｉＯ２膜３１を除去した後、前記の図３に示す
工程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、
ｎ型電流阻止層３４及びリッジ３３の上に厚さが ０．
９μｍ のｐ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７
）０．５ Ｐ第３クラッド層３５と厚さが０．０５μ
ｍ のｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ中間層３６を結
晶成長させる。続いて原料としてトリメチルガリウムと
アルシン（ＡｓＨ３ ）とを使用した減圧ＭＯＣＶＤ法
によって、ｐ型中間層３６の上に厚さが ０．５μｍの
ｐ型ＧａＡｓコンタクト層３７を結晶成長させる。
【００２８】そしてｐ型コンタクト層３７の上面にｐ側
電極３８を、ｎ型半導体基板２５の下面にｎ側電極３９
をそれぞれ蒸着によって形成してレ−ザ用ウエハを作成
した。さらに得られたウエハを（１，１，０）面の劈開
面をミラ−面とするようにして ３００μｍ 角のレ−
ザを得た。
電極３８を、ｎ型半導体基板２５の下面にｎ側電極３９
をそれぞれ蒸着によって形成してレ−ザ用ウエハを作成
した。さらに得られたウエハを（１，１，０）面の劈開
面をミラ−面とするようにして ３００μｍ 角のレ−
ザを得た。
【００２９】以上の工程により作成したレ−ザでは、光
導波路のリッジ３３の形成にあたってｐ型光導波路層３
０を、比較的小寸法の幅でリッジ３３の両側を長手方向
にスリット状にエッチング除去するのみであるため、リ
ッジ３３の高さや幅等の寸法を精度よく制御することが
でき、ｐ型光導波路層３０等の層厚も正確なものとなる
。また、エッチング後にｎ型電流阻止層３４を結晶成長
させてリッジ３３を埋め込むようにすることも、リッジ
３３の高さが低くて比較的容易であり、リッジ３３の近
傍に結晶欠陥が集中して生じることがない。さらにｎ型
電流阻止層３４がＧａＡｓを用いずレ−ザ光に対して透
明な材料であるため実屈折率導波路構造が形成され、レ
−ザ特性としても十分に許容できる範囲の値を得ること
ができる。
導波路のリッジ３３の形成にあたってｐ型光導波路層３
０を、比較的小寸法の幅でリッジ３３の両側を長手方向
にスリット状にエッチング除去するのみであるため、リ
ッジ３３の高さや幅等の寸法を精度よく制御することが
でき、ｐ型光導波路層３０等の層厚も正確なものとなる
。また、エッチング後にｎ型電流阻止層３４を結晶成長
させてリッジ３３を埋め込むようにすることも、リッジ
３３の高さが低くて比較的容易であり、リッジ３３の近
傍に結晶欠陥が集中して生じることがない。さらにｎ型
電流阻止層３４がＧａＡｓを用いずレ−ザ光に対して透
明な材料であるため実屈折率導波路構造が形成され、レ
−ザ特性としても十分に許容できる範囲の値を得ること
ができる。
【００３０】例えば波長が ６７０ｎｍ帯のものにおい
て、しきい値が従来は３５ｍＡであったものが２５ｍＡ
で発振し、横モ−ドは２０ｍＷまで単峰性であった。ま
た実屈折率導波路構造のため非点隔差も８μｍ であっ
たものから２μｍ 以下と小さなものとすることができ
、温度特性上では取出せる光出力において７０℃で１０
ｍＷであったものが２０ｍＷで駆動できるようになり、
信頼性の面では従来に比べ故障率が半分になった。さら
にウエハ面内での均一性やプロセスの再現性は従来より
高くなった。
て、しきい値が従来は３５ｍＡであったものが２５ｍＡ
で発振し、横モ−ドは２０ｍＷまで単峰性であった。ま
た実屈折率導波路構造のため非点隔差も８μｍ であっ
たものから２μｍ 以下と小さなものとすることができ
、温度特性上では取出せる光出力において７０℃で１０
ｍＷであったものが２０ｍＷで駆動できるようになり、
信頼性の面では従来に比べ故障率が半分になった。さら
にウエハ面内での均一性やプロセスの再現性は従来より
高くなった。
【００３１】次に、本発明の第２の実施例を図５により
説明する。本実施例は、第１の実施例とは光導波路層に
形成するリッジの構成が主に異なるもので、図５は断面
図である。図において、４０は厚さが０．１５μｍ の
ｐ型光導波路層で第１の実施例と同じ組成である。この
ｐ型光導波路層４０は、第１の実施例と同様にしてｎ型
半導体基板２５上に、ｎ型第１クラッド層２６、活性層
２７、ｐ型第２クラッド層２８を結晶成長させ、このｐ
型第２クラッド層２８の上面に成層されている。
説明する。本実施例は、第１の実施例とは光導波路層に
形成するリッジの構成が主に異なるもので、図５は断面
図である。図において、４０は厚さが０．１５μｍ の
ｐ型光導波路層で第１の実施例と同じ組成である。この
ｐ型光導波路層４０は、第１の実施例と同様にしてｎ型
半導体基板２５上に、ｎ型第１クラッド層２６、活性層
２７、ｐ型第２クラッド層２８を結晶成長させ、このｐ
型第２クラッド層２８の上面に成層されている。
【００３２】そして、ｐ型光導波路層４０の上部には幅
６μｍ のストライプ状の２本の溝４２ａ，４２ｂ を
両側に有する幅が２μｍ のストライプ状のリッジ４３
が形成されている。このリッジ４３の形成は、第１の実
施例の図２に示す工程と略同様にｐ型光導波路層４０の
上面に所定のマスクを形成し、エッチング時間によって
エッチング量を制御しながらｐ型光導波路層４０を、上
面から層の中間までエッチングして溝４２ａ ，４２ｂ
を形成することによって行う。なお、エッチング量は
リッジ４３を光導波路としたときに、屈折率差があまり
大きくならず適正な小さい屈折率差をもって形成できる
程度、すなわち０．０１μｍ 以上の段差が付けられて
いる。
６μｍ のストライプ状の２本の溝４２ａ，４２ｂ を
両側に有する幅が２μｍ のストライプ状のリッジ４３
が形成されている。このリッジ４３の形成は、第１の実
施例の図２に示す工程と略同様にｐ型光導波路層４０の
上面に所定のマスクを形成し、エッチング時間によって
エッチング量を制御しながらｐ型光導波路層４０を、上
面から層の中間までエッチングして溝４２ａ ，４２ｂ
を形成することによって行う。なお、エッチング量は
リッジ４３を光導波路としたときに、屈折率差があまり
大きくならず適正な小さい屈折率差をもって形成できる
程度、すなわち０．０１μｍ 以上の段差が付けられて
いる。
【００３３】また、この後、第１の実施例の各工程と同
様にしてリッジ４３と溝４２ａ ，４２ｂ とが形成さ
れたｐ型光導波路層４０の上面に、リッジ４３の上面を
除いて厚さが ０．２μｍ で第１の実施例と同じ組成
のｎ型電流阻止層４４を結晶成長させる。さらに、ｎ型
電流阻止層４４及びリッジ４３の上にｐ型第３クラッド
層３５とｐ型中間層３６を結晶成長させ、続いてｐ型中
間層３６の上にｐ型コンタクト層３７を結晶成長させ、
ｐ側電極３８及びｎ側電極３９を蒸着によって形成し、
劈開して ３００μｍ 角のレ−ザを得た。
様にしてリッジ４３と溝４２ａ ，４２ｂ とが形成さ
れたｐ型光導波路層４０の上面に、リッジ４３の上面を
除いて厚さが ０．２μｍ で第１の実施例と同じ組成
のｎ型電流阻止層４４を結晶成長させる。さらに、ｎ型
電流阻止層４４及びリッジ４３の上にｐ型第３クラッド
層３５とｐ型中間層３６を結晶成長させ、続いてｐ型中
間層３６の上にｐ型コンタクト層３７を結晶成長させ、
ｐ側電極３８及びｎ側電極３９を蒸着によって形成し、
劈開して ３００μｍ 角のレ−ザを得た。
【００３４】このように構成した本実施例においては、
ｐ型ストップ層を用いずにリッジ４３を形成しており、
第１の実施例でのｐ型ストップ層２９を成層する過程が
省略できる他に、第１の実施例と同様の作用、効果が得
られる。
ｐ型ストップ層を用いずにリッジ４３を形成しており、
第１の実施例でのｐ型ストップ層２９を成層する過程が
省略できる他に、第１の実施例と同様の作用、効果が得
られる。
【００３５】次に、本発明の第３の実施例を図６乃至図
９により説明する。図６乃至図９は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
９により説明する。図６乃至図９は本発明に係わるレ−
ザの作成過程を、作成工程の順序にしたがって示す断面
図である。
【００３６】図６に示す第１の工程において、原料とし
てトリメチルインジウム，トリメチルガリウム，トリメ
チルアルミニウムと、ホスフィン，アルシンとを使用し
て大気圧未満に減圧した状態でのＭＯＣＶＤ法によって
、ｎ型ＧａＡｓ半導体基板４５上に、順次下層から厚さ
が １．５μｍ のｎ型Ｇａ０．６ Ａｌ０．４ Ａｓ
第１クラッド層４６、厚さが０．０５μｍ のｎ型Ｇａ
０．８８Ａｌ０．１２Ａｓ活性層４７、厚さが ０．２
μｍ のｐ型Ｇａ０．６ Ａｌ０．４ Ａｓ第２クラッ
ド層４８、厚さが０．０１μｍ のｐ型Ｉｎ０．５ Ｇ
ａ０．５ Ｐストップ層４９、厚さが０．１５μｍ の
ｐ型Ｇａ０．８ Ａｌ０．２ Ａｓ光導波路層５０を、
各原料の量を調整しながら連続成長させた。
てトリメチルインジウム，トリメチルガリウム，トリメ
チルアルミニウムと、ホスフィン，アルシンとを使用し
て大気圧未満に減圧した状態でのＭＯＣＶＤ法によって
、ｎ型ＧａＡｓ半導体基板４５上に、順次下層から厚さ
が １．５μｍ のｎ型Ｇａ０．６ Ａｌ０．４ Ａｓ
第１クラッド層４６、厚さが０．０５μｍ のｎ型Ｇａ
０．８８Ａｌ０．１２Ａｓ活性層４７、厚さが ０．２
μｍ のｐ型Ｇａ０．６ Ａｌ０．４ Ａｓ第２クラッ
ド層４８、厚さが０．０１μｍ のｐ型Ｉｎ０．５ Ｇ
ａ０．５ Ｐストップ層４９、厚さが０．１５μｍ の
ｐ型Ｇａ０．８ Ａｌ０．２ Ａｓ光導波路層５０を、
各原料の量を調整しながら連続成長させた。
【００３７】図７に示す第２の工程において、前工程で
形成したｐ型光導波路層５０の上面に、２μｍ の間隔
をおいて幅６μｍ の２本のストライプ状のスリットが
形成されたＳｉＯ２ 膜５１を成層し、このＳｉＯ２
膜５１をマスクとして用い、化学エッチングによりｐ型
光導波路層５０をｐ型ストップ層４９まで選択エッチン
グした。これによりｐ型光導波路層５０に、幅が６μｍ
のストライプ状の２本の溝５２ａ ，５２ｂ を両側
に有する幅が２μｍ のストライプ状のリッジ５３を形
成した。
形成したｐ型光導波路層５０の上面に、２μｍ の間隔
をおいて幅６μｍ の２本のストライプ状のスリットが
形成されたＳｉＯ２ 膜５１を成層し、このＳｉＯ２
膜５１をマスクとして用い、化学エッチングによりｐ型
光導波路層５０をｐ型ストップ層４９まで選択エッチン
グした。これによりｐ型光導波路層５０に、幅が６μｍ
のストライプ状の２本の溝５２ａ ，５２ｂ を両側
に有する幅が２μｍ のストライプ状のリッジ５３を形
成した。
【００３８】図８に示す第３の工程において、ｐ型光導
波路層５０上のＳｉＯ２ 膜５１を、リッジ５３上のＳ
ｉＯ２ 膜５１を残して除去した。続いて上記図６に示
す工程と同じ原料を使用した減圧ＭＯＣＶＤ法によって
、リッジ５３上のＳｉＯ２ 膜５１を残したままで溝５
２ａ ，５２ｂ を埋めながらｐ型光導波路層５０の上
面に、厚さが ０．２μｍ のｎ型Ｇａ０．６ Ａｌ０
．４ Ａｓ電流阻止層５４を結晶成長させる。
波路層５０上のＳｉＯ２ 膜５１を、リッジ５３上のＳ
ｉＯ２ 膜５１を残して除去した。続いて上記図６に示
す工程と同じ原料を使用した減圧ＭＯＣＶＤ法によって
、リッジ５３上のＳｉＯ２ 膜５１を残したままで溝５
２ａ ，５２ｂ を埋めながらｐ型光導波路層５０の上
面に、厚さが ０．２μｍ のｎ型Ｇａ０．６ Ａｌ０
．４ Ａｓ電流阻止層５４を結晶成長させる。
【００３９】図９に示す第４の工程において、リッジ５
３上のＳｉＯ２膜５１を除去した後、前記の図８に示す
工程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、
ｎ型電流阻止層５４及びリッジ５３の上に厚さが １．
５μｍ のｐ型Ｇａ０．６ Ａｌ０．４ Ａｓ第３クラ
ッド層５５と厚さが ０．５μｍ のｐ型ＧａＡｓコン
タクト層５７を結晶成長させる。そしてｐ型コンタクト
層５７の上面にｐ側電極５８を、ｎ型半導体基板４５の
下面にｎ側電極５９をそれぞれ蒸着によって形成してレ
−ザ用ウエハを作成し、さらに得られたウエハを劈開し
、劈開面をミラ−面とするようにして ３００μｍ 角
のレ−ザを得た。
３上のＳｉＯ２膜５１を除去した後、前記の図８に示す
工程と同じ原料を使用した減圧ＭＯＣＶＤ法によって、
ｎ型電流阻止層５４及びリッジ５３の上に厚さが １．
５μｍ のｐ型Ｇａ０．６ Ａｌ０．４ Ａｓ第３クラ
ッド層５５と厚さが ０．５μｍ のｐ型ＧａＡｓコン
タクト層５７を結晶成長させる。そしてｐ型コンタクト
層５７の上面にｐ側電極５８を、ｎ型半導体基板４５の
下面にｎ側電極５９をそれぞれ蒸着によって形成してレ
−ザ用ウエハを作成し、さらに得られたウエハを劈開し
、劈開面をミラ−面とするようにして ３００μｍ 角
のレ−ザを得た。
【００４０】以上の工程により作成したレ−ザにおいて
も第１の実施例におけると同様に、光導波路のリッジ５
３の形成にあたって、リッジ５３の高さや幅等の寸法を
精度よく制御することができ、ｐ型光導波路層５０等の
層厚も正確なものとなり、またｎ型電流阻止層５４を結
晶成長させるときにも、リッジ５３の近傍に結晶欠陥が
集中して生じることがない。さらにｎ型電流阻止層５４
がＧａＡｓを用いずレ−ザ光に対して透明な材料である
ため実屈折率導波路構造が形成され、レ−ザ特性として
も十分に許容できる範囲の値を得ることができる。
も第１の実施例におけると同様に、光導波路のリッジ５
３の形成にあたって、リッジ５３の高さや幅等の寸法を
精度よく制御することができ、ｐ型光導波路層５０等の
層厚も正確なものとなり、またｎ型電流阻止層５４を結
晶成長させるときにも、リッジ５３の近傍に結晶欠陥が
集中して生じることがない。さらにｎ型電流阻止層５４
がＧａＡｓを用いずレ−ザ光に対して透明な材料である
ため実屈折率導波路構造が形成され、レ−ザ特性として
も十分に許容できる範囲の値を得ることができる。
【００４１】例えば波長が ７８０ｎｍ帯のものにおい
て、しきい値が従来は３０ｍＡであったものが２０ｍＡ
で発振し、横モ−ドは２０ｍＷまで単峰性であったもの
が２５ｍＷとなり、実屈折率導波路構造のため非点隔差
も８μｍ であったものから２μｍ 以下と小さなもの
とすることができた。また、温度特性、信頼性の面でも
従来に比べて向上し、ウエハ面内での均一性やプロセス
の再現性は従来より高くなった。
て、しきい値が従来は３０ｍＡであったものが２０ｍＡ
で発振し、横モ−ドは２０ｍＷまで単峰性であったもの
が２５ｍＷとなり、実屈折率導波路構造のため非点隔差
も８μｍ であったものから２μｍ 以下と小さなもの
とすることができた。また、温度特性、信頼性の面でも
従来に比べて向上し、ウエハ面内での均一性やプロセス
の再現性は従来より高くなった。
【００４２】次に、本発明の第４の実施例を図１０乃至
図１３により説明する。図１０乃至図１３は本発明に係
わるレ−ザの作成過程を、作成工程の順序にしたがって
示す断面図である。
図１３により説明する。図１０乃至図１３は本発明に係
わるレ−ザの作成過程を、作成工程の順序にしたがって
示す断面図である。
【００４３】図１０に示す第１の工程において、原料と
してトリメチルインジウム，トリメチルガリウム，トリ
メチルアルミニウムと、ホスフィンとを使用して大気圧
未満に減圧した状態でのＭＯＣＶＤ法によって、ｎ型Ｇ
ａＡｓ半導体基板６０の面方位（０，０，１）の面上に
、順次下層から厚さが ０．８μｍ のｎ型Ｉｎ０．５
（Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐ第１クラッ
ド層６１、厚さが０．０３μｍ のｕｎｄｏｐｅｄ−Ｉ
ｎ０．５ （Ｇａ１−ｘ Ａｌｘ ）０．５ Ｐ活性層
６２、厚さが ０．２μｍ のｐ型Ｉｎ０．５ （Ｇａ
０．３ Ａｌ０．７ ）０．５ Ｐ第２クラッド層６３
、厚さが０．０１μｍのｐ型Ｉｎ０．５ Ｇａ０．５
Ｐストップ層６４、厚さが０．１５μｍ のｐ型Ｉｎ０
．５ （Ｇａ１−ｙ Ａｌｙ ）０．５ Ｐ光導波路層
６５を、各原料の量を調整しながら連続成長させた。な
お、ｘ及びｙは、第１の実施例と同様のものである。
してトリメチルインジウム，トリメチルガリウム，トリ
メチルアルミニウムと、ホスフィンとを使用して大気圧
未満に減圧した状態でのＭＯＣＶＤ法によって、ｎ型Ｇ
ａＡｓ半導体基板６０の面方位（０，０，１）の面上に
、順次下層から厚さが ０．８μｍ のｎ型Ｉｎ０．５
（Ｇａ０．３ Ａｌ０．７ ）０．５ Ｐ第１クラッ
ド層６１、厚さが０．０３μｍ のｕｎｄｏｐｅｄ−Ｉ
ｎ０．５ （Ｇａ１−ｘ Ａｌｘ ）０．５ Ｐ活性層
６２、厚さが ０．２μｍ のｐ型Ｉｎ０．５ （Ｇａ
０．３ Ａｌ０．７ ）０．５ Ｐ第２クラッド層６３
、厚さが０．０１μｍのｐ型Ｉｎ０．５ Ｇａ０．５
Ｐストップ層６４、厚さが０．１５μｍ のｐ型Ｉｎ０
．５ （Ｇａ１−ｙ Ａｌｙ ）０．５ Ｐ光導波路層
６５を、各原料の量を調整しながら連続成長させた。な
お、ｘ及びｙは、第１の実施例と同様のものである。
【００４４】図１１に示す第２の工程において、前工程
で形成したｐ型光導波路層６５の上面に、４μｍ の間
隔をおいて幅８μｍ の２本のストライプ状のスリット
が形成されたＳｉＯ２ 膜６６を成層し、このＳｉＯ２
膜６６をマスクとして用い、化学エッチングによりｐ
型光導波路層６５をｐ型ストップ層６４まで選択エッチ
ングした。これによりｐ型光導波路層６５に、幅が８μ
ｍ のストライプ状の２本の溝６７ａ ，６７ｂ を両
側に有する幅が４μｍ のストライプ状のリッジ６８を
形成した。
で形成したｐ型光導波路層６５の上面に、４μｍ の間
隔をおいて幅８μｍ の２本のストライプ状のスリット
が形成されたＳｉＯ２ 膜６６を成層し、このＳｉＯ２
膜６６をマスクとして用い、化学エッチングによりｐ
型光導波路層６５をｐ型ストップ層６４まで選択エッチ
ングした。これによりｐ型光導波路層６５に、幅が８μ
ｍ のストライプ状の２本の溝６７ａ ，６７ｂ を両
側に有する幅が４μｍ のストライプ状のリッジ６８を
形成した。
【００４５】図１２に示す第３の工程において、リッジ
６８上のＳｉＯ２ 膜６６を、幅が２μｍ のストライ
プ状のＳｉＯ２ 膜６６ａ として残すようにしながら
ｐ型光導波路層６５上のＳｉＯ２ 膜６６を除去した。 続いて上記図１０に示す工程と同じ原料を使用した減圧
ＭＯＣＶＤ法によって、リッジ６８上のＳｉＯ２ 膜６
６ａ を残したままで溝６７ａ ，６７ｂ を埋めなが
らｐ型光導波路層６５の上面に、厚さが ０．２μｍ
のｎ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．
５ Ｐ電流阻止層６９を結晶成長させる。
６８上のＳｉＯ２ 膜６６を、幅が２μｍ のストライ
プ状のＳｉＯ２ 膜６６ａ として残すようにしながら
ｐ型光導波路層６５上のＳｉＯ２ 膜６６を除去した。 続いて上記図１０に示す工程と同じ原料を使用した減圧
ＭＯＣＶＤ法によって、リッジ６８上のＳｉＯ２ 膜６
６ａ を残したままで溝６７ａ ，６７ｂ を埋めなが
らｐ型光導波路層６５の上面に、厚さが ０．２μｍ
のｎ型Ｉｎ０．５ （Ｇａ０．３ Ａｌ０．７ ）０．
５ Ｐ電流阻止層６９を結晶成長させる。
【００４６】図１３に示す第４の工程において、リッジ
６８上のＳｉＯ２ 膜６６ａ を除去した後、前記の図
１２に示す工程と同じ原料を使用した減圧ＭＯＣＶＤ法
によって、ｎ型電流阻止層６９及びリッジ６８の上に厚
さが ０．９μｍ のｐ型Ｉｎ０．５ （Ｇａ０．３
Ａｌ０．７ ）０．５ Ｐ第３クラッド層７０と厚さが
０．０５μｍ のｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ中間
層７１を結晶成長させる。続いて原料としてトリメチル
ガリウムとアルシンとを使用した減圧ＭＯＣＶＤ法によ
って、ｐ型中間層７１の上に厚さが ０．５μｍ のｐ
型ＧａＡｓコンタクト層７２を結晶成長させる。なお、
リッジ６８の幅４μｍ の上面には長手方向に沿って幅
が２μｍ の通電領域７３が形成されることになる。
６８上のＳｉＯ２ 膜６６ａ を除去した後、前記の図
１２に示す工程と同じ原料を使用した減圧ＭＯＣＶＤ法
によって、ｎ型電流阻止層６９及びリッジ６８の上に厚
さが ０．９μｍ のｐ型Ｉｎ０．５ （Ｇａ０．３
Ａｌ０．７ ）０．５ Ｐ第３クラッド層７０と厚さが
０．０５μｍ のｐ型Ｉｎ０．５ Ｇａ０．５ Ｐ中間
層７１を結晶成長させる。続いて原料としてトリメチル
ガリウムとアルシンとを使用した減圧ＭＯＣＶＤ法によ
って、ｐ型中間層７１の上に厚さが ０．５μｍ のｐ
型ＧａＡｓコンタクト層７２を結晶成長させる。なお、
リッジ６８の幅４μｍ の上面には長手方向に沿って幅
が２μｍ の通電領域７３が形成されることになる。
【００４７】そしてｐ型コンタクト層７２の上面にｐ側
電極７４を、ｎ型半導体基板６０の下面にｎ側電極７５
をそれぞれ蒸着によって形成してレ−ザ用ウエハを作成
した。さらに得られたウエハを（１，１，０）面の劈開
面をミラ−面とするようにして ３００μｍ 角のレ−
ザを得た。
電極７４を、ｎ型半導体基板６０の下面にｎ側電極７５
をそれぞれ蒸着によって形成してレ−ザ用ウエハを作成
した。さらに得られたウエハを（１，１，０）面の劈開
面をミラ−面とするようにして ３００μｍ 角のレ−
ザを得た。
【００４８】以上の工程により作成したレ−ザにおいて
も第１の実施例におけると同様に、光導波路のリッジ６
８の形成にあたって、リッジ６８の高さや幅等の寸法を
精度よく制御することができ、ｐ型光導波路層６５等の
層厚も正確なものとなり、またｎ型電流阻止層６９を結
晶成長させるときにも、リッジ６８の近傍に結晶欠陥が
集中して生じることがない。さらにｎ型電流阻止層６９
がＧａＡｓを用いずレ−ザ光に対して透明な材料である
ため実屈折率導波路構造が形成され、レ−ザ特性として
も十分に許容できる範囲の値を得ることができる。また
、通電領域７３をリッジ６８の幅よりも狭く設定してお
り、横モ−ドの立つ範囲より電流分布の範囲を狭くして
自励発振を起こさせることができ、戻り光ノイズ特性が
優れたものとなる。
も第１の実施例におけると同様に、光導波路のリッジ６
８の形成にあたって、リッジ６８の高さや幅等の寸法を
精度よく制御することができ、ｐ型光導波路層６５等の
層厚も正確なものとなり、またｎ型電流阻止層６９を結
晶成長させるときにも、リッジ６８の近傍に結晶欠陥が
集中して生じることがない。さらにｎ型電流阻止層６９
がＧａＡｓを用いずレ−ザ光に対して透明な材料である
ため実屈折率導波路構造が形成され、レ−ザ特性として
も十分に許容できる範囲の値を得ることができる。また
、通電領域７３をリッジ６８の幅よりも狭く設定してお
り、横モ−ドの立つ範囲より電流分布の範囲を狭くして
自励発振を起こさせることができ、戻り光ノイズ特性が
優れたものとなる。
【００４９】例えば波長が ６７０ｎｍ帯のものにおい
て、しきい値が従来は４０ｍＡであったものが３０ｍＡ
で発振し、横モ−ドは１０ｍＷまで単峰性であったもの
が２０ｍＷまでとなった。また実屈折率導波路構造のた
め、非点隔差も５μｍ 以上であったものが２μｍ 以
下の小さなものとすることができ、温度特性上では取出
せる光出力において７０℃で１０ｍＷであったものが２
０ｍＷで駆動できるようになった。さらに信頼性の面で
は従来に比べ故障率が半分になり、ウエハ面内での均一
性やプロセスの再現性は従来より高くなった。またさら
に、自励発振を起こし縦モ−ドがマルチ化しており、戻
り光ノイズも５％の戻り光でも相対雑音強度は−１３０
ｄＢ／Ｈｚ台となる良好な特性を示し、光ディスクシ
ステム、例えばビデオディスク用等にも使える。
て、しきい値が従来は４０ｍＡであったものが３０ｍＡ
で発振し、横モ−ドは１０ｍＷまで単峰性であったもの
が２０ｍＷまでとなった。また実屈折率導波路構造のた
め、非点隔差も５μｍ 以上であったものが２μｍ 以
下の小さなものとすることができ、温度特性上では取出
せる光出力において７０℃で１０ｍＷであったものが２
０ｍＷで駆動できるようになった。さらに信頼性の面で
は従来に比べ故障率が半分になり、ウエハ面内での均一
性やプロセスの再現性は従来より高くなった。またさら
に、自励発振を起こし縦モ−ドがマルチ化しており、戻
り光ノイズも５％の戻り光でも相対雑音強度は−１３０
ｄＢ／Ｈｚ台となる良好な特性を示し、光ディスクシ
ステム、例えばビデオディスク用等にも使える。
【００５０】次に、本発明の第５の実施例を図１４によ
り説明する。本実施例は、第４の実施例とは光導波路層
に形成するリッジの構成が主に異なるもので、図１４は
断面図である。図において、７６は厚さが０．１５μｍ
のｐ型光導波路層で第４の実施例と同じ組成で、この
層の中間には厚さが０．０１μｍ で第４の実施例と同
じ組成のｐ型ストップ層７７が設けられ、下層７６ａ
と上層７６ｂ に分けられている。このｐ型光導波路層
７６は、第４の実施例と同様にしてｎ型半導体基板６０
上に、ｎ型第１クラッド層６１、活性層６２、ｐ型第２
クラッド層６３を結晶成長させ、このｐ型第２クラッド
層６３の上面に下層７６ａ 、ｐ型ストップ層７７及び
上層７６ｂ の順に成層して形成されている。
り説明する。本実施例は、第４の実施例とは光導波路層
に形成するリッジの構成が主に異なるもので、図１４は
断面図である。図において、７６は厚さが０．１５μｍ
のｐ型光導波路層で第４の実施例と同じ組成で、この
層の中間には厚さが０．０１μｍ で第４の実施例と同
じ組成のｐ型ストップ層７７が設けられ、下層７６ａ
と上層７６ｂ に分けられている。このｐ型光導波路層
７６は、第４の実施例と同様にしてｎ型半導体基板６０
上に、ｎ型第１クラッド層６１、活性層６２、ｐ型第２
クラッド層６３を結晶成長させ、このｐ型第２クラッド
層６３の上面に下層７６ａ 、ｐ型ストップ層７７及び
上層７６ｂ の順に成層して形成されている。
【００５１】そして、ｐ型光導波路層７６の上層７６ｂ
には幅８μｍ のストライプ状の２本の溝７８ａ ，
７８ｂ を両側に有する幅が４μｍ のストライプ状の
リッジ７９が形成されている。このリッジ７９の形成は
、第４の実施例の図１１に示す工程と略同様に上層７６
ｂの上面に所定のマスクを形成し、上層７６ｂ を上面
からｐ型ストップ層７７までエッチングして溝７８ａ
， ７８ｂを形成することによって行う。なお、上層７
６ｂ の厚さは、リッジ７９を光導波路としたときに、
屈折率差があまり大きくならず適正な小さい屈折率差を
もって形成できる程度、すなわち０．０１μｍ 以上の
層厚に形成されている。
には幅８μｍ のストライプ状の２本の溝７８ａ ，
７８ｂ を両側に有する幅が４μｍ のストライプ状の
リッジ７９が形成されている。このリッジ７９の形成は
、第４の実施例の図１１に示す工程と略同様に上層７６
ｂの上面に所定のマスクを形成し、上層７６ｂ を上面
からｐ型ストップ層７７までエッチングして溝７８ａ
， ７８ｂを形成することによって行う。なお、上層７
６ｂ の厚さは、リッジ７９を光導波路としたときに、
屈折率差があまり大きくならず適正な小さい屈折率差を
もって形成できる程度、すなわち０．０１μｍ 以上の
層厚に形成されている。
【００５２】また、この後、第４の実施例の各工程と同
様にしてリッジ７９と溝７８ａ ，７８ｂ とが形成さ
れたｐ型光導波路層７６の上面に、リッジ７９の上面に
通電領域７３となる幅２μｍ のストライプ状の部分を
除いて厚さが ０．２μｍ で第４の実施例と同じ組成
のｎ型電流阻止層８０を結晶成長させる。さらに、ｎ型
電流阻止層８０及びリッジ７９の上にｐ型第３クラッド
層７０とｐ型中間層７１を結晶成長させ、続いてｐ型中
間層７１の上にｐ型コンタクト層７２を結晶成長させ、
ｐ側電極７４及びｎ側電極７５を蒸着によって形成し、
劈開して ３００μｍ 角のレ−ザを得た。
様にしてリッジ７９と溝７８ａ ，７８ｂ とが形成さ
れたｐ型光導波路層７６の上面に、リッジ７９の上面に
通電領域７３となる幅２μｍ のストライプ状の部分を
除いて厚さが ０．２μｍ で第４の実施例と同じ組成
のｎ型電流阻止層８０を結晶成長させる。さらに、ｎ型
電流阻止層８０及びリッジ７９の上にｐ型第３クラッド
層７０とｐ型中間層７１を結晶成長させ、続いてｐ型中
間層７１の上にｐ型コンタクト層７２を結晶成長させ、
ｐ側電極７４及びｎ側電極７５を蒸着によって形成し、
劈開して ３００μｍ 角のレ−ザを得た。
【００５３】このように構成した本実施例においては、
屈折率差があまり大きくならないようにリッジ７９を形
成することができ、さらに第４の実施例と同様の作用、
効果が得られる。
屈折率差があまり大きくならないようにリッジ７９を形
成することができ、さらに第４の実施例と同様の作用、
効果が得られる。
【００５４】次に、本発明の第６の実施例を図１５乃至
図１８により説明する。図１５乃至図１８は本発明に係
わるレ−ザの作成過程を、作成工程の順序にしたがって
示す断面図である。
図１８により説明する。図１５乃至図１８は本発明に係
わるレ−ザの作成過程を、作成工程の順序にしたがって
示す断面図である。
【００５５】図１５に示す第１の工程において、原料と
してトリメチルインジウム，トリメチルガリウム，トリ
メチルアルミニウムと、ホスフィン，アルシンとを使用
して大気圧未満に減圧した状態でのＭＯＣＶＤ法によっ
て、ｎ型ＧａＡｓ半導体基板８１上に、順次下層から厚
さが １．５μｍ のｎ型Ｇａ０．６ Ａｌ０．４ Ａ
ｓ第１クラッド層８２、厚さが０．０５μｍ のｎ型Ｇ
ａ０．８８Ａｌ０．１２Ａｓ活性層８３、厚さが ０．
２μｍ のｐ型Ｇａ０．６ Ａｌ０．４ Ａｓ第２クラ
ッド層８４、厚さが０．０１μｍ のｐ型Ｉｎ０．５
Ｇａ０．５ Ｐストップ層８５、厚さが０．１５μｍ
のｐ型Ｇａ０．８ Ａｌ０．２ Ａｓ光導波路層８６を
、各原料の量を調整しながら連続成長させた。
してトリメチルインジウム，トリメチルガリウム，トリ
メチルアルミニウムと、ホスフィン，アルシンとを使用
して大気圧未満に減圧した状態でのＭＯＣＶＤ法によっ
て、ｎ型ＧａＡｓ半導体基板８１上に、順次下層から厚
さが １．５μｍ のｎ型Ｇａ０．６ Ａｌ０．４ Ａ
ｓ第１クラッド層８２、厚さが０．０５μｍ のｎ型Ｇ
ａ０．８８Ａｌ０．１２Ａｓ活性層８３、厚さが ０．
２μｍ のｐ型Ｇａ０．６ Ａｌ０．４ Ａｓ第２クラ
ッド層８４、厚さが０．０１μｍ のｐ型Ｉｎ０．５
Ｇａ０．５ Ｐストップ層８５、厚さが０．１５μｍ
のｐ型Ｇａ０．８ Ａｌ０．２ Ａｓ光導波路層８６を
、各原料の量を調整しながら連続成長させた。
【００５６】図１６に示す第２の工程において、前工程
で形成したｐ型光導波路層８６の上面に、４μｍ の間
隔をおいて幅８μｍ の２本のストライプ状のスリット
が形成されたＳｉＯ２ 膜８７を成層し、このＳｉＯ２
膜８７をマスクとして用い、化学エッチングによりｐ
型光導波路層８６をｐ型ストップ層８５まで選択エッチ
ングした。これによりｐ型光導波路層８６に、幅が８μ
ｍ のストライプ状の２本の溝８８ａ ，８８ｂ を両
側に有する幅が４μｍ のストライプ状のリッジ８９を
形成した。
で形成したｐ型光導波路層８６の上面に、４μｍ の間
隔をおいて幅８μｍ の２本のストライプ状のスリット
が形成されたＳｉＯ２ 膜８７を成層し、このＳｉＯ２
膜８７をマスクとして用い、化学エッチングによりｐ
型光導波路層８６をｐ型ストップ層８５まで選択エッチ
ングした。これによりｐ型光導波路層８６に、幅が８μ
ｍ のストライプ状の２本の溝８８ａ ，８８ｂ を両
側に有する幅が４μｍ のストライプ状のリッジ８９を
形成した。
【００５７】図１７に示す第３の工程において、リッジ
８９上のＳｉＯ２ 膜８７を、幅が２μｍ のストライ
プ状のＳｉＯ２ 膜８７ａ として残すようにしながら
ｐ型光導波路層８６上のＳｉＯ２ 膜８７を除去した。 続いて上記図１５に示す工程と同じ原料を使用した減圧
ＭＯＣＶＤ法によって、リッジ８９上のＳｉＯ２ 膜８
７を残したままで溝８８ａ ，８８ｂを埋めながらｐ型
光導波路層８６の上面に、厚さが ０．２μｍ のｎ型
Ｇａ０．６ Ａｌ０．４ Ａｓ電流阻止層９０を結晶成
長させる。
８９上のＳｉＯ２ 膜８７を、幅が２μｍ のストライ
プ状のＳｉＯ２ 膜８７ａ として残すようにしながら
ｐ型光導波路層８６上のＳｉＯ２ 膜８７を除去した。 続いて上記図１５に示す工程と同じ原料を使用した減圧
ＭＯＣＶＤ法によって、リッジ８９上のＳｉＯ２ 膜８
７を残したままで溝８８ａ ，８８ｂを埋めながらｐ型
光導波路層８６の上面に、厚さが ０．２μｍ のｎ型
Ｇａ０．６ Ａｌ０．４ Ａｓ電流阻止層９０を結晶成
長させる。
【００５８】図１８に示す第４の工程において、リッジ
８９上のＳｉＯ２ 膜８７ａ を除去した後、前記の図
１７に示す工程と同じ原料を使用した減圧ＭＯＣＶＤ法
によって、ｎ型電流阻止層９０及びリッジ８９の上に厚
さが １．５μｍ のｐ型Ｇａ０．６ Ａｌ０．４ Ａ
ｓ第３クラッド層９１と厚さが ０．５μｍ のｐ型Ｇ
ａＡｓコンタクト層９２を結晶成長させる。 そしてｐ型コンタクト層９２の上面にｐ側電極９３を、
ｎ型半導体基板８１の下面にｎ側電極９４をそれぞれ蒸
着によって形成してレ−ザ用ウエハを作成し、さらに得
られたウエハを劈開し、劈開面をミラ−面とするように
して ３００μｍ 角のレ−ザを得た。なお、リッジ８
９の幅４μｍ の上面には長手方向に沿って幅が２μｍ
の通電領域９５が形成されることになる。
８９上のＳｉＯ２ 膜８７ａ を除去した後、前記の図
１７に示す工程と同じ原料を使用した減圧ＭＯＣＶＤ法
によって、ｎ型電流阻止層９０及びリッジ８９の上に厚
さが １．５μｍ のｐ型Ｇａ０．６ Ａｌ０．４ Ａ
ｓ第３クラッド層９１と厚さが ０．５μｍ のｐ型Ｇ
ａＡｓコンタクト層９２を結晶成長させる。 そしてｐ型コンタクト層９２の上面にｐ側電極９３を、
ｎ型半導体基板８１の下面にｎ側電極９４をそれぞれ蒸
着によって形成してレ−ザ用ウエハを作成し、さらに得
られたウエハを劈開し、劈開面をミラ−面とするように
して ３００μｍ 角のレ−ザを得た。なお、リッジ８
９の幅４μｍ の上面には長手方向に沿って幅が２μｍ
の通電領域９５が形成されることになる。
【００５９】以上の工程により作成したレ−ザにおいて
も第４の実施例におけると同様に、リッジ８９の形成に
あたって、高さや幅等の寸法を精度よく制御することが
でき、ｐ型光導波路層８６等の層厚も正確なものとなり
、またｎ型電流阻止層９０を結晶成長させるときにも、
リッジ８９の近傍に結晶欠陥が集中して生じることがな
い。さらにｎ型電流阻止層９０がＧａＡｓを用いずレ−
ザ光に対して透明な材料であるため実屈折率導波路構造
が形成され、レ−ザ特性としても十分に許容できる範囲
の値を得ることができる。また、通電領域９５をリッジ
８９の幅よりも狭く設定しており、横モ−ドの立つ範囲
より電流分布の範囲を狭くして自励発振を起こさせるこ
とができ、戻り光ノイズ特性が優れたものとなる。
も第４の実施例におけると同様に、リッジ８９の形成に
あたって、高さや幅等の寸法を精度よく制御することが
でき、ｐ型光導波路層８６等の層厚も正確なものとなり
、またｎ型電流阻止層９０を結晶成長させるときにも、
リッジ８９の近傍に結晶欠陥が集中して生じることがな
い。さらにｎ型電流阻止層９０がＧａＡｓを用いずレ−
ザ光に対して透明な材料であるため実屈折率導波路構造
が形成され、レ−ザ特性としても十分に許容できる範囲
の値を得ることができる。また、通電領域９５をリッジ
８９の幅よりも狭く設定しており、横モ−ドの立つ範囲
より電流分布の範囲を狭くして自励発振を起こさせるこ
とができ、戻り光ノイズ特性が優れたものとなる。
【００６０】例えば波長が ７８０ｎｍ帯のものにおい
て、しきい値が従来は３５ｍＡであったものが２５ｍＡ
で発振し、横モ−ドは２０ｍＷまで単峰性であったもの
が２５ｍＷとなり、実屈折率導波路構造のため非点隔差
も５μｍ 以上であったものが、２μｍ 以下の小さな
ものとすることができた。また、温度特性、信頼性の面
でも従来に比べて向上し、さらに、自励発振を起こし縦
モ−ドがマルチ化しており、戻り光ノイズも５％の戻り
光でも相対雑音強度は−１３０ ｄＢ／Ｈｚ台となる良
好な特性を示し、同様にビデオディスク用等にも使える
ようになるとともに、ウエハ面内での均一性やプロセス
の再現性は従来より高くなった。
て、しきい値が従来は３５ｍＡであったものが２５ｍＡ
で発振し、横モ−ドは２０ｍＷまで単峰性であったもの
が２５ｍＷとなり、実屈折率導波路構造のため非点隔差
も５μｍ 以上であったものが、２μｍ 以下の小さな
ものとすることができた。また、温度特性、信頼性の面
でも従来に比べて向上し、さらに、自励発振を起こし縦
モ−ドがマルチ化しており、戻り光ノイズも５％の戻り
光でも相対雑音強度は−１３０ ｄＢ／Ｈｚ台となる良
好な特性を示し、同様にビデオディスク用等にも使える
ようになるとともに、ウエハ面内での均一性やプロセス
の再現性は従来より高くなった。
【００６１】次に、本発明の第７の実施例を図１９によ
り説明する。本実施例は、第４の実施例とはｎ型半導体
基板１６０ の面方位が（０，０，１）から〈１，−１
，０〉方向に１５度傾斜している点で異なり、傾斜した
ｎ型半導体基板１６０ の上面上に各層が第４の実施例
と同じ原料、同じ加工工程により成層されており、図１
９は断面図である。
り説明する。本実施例は、第４の実施例とはｎ型半導体
基板１６０ の面方位が（０，０，１）から〈１，−１
，０〉方向に１５度傾斜している点で異なり、傾斜した
ｎ型半導体基板１６０ の上面上に各層が第４の実施例
と同じ原料、同じ加工工程により成層されており、図１
９は断面図である。
【００６２】そして加工工程の概略は次の通りとなる。
図において、ｎ型半導体基板１６０ 上に、ｎ型第１ク
ラッド層１６１ 、活性層１６２ 、ｐ型第２クラッド
層１６３ 、ｐ型ストップ層１６４ 、ｐ型光導波路層
１６５ が、各原料の量を調整しながら連続成長させた
後、ｐ型光導波路層１６５ の上面に２本のストライプ
状のスリットが形成されたマスクを設け、選択エッチン
グによりｐ型光導波路層１６５ にストライプ状の２本
の溝１６７ａ，１６７ｂを両側に有するストライプ状の
リッジ１６８を形成する。
ラッド層１６１ 、活性層１６２ 、ｐ型第２クラッド
層１６３ 、ｐ型ストップ層１６４ 、ｐ型光導波路層
１６５ が、各原料の量を調整しながら連続成長させた
後、ｐ型光導波路層１６５ の上面に２本のストライプ
状のスリットが形成されたマスクを設け、選択エッチン
グによりｐ型光導波路層１６５ にストライプ状の２本
の溝１６７ａ，１６７ｂを両側に有するストライプ状の
リッジ１６８を形成する。
【００６３】次に、リッジ１６８ 上のマスクを幅が狭
いストライプ状のマスクとして残しておき、ｎ型電流阻
止層１６９ を結晶成長させ、続いて、リッジ１６８
上のマスクを除去した後、ｎ型電流阻止層１６９ 及び
リッジ１６８ の上にｐ型第３クラッド層１７０ 、ｐ
型中間層１７１ 、ｐ型ＧａＡｓコンタクト層１７２
を結晶成長させる。これにより、リッジ１６８ の上面
に長手方向に沿ってリッジ１６８ の上面の幅が狭い通
電領域１７３が形成される。そしてｐ型コンタクト層１
７２ の上面にｐ側電極１７４ を、ｎ型半導体基板１
６０ の下面にｎ側電極１７５ をそれぞれ蒸着によっ
て形成してレ−ザ用ウエハを作成した。さらに得られた
ウエハを（１，１，０）面の劈開面をミラ−面とするよ
うにして３００μｍ 角のレ−ザを得た。
いストライプ状のマスクとして残しておき、ｎ型電流阻
止層１６９ を結晶成長させ、続いて、リッジ１６８
上のマスクを除去した後、ｎ型電流阻止層１６９ 及び
リッジ１６８ の上にｐ型第３クラッド層１７０ 、ｐ
型中間層１７１ 、ｐ型ＧａＡｓコンタクト層１７２
を結晶成長させる。これにより、リッジ１６８ の上面
に長手方向に沿ってリッジ１６８ の上面の幅が狭い通
電領域１７３が形成される。そしてｐ型コンタクト層１
７２ の上面にｐ側電極１７４ を、ｎ型半導体基板１
６０ の下面にｎ側電極１７５ をそれぞれ蒸着によっ
て形成してレ−ザ用ウエハを作成した。さらに得られた
ウエハを（１，１，０）面の劈開面をミラ−面とするよ
うにして３００μｍ 角のレ−ザを得た。
【００６４】以上の工程により作成したレ−ザにおいて
は、リッジ１６８ の高さを低いものに形成できるため
、傾斜したｎ型半導体基板１６０ の上面上に形成され
たものにも拘らずリッジ１６８ の形状は、幅方向での
左右の対称性が屈折率分布で許容される対称性の範囲で
維持されたものとなる。従ってバンドギャップが大きく
なり発振波長も短くすることができると共に、横モード
は高出力まで安定で電流対光出力の特性曲線のキンクや
遠視野像の変化もないものとなる。またｎ型電流阻止層
１６９を結晶成長させるときにも、リッジ１６８ の近
傍に結晶欠陥が集中して生じることがない等、第４の実
施例におけると同様の作用、効果が得られる。そして、
発振波長が短く、レ−ザ特性としても十分に許容できる
範囲の値を得ることができ、通電領域１７３ をリッジ
１６８ の幅よりも狭く設定しており、横モ−ドの立つ
範囲より電流分布の範囲を狭くして自励発振を起こさせ
ることができ、戻り光ノイズ特性が優れたものとなる。
は、リッジ１６８ の高さを低いものに形成できるため
、傾斜したｎ型半導体基板１６０ の上面上に形成され
たものにも拘らずリッジ１６８ の形状は、幅方向での
左右の対称性が屈折率分布で許容される対称性の範囲で
維持されたものとなる。従ってバンドギャップが大きく
なり発振波長も短くすることができると共に、横モード
は高出力まで安定で電流対光出力の特性曲線のキンクや
遠視野像の変化もないものとなる。またｎ型電流阻止層
１６９を結晶成長させるときにも、リッジ１６８ の近
傍に結晶欠陥が集中して生じることがない等、第４の実
施例におけると同様の作用、効果が得られる。そして、
発振波長が短く、レ−ザ特性としても十分に許容できる
範囲の値を得ることができ、通電領域１７３ をリッジ
１６８ の幅よりも狭く設定しており、横モ−ドの立つ
範囲より電流分布の範囲を狭くして自励発振を起こさせ
ることができ、戻り光ノイズ特性が優れたものとなる。
【００６５】形成されたレーザは、例えば波長が ６５
０ｎｍ帯のもので、しきい値が３０ｍＡで発振し、横モ
−ドは２０ｍＷまで単峰性であり、また実屈折率導波路
構造のため非点隔差が２μｍ 以下の小さなものとする
ことができ、温度特性上では取出せる光出力において７
０℃で２０ｍＷで駆動できた。さらに信頼性の面では従
来に比べ故障率が半分になり、また自励発振を起こし縦
モ−ドがマルチ化しており、戻り光ノイズも５％の戻り
光でも相対雑音強度は−１３０ ｄＢ／Ｈｚ台となる良
好な特性を示し、発振波長が ６７０ｎｍ帯のものと同
一の組成で波長が ２０ｎｍ 短くでき、より記録密度
の高い光ディスクシステム等に使用することができる。
０ｎｍ帯のもので、しきい値が３０ｍＡで発振し、横モ
−ドは２０ｍＷまで単峰性であり、また実屈折率導波路
構造のため非点隔差が２μｍ 以下の小さなものとする
ことができ、温度特性上では取出せる光出力において７
０℃で２０ｍＷで駆動できた。さらに信頼性の面では従
来に比べ故障率が半分になり、また自励発振を起こし縦
モ−ドがマルチ化しており、戻り光ノイズも５％の戻り
光でも相対雑音強度は−１３０ ｄＢ／Ｈｚ台となる良
好な特性を示し、発振波長が ６７０ｎｍ帯のものと同
一の組成で波長が ２０ｎｍ 短くでき、より記録密度
の高い光ディスクシステム等に使用することができる。
【００６６】尚、本発明は上記の各実施例のみに限定さ
れるものではなく、要旨を逸脱しない範囲内で適宜変更
して実施し得るものである。
れるものではなく、要旨を逸脱しない範囲内で適宜変更
して実施し得るものである。
【００６７】
【発明の効果】以上の説明から明らかなように、本発明
は、光導波路となるリッジを、長手方向の両辺に沿って
隣接した溝を設けながら形成するような構成としたこと
により、次のような効果が得られる。即ちリッジの形成
を精度よく行うことができ、リッジ近傍での電流阻止層
の結晶性が向上して、所望するレ−ザ特性が均一性、再
現性よく得ることができ、信頼性を向上させることがで
きる。
は、光導波路となるリッジを、長手方向の両辺に沿って
隣接した溝を設けながら形成するような構成としたこと
により、次のような効果が得られる。即ちリッジの形成
を精度よく行うことができ、リッジ近傍での電流阻止層
の結晶性が向上して、所望するレ−ザ特性が均一性、再
現性よく得ることができ、信頼性を向上させることがで
きる。
【図１】本発明の第１の実施例の第１の工程を示す断面
図である。
図である。
【図２】本発明の第１の実施例の第２の工程を示す断面
図である。
図である。
【図３】本発明の第１の実施例の第３の工程を示す断面
図である。
図である。
【図４】本発明の第１の実施例の第４の工程を示す断面
図である。
図である。
【図５】本発明の第２の実施例を示す断面図である。
【図６】本発明の第３の実施例の第１の工程を示す断面
図である。
図である。
【図７】本発明の第３の実施例の第２の工程を示す断面
図である。
図である。
【図８】本発明の第３の実施例の第３の工程を示す断面
図である。
図である。
【図９】本発明の第３の実施例の第４の工程を示す断面
図である。
図である。
【図１０】本発明の第４の実施例の第１の工程を示す断
面図である。
面図である。
【図１１】本発明の第４の実施例の第２の工程を示す断
面図である。
面図である。
【図１２】本発明の第４の実施例の第３の工程を示す断
面図である。
面図である。
【図１３】本発明の第４の実施例の第４の工程を示す断
面図である。
面図である。
【図１４】本発明の第５の実施例を示す断面図である。
【図１５】本発明の第６の実施例の第１の工程を示す断
面図である。
面図である。
【図１６】本発明の第６の実施例の第２の工程を示す断
面図である。
面図である。
【図１７】本発明の第６の実施例の第３の工程を示す断
面図である。
面図である。
【図１８】本発明の第６の実施例の第４の工程を示す断
面図である。
面図である。
【図１９】本発明の第７の実施例を示す断面図である。
【図２０】従来の第１の例を示す断面図である。
【図２１】従来の第２の例を示す断面図である。
【図２２】従来の第３の例を示す断面図である。
２５ ｎ型半導体基板
２６ ｎ型第１クラッド層
２７ 活性層
２８ ｐ型第２クラッド層
３０ ｐ型光導波路層
３２ａ ，３２ｂ 溝
３３ リッジ
３４ ｎ型電流阻止層
３５ ｐ型第３クラッド層
Claims (3)
- 【請求項１】 第１導電型半導体基板と、この第１導
電型基板上に少なくとも成層された第１導電型第１クラ
ッド層、活性層、第２導電型第２クラッド層と、この第
２導電型第２クラッド層上面に成層された第２導電型光
導波路層と、この第２導電型光導波路層にストライプ状
の二つの溝を平行に設けて形成されたストライプ状リッ
ジと、このリッジの上面を残して前記溝及び第２導電型
光導波路層の上面に成層された第１導電型電流阻止層と
、この第１導電型電流阻止層及び前記リッジの上面に成
層された第２導電型第３クラッド層とを具備してなるこ
とを特徴とする半導体レ−ザ装置。 - 【請求項２】 第１導電型半導体基板と、この第１導
電型基板上に少なくとも成層された第１導電型第１クラ
ッド層、活性層、第２導電型第２クラッド層と、この第
２導電型第２クラッド層上面に成層された第２導電型光
導波路層と、この第２導電型光導波路層にストライプ状
の二つの溝を平行に設けて形成されたストライプ状リッ
ジと、このリッジの上面中間部を長手方向にストライプ
状に残して前記溝及び第２導電型光導波路層の上面に成
層された第１導電型電流阻止層と、この第１導電型電流
阻止層及び前記リッジの上面中間部に成層された第２導
電型第３クラッド層とを具備してなることを特徴とする
半導体レ−ザ装置。 - 【請求項３】 第１導電型半導体基板上に少なくとも
第１導電型第１クラッド層、活性層、第２導電型第２ク
ラッド層及び第２導電型光導波路層を成層する工程と、
前記第２導電型光導波路層の上面に平行な二つのストラ
イプ状の溝をエッチングにより設けてストライプ状リッ
ジを形成する工程と、前記リッジの上面の少なくとも一
部を残して前記溝及び第２導電型光導波路層の上面に第
１導電型電流阻止層を成層する工程と、前記リッジの残
された一部及び第１導電型電流阻止層の上面に第２導電
型第３クラッド層を成層する工程とを含むことを特徴と
する半導体レ−ザ装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084678A JP2501969B2 (ja) | 1991-03-25 | 1991-03-25 | 半導体レ−ザ装置及びその製造方法 |
| US07/856,763 US5289487A (en) | 1991-03-25 | 1992-03-24 | Semiconductor laser device having uniform and reproducible laser characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3084678A JP2501969B2 (ja) | 1991-03-25 | 1991-03-25 | 半導体レ−ザ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04296076A true JPH04296076A (ja) | 1992-10-20 |
| JP2501969B2 JP2501969B2 (ja) | 1996-05-29 |
Family
ID=13837359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3084678A Expired - Fee Related JP2501969B2 (ja) | 1991-03-25 | 1991-03-25 | 半導体レ−ザ装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5289487A (ja) |
| JP (1) | JP2501969B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014218075A1 (de) | 2013-09-20 | 2015-03-26 | Honda Motor Co., Ltd. | Wankwinkel-Schätzeinrichtung von einem Fahrzeug |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2914847B2 (ja) * | 1993-07-09 | 1999-07-05 | 株式会社東芝 | 半導体レーザ装置 |
| US5523256A (en) * | 1993-07-21 | 1996-06-04 | Matsushita Electric Industrial Co., Ltd. | Method for producing a semiconductor laser |
| US5812576A (en) * | 1996-08-26 | 1998-09-22 | Xerox Corporation | Loss-guided semiconductor lasers |
| JP2003060306A (ja) * | 2001-08-13 | 2003-02-28 | Rohm Co Ltd | リッジ型半導体レーザ素子 |
| JP4077348B2 (ja) * | 2003-03-17 | 2008-04-16 | 松下電器産業株式会社 | 半導体レーザ装置およびそれを用いた光ピックアップ装置 |
| JP2005223070A (ja) * | 2004-02-04 | 2005-08-18 | Toshiba Corp | 半導体発光素子及び半導体発光装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2175442B (en) * | 1985-05-15 | 1989-05-24 | Stc Plc | Laser manufacture |
| JPS63144589A (ja) * | 1986-12-09 | 1988-06-16 | Sharp Corp | 半導体レ−ザ素子 |
-
1991
- 1991-03-25 JP JP3084678A patent/JP2501969B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-24 US US07/856,763 patent/US5289487A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014218075A1 (de) | 2013-09-20 | 2015-03-26 | Honda Motor Co., Ltd. | Wankwinkel-Schätzeinrichtung von einem Fahrzeug |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2501969B2 (ja) | 1996-05-29 |
| US5289487A (en) | 1994-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0231487A (ja) | 半導体レーザ装置とその製造方法 | |
| JPH04296076A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| US6639926B1 (en) | Semiconductor light-emitting device | |
| JPH0376288A (ja) | 埋め込み型半導体レーザ | |
| JP2550725B2 (ja) | 半導体レーザとその製造方法 | |
| JPS6349396B2 (ja) | ||
| JP2611509B2 (ja) | 半導体レーザ | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| US4358850A (en) | Terraced substrate semiconductor laser | |
| JPS59229889A (ja) | 半導体レ−ザ製造方法 | |
| JP3030932B2 (ja) | 半導体微細構造の製造方法 | |
| JPH04243183A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2679358B2 (ja) | 半導体レーザ装置 | |
| JPS5972787A (ja) | 半導体レ−ザ | |
| JPH04154184A (ja) | 半導体レーザ装置とその製造方法 | |
| JPH01244690A (ja) | 半導体レーザ装置 | |
| JP2810518B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH01155675A (ja) | 半導体レーザー装置 | |
| JPH0878768A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH04106991A (ja) | 半導体レーザ | |
| JPH0329385A (ja) | 半導体レーザとその製造方法 | |
| JPH0574957B2 (ja) | ||
| JPH03148889A (ja) | 半導体レーザ | |
| JPH01194378A (ja) | 半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |