JPH04296078A - Buried semiconductor laser and manufacture thereof - Google Patents

Buried semiconductor laser and manufacture thereof

Info

Publication number
JPH04296078A
JPH04296078A JP8469591A JP8469591A JPH04296078A JP H04296078 A JPH04296078 A JP H04296078A JP 8469591 A JP8469591 A JP 8469591A JP 8469591 A JP8469591 A JP 8469591A JP H04296078 A JPH04296078 A JP H04296078A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor substrate
substrate body
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8469591A
Other languages
Japanese (ja)
Inventor
Toshio Nishida
敏夫 西田
Hideo Sugiura
杉浦 英雄
Toshiaki Tamamura
敏昭 玉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8469591A priority Critical patent/JPH04296078A/en
Publication of JPH04296078A publication Critical patent/JPH04296078A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To provide a semiconductor laser by a method wherein a semiconductor laminate is formed so as to fill a groove provided with a plane pattern in stripes. CONSTITUTION:A semiconductor layer 2 is formed on a semiconductor substrate 1. Then, a semiconductor substrate body 9 provided with the semiconductor substrate 1 and a semiconductor layer 8 is formed. In succession, a groove 12 provided with a stripe-like plane pattern is provided to the semiconductor substrate body 9, and a semiconductor region 6 is formed. A semiconductor clad layer 21, a semiconductor guide layer 22, a semiconductor active layer 23, a semiconductor guide layer 24, and a semiconductor clad layer 25 are successively laminated on the semiconductor substrate body 9 to constitute a semiconductor laminate 20, where the semiconductor laminate 20 is formed so as to nearly fill the groove 12. In succession, a mask layer 10 is removed from the semiconductor substrate body 9, and then a protective film 30 is provided. Then, electrode layers 34 and 35 are formed on the protective film 30.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、埋込型半導体レ―ザ及
びその製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buried semiconductor laser and a method for manufacturing the same.

【0002】0002

【従来の技術】従来、図4〜図6を伴って次に述べる埋
込型半導体レ―ザの製法が提案されている。
2. Description of the Related Art Conventionally, a method for manufacturing a buried semiconductor laser has been proposed, which will be described below with reference to FIGS. 4 to 6.

【0003】すなわち、n型を有し且つInPでなる半
導体基板41を用意する(図4A)。
That is, a semiconductor substrate 41 having n-type and made of InP is prepared (FIG. 4A).

【0004】そして、半導体基板41上に、n型を有し
且つInPでなる半導体層42と、n型不純物またはp
型不純物のいずれも意図的に導入させていず且つInP
でなるクラッド層としての半導体層43と、n型不純物
またはp型不純物のいずれも意図的に導入させていず且
つInGaAsP系でなるガイド層としての半導体層4
4と、n型不純物またはp型不純物のいずれも意図的に
導入させていない活性層としての半導体層45と、n型
不純物またはp型不純物のいずれも意図的に導入させて
いず且つInGaAsP系でなるガイド層としての半導
体層46と、n型不純物またはp型不純物のいずれも意
図的に導入させていず且つInPでなるクラッド層とし
ての半導体層47と、p型を有し且つInPでなるクラ
ッド層としての半導体層48とがそれらの順に積層され
ている構成を有する半導体積層体50を、エピタキシャ
ル成長法によって形成し、よって、半導体基板41と半
導体積層体50とを有する半導体基板体60を形成する
(図4B)。この場合、活性層としての半導体層45は
、InGaAsP系でなり且つ薄い厚さ(例えば50n
m)を有する障壁層としての半導体層45aとInGa
As系でなり且つ薄い厚さ(例えば100nm)を有す
る井戸層としての半導体層45bとが順次交互に積層さ
れている超格子量子井戸構造を有する。
[0004] Then, on a semiconductor substrate 41, a semiconductor layer 42 having n-type and made of InP and an n-type impurity or p-type semiconductor layer 42 is formed.
No type impurities were intentionally introduced and InP
A semiconductor layer 43 as a cladding layer consisting of a semiconductor layer 43 as a cladding layer, and a semiconductor layer 4 as a guide layer made of InGaAsP and without intentionally introducing either an n-type impurity or a p-type impurity.
4, a semiconductor layer 45 as an active layer into which neither n-type impurities nor p-type impurities are intentionally introduced, and an InGaAsP-based semiconductor layer 45 in which neither n-type impurities nor p-type impurities are intentionally introduced. a semiconductor layer 46 as a guide layer, a semiconductor layer 47 as a cladding layer in which neither n-type impurity nor p-type impurity is intentionally introduced and made of InP, and a cladding layer having p-type and made of InP. A semiconductor laminate 50 having a structure in which semiconductor layers 48 are stacked in that order is formed by an epitaxial growth method, thereby forming a semiconductor substrate body 60 having a semiconductor substrate 41 and a semiconductor laminate 50. (Figure 4B). In this case, the semiconductor layer 45 as an active layer is made of InGaAsP and has a small thickness (for example, 50 nm).
m) and the semiconductor layer 45a as a barrier layer having InGa
It has a superlattice quantum well structure in which semiconductor layers 45b, which are As-based and serve as well layers and have a small thickness (for example, 100 nm), are sequentially and alternately stacked.

【0005】次に、半導体基板体60上に、半導体積層
体50側において、ストライプ状の平面パタ―ンを有し
且つ例えばSiO2 でなるマスク層61を、そのマス
ク材層を半導体基板体60上にスパッタリング法によっ
て形成し、次でそのマスク材層上にフォトレジストでな
るマスク層を形成し、次でマスク材層に対するフォトレ
ジストでなるマスク層をマスクとするC2 F6 ガス
を用いた反応性イオンエッチング処理を行うことによっ
て形成する(図4C)。
Next, on the semiconductor substrate body 60, a mask layer 61 having a striped planar pattern and made of SiO2, for example, is placed on the semiconductor laminated body 50 side, and the masking material layer is placed on the semiconductor substrate body 60. A mask layer made of photoresist is formed on the mask material layer by a sputtering method, and then a reactive ion using C2 F6 gas is formed using the mask layer made of photoresist as a mask for the mask material layer. It is formed by performing an etching process (FIG. 4C).

【0006】次に、半導体基板体60に対するマスク層
61をマスクとするエッチング処理、例えばBrガスを
用いた反応性イオンエッチング処理によって、半導体基
板体60に、マスク層61下の領域の両側において、欠
除部63L及び63Rを半導体基板41に達する深さに
形成し、よって、半導体基板体60に、マスク層61下
の領域でなるストライプ状の平面パタ―ンを有するメサ
部64を形成する(図5D)。
Next, by etching the semiconductor substrate 60 using the mask layer 61 as a mask, for example, reactive ion etching using Br gas, the semiconductor substrate 60 is etched on both sides of the region under the mask layer 61. The cutout portions 63L and 63R are formed to a depth that reaches the semiconductor substrate 41, thereby forming a mesa portion 64 having a striped planar pattern in the area under the mask layer 61 in the semiconductor substrate body 60 ( Figure 5D).

【0007】次に、エピタキシャル成長法による半導体
成長処理を行った場合、半導体層が、半導体基板体60
の欠除部63L及び63Rに臨んでいる半導体基板41
上には成長するが、マスク層61上にはその材質上実質
的に成長しない、という半導体層の選択成長性があるこ
とを利用して、半導体基板体60上へのマスク層61を
マスクとするエピタキシャル成長法による半導体成長処
理によって、半導体基板体60上に、p型を有する半導
体層66とn型を有する半導体層67とがそれらの順に
積層されている構成を有する半導体積層体65L及び6
5Rを、欠除部63L及び63Rをそれぞれ埋めるよう
に形成する(図5E)。
Next, when a semiconductor growth process is performed using an epitaxial growth method, the semiconductor layer is formed on the semiconductor substrate body 60.
The semiconductor substrate 41 facing the cutout parts 63L and 63R of
The mask layer 61 is grown on the semiconductor substrate body 60 as a mask by utilizing the selective growth property of the semiconductor layer, in which the semiconductor layer grows on the mask layer 61 but does not substantially grow on the mask layer 61 due to its material. Semiconductor stacked bodies 65L and 6 having a structure in which a p-type semiconductor layer 66 and an n-type semiconductor layer 67 are stacked in that order on a semiconductor substrate body 60 are formed by a semiconductor growth process using an epitaxial growth method.
5R is formed so as to fill the cutout parts 63L and 63R, respectively (FIG. 5E).

【0008】次に、半導体基板体60のメサ部64上か
ら、マスク層61を除去する(図5F)。
Next, the mask layer 61 is removed from above the mesa portion 64 of the semiconductor substrate body 60 (FIG. 5F).

【0009】次に、半導体基板体60上に、メサ部64
、及び半導体積層体65L及び65R上に連続延長して
いるとともに、p+ 型を有し且つInGaAs系でな
る電極付層としての半導体層68を、エピタキシャル成
長法によって、形成する(図6G)。
Next, a mesa portion 64 is formed on the semiconductor substrate body 60.
, and the semiconductor layer 68 as a layer with an electrode, which extends continuously over the semiconductor stacks 65L and 65R, has a p+ type, and is made of InGaAs, is formed by an epitaxial growth method (FIG. 6G).

【0010】次に、半導体層68上に、メサ部64側と
は反対側において、電極層69を形成し、また、半導体
基板41に、メサ部64側とは反対側において、他の電
極層70を形成し、次で、ストライプ状のメサ部64に
、その延長方向と直交し且つファブリペロ―の反射面と
して作用する相対向する端面(図示せず、紙面と平行)
を、半導体基板体60を半導体積層体65L及び65R
、及び半導体層68とともにへき開することによって、
形成し、埋込型半導体レ―ザを得る(図6H)。なお、
このとき、電極層69及び70を半導体基板体60のへ
き開面に沿って切断する。
Next, an electrode layer 69 is formed on the semiconductor layer 68 on the side opposite to the mesa portion 64 side, and another electrode layer is formed on the semiconductor substrate 41 on the side opposite to the mesa portion 64 side. 70, and then the striped mesa portion 64 is provided with opposing end surfaces (not shown, parallel to the plane of the paper) that are perpendicular to its extension direction and act as Fabry-Perot reflective surfaces.
, the semiconductor substrate body 60 is connected to the semiconductor stacked bodies 65L and 65R.
, and by cleaving together with the semiconductor layer 68,
A buried semiconductor laser is obtained (FIG. 6H). In addition,
At this time, the electrode layers 69 and 70 are cut along the cleavage plane of the semiconductor substrate body 60.

【0011】以上が、従来提案されている埋込型半導体
レ―ザの製法である。
The above is the conventionally proposed method for manufacturing a buried semiconductor laser.

【0012】このような従来の埋込型半導体レ―ザの製
法によって製造される従来の埋込型半導体レ―ザ(図6
H)による場合、電極層69及び70間に、電源を電極
層69側を正極性として接続すれば、その電源から、電
流が、電極層69及び70、半導体層68、及び半導体
基板体60の半導体基板41を通じて、半導体基板体6
0のメサ部64従って、メサ部64における活性層とし
ての半導体層45に、その厚さ方向に横切って流れ、そ
れに応じて、活性層としての半導体層45において発光
が得られる。そして、その光が、活性層としての半導体
層45及びガイド層としての半導体層44及び46に、
クラッド層としての半導体層43、47及び48によっ
て閉じ込められて伝播し、次で、半導体基板体60の相
対向する端面上で反射し、次で、活性層としての半導体
層45及びガイド層としての半導体層44及び46に、
同様に、クラッド層としての半導体層43、47及び4
8によって閉じ込められて伝播することを繰返し、よっ
て、レ―ザ発振が得られ、そして、そのレ―ザ発振にも
とずくレーザ光が、半導体基板体60の一方の端面から
、外部に出射して得られる。従って、半導体レ―ザとし
ての機能が得られる。
A conventional buried semiconductor laser manufactured by such a conventional buried semiconductor laser manufacturing method (FIG. 6)
In the case of H), if a power source is connected between the electrode layers 69 and 70 with the electrode layer 69 side being positive, current flows from the power source to the electrode layers 69 and 70, the semiconductor layer 68, and the semiconductor substrate body 60. Through the semiconductor substrate 41, the semiconductor substrate body 6
Therefore, the light flows across the semiconductor layer 45 as an active layer in the mesa portion 64 in its thickness direction, and accordingly, light emission is obtained in the semiconductor layer 45 as an active layer. Then, the light is applied to the semiconductor layer 45 as an active layer and the semiconductor layers 44 and 46 as guide layers.
It propagates while being confined by the semiconductor layers 43, 47 and 48 as cladding layers, is then reflected on the opposing end faces of the semiconductor substrate body 60, and is then propagated by the semiconductor layer 45 as an active layer and as a guide layer. In the semiconductor layers 44 and 46,
Similarly, semiconductor layers 43, 47 and 4 as cladding layers
As a result, laser oscillation is obtained, and the laser light based on the laser oscillation is emitted from one end surface of the semiconductor substrate body 60 to the outside. can be obtained. Therefore, the function as a semiconductor laser can be obtained.

【0013】また、図6Hに示す従来の埋込型半導体レ
―ザによれば、電極層69及び70が、半導体基板体6
0のメサ部64の外、半導体積層体65L及び65Rと
対向しているが、それら半導体積層体65L及び65R
が、p型を有する半導体層66とn型を有する半導体層
67とが積層されている構成を有し、従って、内部に、
逆方向電圧が印加されるpn接合を形成しているので、
上述した半導体レ―ザとしての機能が得られるとき、電
源からの電流が、半導体基板体60のメサ部64、従っ
て、そのメサ部64における活性層としての半導体層4
5に、電極層69及び70、半導体基板体60の半導体
基板41及び半導体層68を通じて、高密度に流れる。 このため、上述した半導体レ―ザとしての機能が、半導
体基板体60のメサ部64における活性層としての半導
体層が超格子量子井戸構造を有することと相俟って、低
い閾値電圧で且つ高い効率で得られる。
Further, according to the conventional buried semiconductor laser shown in FIG. 6H, the electrode layers 69 and 70 are formed on the semiconductor substrate body 6.
Outside the mesa portion 64 of 0, it faces the semiconductor stacked bodies 65L and 65R;
has a structure in which a p-type semiconductor layer 66 and an n-type semiconductor layer 67 are laminated, and therefore, inside,
Since it forms a pn junction to which a reverse voltage is applied,
When the above-mentioned function as a semiconductor laser is obtained, current from the power source flows through the mesa portion 64 of the semiconductor substrate body 60, and therefore the semiconductor layer 4 as an active layer in the mesa portion 64.
5, it flows at high density through the electrode layers 69 and 70, the semiconductor substrate 41 of the semiconductor substrate body 60, and the semiconductor layer 68. For this reason, the above-mentioned function as a semiconductor laser can be achieved with a low threshold voltage and a high Gained through efficiency.

【0014】さらに、図6Hに示す従来の埋込型半導体
レ―ザによれば、半導体積層体65L及び65Rが、半
導体基板体60上に、メサ部45を形成している欠除部
63L及び63Rを埋めるように形成されているので、
活性層としての半導体層45を有するメサ部64の相対
向する両側面が、半導体積層体65L及び65Rによっ
て外部の汚染などから保護されている構成を有し、従っ
て、半導体レ―ザとしての機能が長期に亘り安定に得ら
れる。
Furthermore, according to the conventional buried semiconductor laser shown in FIG. 6H, the semiconductor stacked bodies 65L and 65R have cutout parts 63L and 65R forming the mesa part 45 on the semiconductor substrate body 60. Since it is formed to fill 63R,
Both opposing sides of the mesa portion 64 having the semiconductor layer 45 as an active layer are protected from external contamination by the semiconductor stacks 65L and 65R, and therefore function as a semiconductor laser. can be obtained stably over a long period of time.

【0015】また、図6Hに示す従来の埋込型半導体レ
―ザによれば、半導体積層体65L及び65Rが、半導
体基板体60上に、メサ部45を形成している欠除部6
3L及び63Rを埋めるように形成され、そして、半導
体基板体60上に、メサ部45、及び半導体積層体65
L及び65R上に連続延長している電極付層としての半
導体層68が形成されているので、半導体層68を、上
面段差がないものとして形成することができ、従って、
プレナ型半導体レ―ザを提供することができる。
Further, according to the conventional buried semiconductor laser shown in FIG. 6H, the semiconductor laminates 65L and 65R form a cutout 6 forming a mesa portion 45 on the semiconductor substrate 60.
3L and 63R, and a mesa portion 45 and a semiconductor stack 65 are formed on the semiconductor substrate body 60.
Since the semiconductor layer 68 as a layer with electrodes is formed continuously on L and 65R, the semiconductor layer 68 can be formed without any step on the top surface.
A planar semiconductor laser can be provided.

【0016】また、図4〜図6で上述した従来の埋込型
半導体レ―ザの製法によれば、上述した特徴を有する従
来の埋込型半導体レ―ザを製造することができる。
Further, according to the conventional method for manufacturing a buried semiconductor laser described above with reference to FIGS. 4 to 6, a conventional buried semiconductor laser having the above-mentioned characteristics can be manufactured.

【0017】[0017]

【発明が解決しようとする課題】図6Hに示す従来の埋
込型半導体レ―ザの場合、上述したように、上述した半
導体レ―ザとしての機能を得るとき、電源からの電流を
、メサ部64における活性層としての半導体層45に高
密度に流すことができるが、その電流が活性層としての
半導体層45に、その厚さを横切って流れ、また、活性
層としての半導体層45が超格子量子井戸構造を有する
ので、その超格子量子井戸構造を構成している障壁層と
しての半導体層45bのために、活性層としての半導体
層45に、電源からの電流を、大きな値で流すのに一定
の限度を有していた。このため、レーザ光を大きな輝度
で得るのに一定の限度を有する、という欠点を有してい
た。
[Problems to be Solved by the Invention] In the case of the conventional buried semiconductor laser shown in FIG. Although the current can be passed through the semiconductor layer 45 as an active layer at high density in the portion 64, the current flows across the thickness of the semiconductor layer 45 as an active layer, and the semiconductor layer 45 as an active layer Since it has a superlattice quantum well structure, a large current from the power source is passed through the semiconductor layer 45 as an active layer because of the semiconductor layer 45b as a barrier layer that constitutes the superlattice quantum well structure. However, it had certain limits. For this reason, there is a drawback that there is a certain limit to obtaining laser light with high brightness.

【0018】また、図4〜図6で上述した従来の埋込型
半導体レ―ザの製法の場合、半導体成長処理を、(i)
 半導体基板41上に半導体積層体50を形成すること
によって半導体基板体60を形成する(図4B)ときと
、(ii)その後、半導体基板体60上にマスク層61
を用いたエッチング処理によって欠除部63L及び63
Rを形成することによってメサ部64を形成し(図5D
)てから、半導体基板体60上に、欠除部63L及び6
3Rをそれぞれ埋めるように、半導体積層体65L及び
65Rを形成する(図5E)ときと、(iii)その後
、マスク層61をメサ部64上から除去し(図5F)て
から、半導体基板体60上に、メサ部64及び半導体積
層体65L及び65R上に連続延長している半導体層6
8を形成する(図6G)ときとの3回も、必要とし、従
って、埋込型半導体レ―ザを製造するのに多くの工程数
と多くの困難を伴う、という欠点を有していた。
In addition, in the case of the conventional buried semiconductor laser manufacturing method described above with reference to FIGS. 4 to 6, the semiconductor growth process is performed by (i)
(ii) when forming the semiconductor substrate body 60 by forming the semiconductor stacked body 50 on the semiconductor substrate 41 (FIG. 4B); and (ii) after that, forming the mask layer 61 on the semiconductor substrate body 60;
The cutout parts 63L and 63 are removed by etching using
A mesa portion 64 is formed by forming R (Fig. 5D
), then cut out parts 63L and 6 are formed on the semiconductor substrate body 60.
3R is formed (FIG. 5E), and (iii) after that, the mask layer 61 is removed from above the mesa portion 64 (FIG. 5F), and then the semiconductor substrate body 60 is formed. Above, a semiconductor layer 6 continuously extends over the mesa portion 64 and the semiconductor stacked bodies 65L and 65R.
8 (FIG. 6G), and therefore, it has the drawback that manufacturing a buried semiconductor laser requires a large number of steps and many difficulties. .

【0019】また、半導体基板41上に半導体積層体5
0を形成することによって半導体基板体60を形成し(
図4C)て後、半導体基板体60にマスク層61を用い
たエッチング処理によって欠除部63L及び63Rを形
成し、それによってメサ部64を形成し(図5D)てい
るので、その後、半導体基板体60上に、欠除部63L
及び63Rを埋めるように、半導体積層体65L及び6
5Rを形成する(図5E)必要があり、そして、そのと
き、加熱を伴うことから、メサ部64がマスク層61に
よって覆われている状態で、加熱される。このため、メ
サ部64とマスク層61との間の熱膨脹係数の差によっ
て、メサ部64、従って、活性層としての半導体層45
に応力が与えられる。従って、メサ部64における活性
層としての半導体層45が初期の特性を有しているもの
から劣化している特性しか有しないものに変化し、よっ
て、埋込型半導体レ―ザを、半導体レ―ザとしての機能
が所期の特性で得られるものとして製造するのが、困難
である、という欠点を有していた。
Further, a semiconductor stack 5 is formed on the semiconductor substrate 41.
The semiconductor substrate body 60 is formed by forming 0 (
After that, the semiconductor substrate body 60 is etched using the mask layer 61 to form cutout portions 63L and 63R, thereby forming the mesa portion 64 (FIG. 5D). On the body 60, a deletion part 63L
and 63R, semiconductor stacked bodies 65L and 6
It is necessary to form 5R (FIG. 5E), and since heating is required at that time, the mesa portion 64 is heated while it is covered with the mask layer 61. Therefore, due to the difference in thermal expansion coefficient between the mesa portion 64 and the mask layer 61, the mesa portion 64 and, therefore, the semiconductor layer 45 as an active layer
stress is applied to Therefore, the semiconductor layer 45 as an active layer in the mesa portion 64 changes from having the initial characteristics to having only deteriorated characteristics, and therefore the buried semiconductor laser is - It has the disadvantage that it is difficult to manufacture a product that provides the desired characteristics as a product.

【0020】よって、本発明は、上述した欠点のない、
新規な埋込型半導体レ―ザ、及びその製法を提案せんと
するものである。
[0020] Therefore, the present invention is free from the above-mentioned drawbacks.
This paper aims to propose a new embedded type semiconductor laser and its manufacturing method.

【0021】[0021]

【課題を解決するための手段】本発明による埋込型半導
体レ―ザは、(i) 高い比抵抗を有する半導体基板上
に、第1の導電型を有する第1の半導体領域と、第1の
導電型とは逆の第2の導電型を有する第2の半導体領域
とが、それら間にストライプ状の平面パタ―ンを有する
溝を形成するように形成され、また、(ii)上記半導
体基板上に、第1のクラッド層としての第1の半導体層
と、超格子量子井戸構造を有する活性層としての第2の
半導体層と、第2のクラッド層としての第3の半導体層
とがそれらの順に積層されている構成を有する半導体積
層体が、上記溝を埋めるように形成され、そして、(i
ii) 上記第1及び第2の半導体領域上に、第1及び
第2の電極層が付されている、という構成を有する。
[Means for Solving the Problems] A buried semiconductor laser according to the present invention includes (i) a first semiconductor region having a first conductivity type on a semiconductor substrate having a high specific resistance; (ii) a second semiconductor region having a second conductivity type opposite to that of the semiconductor region is formed so as to form a trench having a striped planar pattern therebetween; A first semiconductor layer as a first cladding layer, a second semiconductor layer as an active layer having a superlattice quantum well structure, and a third semiconductor layer as a second cladding layer are provided on the substrate. A semiconductor laminate having a structure in which these layers are stacked in this order is formed so as to fill the groove, and (i
ii) First and second electrode layers are provided on the first and second semiconductor regions.

【0022】また、本発明による埋込型半導体レ―ザの
製法は、(i) 高い比抵抗を有する半導体基板上に、
第1の導電型を有する第1の半導体領域と第2の導電型
を有する第2の半導体領域とが並置して形成されている
第1の半導体層を形成し、且つそれによって、上記半導
体基板と上記第1の半導体層とを有する半導体基板体を
形成する工程と、(ii)上記半導体基板体上に、上記
第1の半導体層の上記第1の半導体領域の上記第2の半
導体領域側と上記第2の半導体領域の上記第1の半導体
領域側とを外部に臨ませる、上記第1及び第2の半導体
領域に対して共通なストライプ状の平面パタ―ンを有す
る窓を有するマスク層を形成する工程と、(iii)上
記半導体基板体に対する上記マスク層をマスクとするエ
ッチング処理によって、上記半導体基板体に、上記マス
ク層の窓に対応しているストライプ状の平面パタ―ンを
有する溝を、上記第1の半導体層側から上記半導体基板
に達する深さに形成し、且つそれによって、上記第1の
半導体層の第1及び第2の半導体領域から、上記溝を隔
てて並置している第1の導電型を有する第3の半導体領
域と第2の導電型を有する第4の半導体領域とを形成す
る工程と、(iv)上記半導体基板体上への上記マスク
層をマスクとする半導体選択成長処理によって、上記半
導体基板体上に、第1のクラッド層としての第2の半導
体層と、超格子量子井戸構造を有する活性層としての第
3の半導体層と、第2のクラッド層としての第4の半導
体層とがそれらの順に積層されている構成を有する半導
体積層体を、上記溝を埋めるように形成する工程と、(
v) 上記第3及び第4の半導体領域上に、第1及び第
2の電極層をそれぞれ形成する工程とを有する。
[0022] Furthermore, the method for manufacturing a buried semiconductor laser according to the present invention includes: (i) on a semiconductor substrate having a high specific resistance;
forming a first semiconductor layer in which a first semiconductor region having a first conductivity type and a second semiconductor region having a second conductivity type are formed in juxtaposition; and (ii) forming a semiconductor substrate body having a second semiconductor region side of the first semiconductor region of the first semiconductor layer on the semiconductor substrate body; and a mask layer having a window having a striped planar pattern common to the first and second semiconductor regions, which exposes the first semiconductor region side of the second semiconductor region to the outside. and (iii) etching the semiconductor substrate using the mask layer as a mask, so that the semiconductor substrate has a striped planar pattern corresponding to the windows of the mask layer. A trench is formed to a depth that reaches the semiconductor substrate from the first semiconductor layer side, and thereby juxtaposed with the trench from the first and second semiconductor regions of the first semiconductor layer. (iv) forming a third semiconductor region having a first conductivity type and a fourth semiconductor region having a second conductivity type; and (iv) applying the mask layer on the semiconductor substrate body as a mask. A second semiconductor layer as a first cladding layer, a third semiconductor layer as an active layer having a superlattice quantum well structure, and a second cladding layer are formed on the semiconductor substrate by a semiconductor selective growth process. a step of forming a semiconductor laminate having a structure in which a fourth semiconductor layer is stacked in that order so as to fill the groove;
v) forming first and second electrode layers on the third and fourth semiconductor regions, respectively.

【0023】[0023]

【作用・効果】本発明による埋込型半導体レ―ザによれ
ば、半導体積層体が図6Hで前述した従来の埋込型半導
体レ―ザの半導体基板体60を構成しているメサ部64
に対応し、第1の半導体領域が図6Hで前述した従来の
埋込型半導体レ―ザの半導体基板体60のn型を有する
半導体基板41に対応し、第2の半導体領域が図6Hで
前述した従来の埋込型半導体レ―ザの半導体基板体60
上に形成されている半導体層68に対応し、第1、及び
第2の電極層が図6Hで前述した従来の埋込型半導体レ
―ザの半導体層68、及び半導体基板体60の半導体基
板41にそれぞれ付されている電極層69及び70にそ
れぞれ対応している。
[Operations/Effects] According to the buried semiconductor laser according to the present invention, the semiconductor layered body forms the mesa portion 64 that constitutes the semiconductor substrate body 60 of the conventional buried semiconductor laser described above with reference to FIG. 6H.
, the first semiconductor region corresponds to the n-type semiconductor substrate 41 of the semiconductor substrate body 60 of the conventional buried semiconductor laser described above in FIG. 6H, and the second semiconductor region corresponds to the n-type semiconductor substrate 41 in FIG. 6H. Semiconductor substrate body 60 of the conventional embedded semiconductor laser described above
Corresponding to the semiconductor layer 68 formed thereon, the first and second electrode layers are the semiconductor layer 68 of the conventional buried semiconductor laser described above in FIG. 6H and the semiconductor substrate of the semiconductor substrate body 60. They correspond to the electrode layers 69 and 70 respectively attached to 41.

【0024】従って、第1及び第2の電極層間に、図6
Hで前述した従来の埋込型半導体レ―ザの場合に準じて
、電源を所定の極性で接続すれば、その電源から、図6
Hで前述した従来の埋込型半導体レ―ザの場合に準じて
、電流が、第1及び第2の電極層、及び第1及び第2の
半導体領域を通じて、半導体積層体、従って、半導体積
層体における活性層としての第2の半導体層に流れ、そ
れに応じて、活性層としての第2の半導体層において発
光が得られる。そして、その光が、図6Hで前述した従
来の埋込型半導体レ―ザの場合に準じて、活性層として
の第2の半導体層に、第1及び第2のクラッド層として
の第1及び第3の半導体層によって閉じ込められて伝播
し、次で、半導体積層体の相対向する端面上で反射し、
次で、活性層としての第2の半導体層に、同様に、第1
及び第2のクラッド層としての第1及び第3の半導体層
によって閉じ込められて伝播することを繰返し、よって
、レ―ザ発振が得られ、そして、そのレ―ザ発振にもと
ずくレーザ光が、半導体積層体の一方の端面から、外部
に出射して得られる。従って、図6Hで前述した従来の
埋込型半導体レ―ザの場合と同様に、半導体レ―ザとし
ての機能が得られる。
Therefore, there is a gap between the first and second electrode layers as shown in FIG.
As in the case of the conventional embedded semiconductor laser mentioned above in Section H, if the power supply is connected with the specified polarity,
As in the case of the conventional buried semiconductor laser described above in Section H, the current flows through the first and second electrode layers and the first and second semiconductor regions to the semiconductor stack, and thus to the semiconductor stack. The light flows to the second semiconductor layer as an active layer in the body, and accordingly, light emission is obtained in the second semiconductor layer as an active layer. Then, the light is applied to the second semiconductor layer as the active layer and the first and second cladding layers as the first and second cladding layers, as in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H. propagates while being confined by the third semiconductor layer, and then reflects on opposite end faces of the semiconductor stack;
Next, the second semiconductor layer as an active layer is similarly coated with the first semiconductor layer.
and is repeatedly confined and propagated by the first and third semiconductor layers serving as the second cladding layer, so that laser oscillation is obtained, and the laser light based on the laser oscillation is , is obtained by being emitted to the outside from one end surface of the semiconductor stack. Therefore, the function as a semiconductor laser can be obtained as in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H.

【0025】また、本発明による埋込型半導体レ―ザに
よれば、半導体積層体が、半導体基板上に、第1及び第
2の半導体領域間のストライプ状の平面パタ―ンを有す
る溝を埋めるように形成され、そして、第1及び第2の
半導体領域上にそれぞれ第1及び第2の電極層が付され
ている構成を有するので、上述した半導体レ―ザとして
の機能が得られるとき、電源からの電流が、半導体積層
体に、第1及び第2の電極層、及び第1及び第2の半導
体領域を通じて、図6Hで前述した従来の埋込型半導体
レ―ザの場合と同様に、高密度に流れる。このため、上
述した半導体レ―ザとしての機能が、半導体積層体にお
ける活性層としての第2の半導体層が図6Hで前述した
従来の埋込型半導体レ―ザの場合と同様に、超格子量子
井戸構造を有することと相俟って、低い閾値電圧で且つ
高い効率で得られる。
Further, according to the buried semiconductor laser according to the present invention, the semiconductor stack has a trench having a striped planar pattern between the first and second semiconductor regions on the semiconductor substrate. Since the first and second electrode layers are formed on the first and second semiconductor regions, respectively, the above-mentioned function as a semiconductor laser can be obtained. , the current from the power source flows through the semiconductor stack through the first and second electrode layers and the first and second semiconductor regions, similar to the case of the conventional buried semiconductor laser described above with reference to FIG. 6H. Flows with high density. For this reason, the function as the semiconductor laser described above is similar to the case where the second semiconductor layer as the active layer in the semiconductor stack is a superlattice as in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H. Combined with the quantum well structure, a low threshold voltage and high efficiency can be obtained.

【0026】さらに、半導体積層体が、半導体基板上に
、第1及び第2の半導体領域間の溝を埋めるように形成
されているので、半導体積層体の相対向する両側面が、
図6Hで前述した従来の埋込型半導体レ―ザの場合に準
じて、第1及び第2の半導体領域によって外部の汚染な
どから保護されている構成を有し、従って、半導体レ―
ザとしての機能が、図6Hで前述した従来の埋込型半導
体レ―ザの場合と同様に、長期に亘り安定に得られる。
Furthermore, since the semiconductor stack is formed on the semiconductor substrate so as to fill the groove between the first and second semiconductor regions, both opposing side surfaces of the semiconductor stack are
Similar to the conventional buried semiconductor laser described above with reference to FIG. 6H, the semiconductor laser has a structure that is protected from external contamination by the first and second semiconductor regions.
As in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H, the function as a laser can be stably obtained over a long period of time.

【0027】また、半導体積層体が、半導体基板上に、
第1及び第2の半導体領域間の溝を埋めるように形成さ
れているので、半導体積層体と第1及び第2の半導体領
域とを、上面段差がほとんどないか、あるとしても僅か
しかないものとして形成することができ、従って、図6
Hで前述した従来の埋込型半導体レ―ザの場合と同様に
、プレナ型半導体レ―ザを提供することができる。
[0027] Furthermore, the semiconductor laminate is formed on the semiconductor substrate,
Since it is formed to fill the groove between the first and second semiconductor regions, the semiconductor stack and the first and second semiconductor regions are arranged so that there is almost no or only a slight difference in top surface level. Therefore, as shown in FIG.
As in the case of the conventional buried semiconductor laser described above in Section H, a planar semiconductor laser can be provided.

【0028】しかしながら、本発明による埋込型半導体
レ―ザの場合、上述した半導体レ―ザとしての機能を得
るとき、電源からの電流が、半導体積層体における活性
層としての第2の半導体層に、その面に沿う方向に(厚
さ方向でない)流れるので、活性層としての第2の半導
体層が、超格子量子井戸構造を有し、従ってそれを構成
している障壁層としての半導体層を有していても、活性
層としての第2の半導体層に、電源からの電流を、図6
Hで前述した従来の埋込型半導体レ―ザの場合に比し十
分大きな値で流すことができる。このため、レーザ光を
、図6Hで前述した従来の埋込型半導体レ―ザの場合に
比し十分高い輝度で得ることができる。また、本発明に
よる埋込型半導体レ―ザの製法によれば、半導体成長処
理を、(i) 半導体基板上に第1及び第2の半導体領
域を形成している第1の半導体層を形成し、それによっ
て半導体基板と第1の半導体層とを有する半導体基板体
を形成するときと、(ii)半導体基板体に、ストライ
プ状の平面パタ―ンを有する溝を形成し、またそれによ
って第1及び第2の半導体領域3及び6から第3及び第
4の半導体領域を形成して後、活性層としての第3の半
導体層を有する半導体積層体を、溝を埋めるように形成
するときとの2回しか必要とせず、従って、埋込型半導
体レ―ザを、図4〜図6で前述した従来の埋込型半導体
レ―ザの製法の場合に比し少ない工程数で、容易に製造
することができる。
However, in the case of the buried semiconductor laser according to the present invention, when obtaining the function as the semiconductor laser described above, the current from the power source flows through the second semiconductor layer as the active layer in the semiconductor stack. In addition, since the flow flows in the direction along the surface (not in the thickness direction), the second semiconductor layer as the active layer has a superlattice quantum well structure, and therefore the semiconductor layer as the barrier layer constituting it has a superlattice quantum well structure. Even if the current from the power supply is applied to the second semiconductor layer as an active layer, as shown in FIG.
Compared to the case of the conventional buried semiconductor laser mentioned above in Section H, a sufficiently larger value can be emitted. Therefore, laser light can be obtained with sufficiently higher brightness than in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H. Further, according to the method for manufacturing a buried semiconductor laser according to the present invention, the semiconductor growth process is performed by (i) forming a first semiconductor layer forming first and second semiconductor regions on a semiconductor substrate; (ii) forming a groove having a striped planar pattern in the semiconductor substrate; After forming the third and fourth semiconductor regions from the first and second semiconductor regions 3 and 6, forming a semiconductor stack having a third semiconductor layer as an active layer so as to fill the trench; Therefore, it is possible to easily manufacture a buried semiconductor laser with fewer steps than in the conventional method of manufacturing a buried semiconductor laser as described above with reference to FIGS. 4 to 6. can be manufactured.

【0029】また、本発明による埋込型半導体レ―ザの
製法によれば、活性層としての第3の半導体層を有する
半導体積層体を形成して後、その半導体積層体を、マス
ク層などで覆われている状態で、半導体積層体における
活性層としての第3の半導体層が初期の特性を有してい
るものから劣化している特性を有するものに変化するお
それを有するような高い温度に加熱する、というような
処理を必要としないので、埋込型半導体レ―ザを、半導
体レ―ザとしての機能が所期の特性で得られるものとし
て、容易に製造することができる。
Further, according to the method for manufacturing a buried semiconductor laser according to the present invention, after forming a semiconductor stack having a third semiconductor layer as an active layer, the semiconductor stack is coated with a mask layer or the like. at such high temperatures that there is a risk that the third semiconductor layer as an active layer in the semiconductor stack may change from its initial characteristics to those with deteriorated characteristics while covered with Since no treatment such as heating is required, it is possible to easily manufacture an embedded semiconductor laser that can function as a semiconductor laser with desired characteristics.

【0030】[0030]

【実施例】次に、図1〜図3を伴って、本発明による埋
込型半導体レ―ザ、及びその製法の実施例を、本発明に
よる埋込型半導体レ―ザの製法の実施例によって述べよ
う。
[Example] Next, an embodiment of a buried semiconductor laser according to the present invention and a method for manufacturing the same will be described with reference to FIGS. 1 to 3. Let's explain it by.

【0031】本発明による埋込型半導体レ―ザの製法の
実施例は、次に述べる順次の工程をとって、本発明によ
る埋込型半導体レ―ザを製造する。
In an embodiment of the method for manufacturing a buried semiconductor laser according to the present invention, the buried semiconductor laser according to the present invention is manufactured by taking the following sequential steps.

【0032】すなわち、高い比抵抗を有する半導体基板
1を用意する(図1A)。この場合、半導体基板1は、
InPでなり、例えばFeを例えば1×1018ato
m・cm−3の濃度で導入していることによって、高い
比抵抗を有する。
That is, a semiconductor substrate 1 having a high specific resistance is prepared (FIG. 1A). In this case, the semiconductor substrate 1 is
InP, for example Fe, for example 1×1018ato
Since it is introduced at a concentration of mcm-3, it has a high specific resistance.

【0033】そして、その半導体基板1上に、n型を有
する半導体層2を形成形成する(図1B)。この場合、
半導体層2は、InPでなり、例えばSiを例えば1×
1017atom・cm−3の比較的低い濃度で導入し
ている。
Then, an n-type semiconductor layer 2 is formed on the semiconductor substrate 1 (FIG. 1B). in this case,
The semiconductor layer 2 is made of InP, for example, Si is made of, for example, 1×
It is introduced at a relatively low concentration of 1017 atoms/cm-3.

【0034】次に、半導体層2に対するその上方からの
p型不純物のイオンの打込処理によって、半導体層2内
に、局部的に、p型の半導体領域3を半導体層2の全厚
さに亘って形成するとともに、半導体層2に対するその
上方からのn型不純物のイオンの打込処理によって、半
導体層2内に、そのp型の半導体領域3を形成していな
いn型の領域4において、n型の半導体領域5を、半導
体領域3に近接並置して形成し、よって、半導体層2か
ら、p型を有する半導体領域3と、n型を有する半導体
領域4及び5でなるn型を有する半導体領域6とが並置
形成されている半導体層8を形成し、よって、半導体基
板1と半導体層8とを有する半導体基板体9を形成する
(図1C及びD)。この場合、p型を有する半導体領域
3は、例えばBeイオンの打込処理によって形成され、
Beを1×1018atom・cm−3の濃度で導入し
、またn型を有する半導体領域5は、例えばSiイオン
の打込処理によって、Siを1×1018atom・c
m−3の濃度で導入している。
Next, by implanting p-type impurity ions into the semiconductor layer 2 from above, a p-type semiconductor region 3 is locally formed in the semiconductor layer 2 to cover the entire thickness of the semiconductor layer 2. In the n-type region 4 in which the p-type semiconductor region 3 is not formed in the semiconductor layer 2 by forming the semiconductor layer 2 over the entire region and implanting n-type impurity ions into the semiconductor layer 2 from above, An n-type semiconductor region 5 is formed in close juxtaposition to the semiconductor region 3, so that from the semiconductor layer 2, an n-type semiconductor region 3 consisting of a p-type semiconductor region 3 and n-type semiconductor regions 4 and 5 is formed. A semiconductor layer 8 is formed in which the semiconductor region 6 is formed in juxtaposition, thus forming a semiconductor substrate body 9 having the semiconductor substrate 1 and the semiconductor layer 8 (FIGS. 1C and D). In this case, the p-type semiconductor region 3 is formed, for example, by implanting Be ions,
Be is introduced at a concentration of 1 x 1018 atoms/cm-3, and the semiconductor region 5 having n-type is implanted with Si at a concentration of 1 x 1018 atoms/cm-3, for example, by implanting Si ions.
It is introduced at a concentration of m-3.

【0035】次に、半導体基板体9上に、半導体層8の
p型の半導体領域3のn型の半導体領域6側とn型の半
導体領域6のp型の半導体領域3側とを外部に臨ませる
、半導体領域3及6に対して共通なストライプ状の平面
パタ―ンを有する窓11を有し且つ例えばSiO2 に
よる絶縁層でなるマスク層10を、そのマスク材層を半
導体基板体9上にスパッタリング法によって形成し、次
でそのマスク材層上にフォトレジストでなるマスク層を
形成し、次でマスク材層に対するフォトレジストでなる
マスク層をマスクとするC2 F6ガスを用いた反応性
イオンエッチング処理を行うことによって形成する(図
2E及びF)。
Next, on the semiconductor substrate body 9, the n-type semiconductor region 6 side of the p-type semiconductor region 3 of the semiconductor layer 8 and the p-type semiconductor region 3 side of the n-type semiconductor region 6 are exposed to the outside. A mask layer 10 having a common striped planar pattern facing the semiconductor regions 3 and 6 and made of an insulating layer made of SiO2, for example, is formed by applying the mask material layer to the semiconductor substrate body 9. Next, a mask layer made of photoresist is formed on the mask material layer by sputtering method, and then reactive ions using C2F6 gas are formed using the mask layer made of photoresist as a mask for the mask material layer. It is formed by performing an etching process (FIGS. 2E and F).

【0036】次に、半導体基板体9に対するマスク層1
0をマスクとするエッチング処理、例えばBrガスを用
いた反応性イオンエッチング処理によって、半導体基板
体9に、マスク層10の窓11に対応しているストライ
プ状の平面パタ―ンを有する溝12を、半導体層8側か
ら半導体基板1に達する深さに形成し、よって、半導体
領域3、及び半導体領域4及び5でなる半導体領域6か
ら、溝12を隔てて並置しているp型を有する半導体領
域3′と、n型を有する半導体領域4′及び5′でなる
n型を有する半導体領域6を形成する(図2G)。
Next, the mask layer 1 is applied to the semiconductor substrate body 9.
Grooves 12 having a striped planar pattern corresponding to the windows 11 of the mask layer 10 are formed in the semiconductor substrate 9 by an etching process using 0 as a mask, for example, a reactive ion etching process using Br gas. , a p-type semiconductor formed at a depth reaching the semiconductor substrate 1 from the semiconductor layer 8 side, and therefore juxtaposed with a groove 12 in between from the semiconductor region 3 and the semiconductor region 6 consisting of the semiconductor regions 4 and 5. An n-type semiconductor region 6 consisting of a region 3' and n-type semiconductor regions 4' and 5' is formed (FIG. 2G).

【0037】次に、エピタキシャル成長法による半導体
成長処理、就中有機金属分子線エピタキシャル成長法を
行った場合、半導体層が、半導体基板体9の溝12に臨
んでいる半導体基板1上には成長するが、マスク層10
上にはその材質上実質的に成長しない、という半導体層
の選択成長性があることを利用して、半導体基板体9上
へのマスク層10をマスクとするエピタキシャル成長法
就中有機金属分子線エピタキシャル成長法による半導体
成長処理によって、半導体基板体9上に、n型不純物ま
たはp型不純物のいずれも意図的に導入させていず且つ
InPでなるクラッド層としての半導体層21と、n型
不純物またはp型不純物のいずれも意図的に導入させて
いず且つInGaAsP系でなるガイド層としての半導
体層22と、n型不純物またはp型不純物のいずれも意
図的に導入させていず且つInGaAsP系でなる活性
層としての半導体層23と、n型不純物またはp型不純
物のいずれも意図的に導入させていず且つInGaAs
P系でなるガイド層としての半導体層24と、n型不純
物またはp型不純物のいずれも意図的に導入させていず
且つInPでなるクラッド層としての半導体層25とが
それらの順に積層されている構成を有する半導体積層体
20を、溝12をほとんど埋めるように形成する(図3
H)。この場合、活性層としての半導体層23は、In
GaAsP系でなり且つ薄い厚さ(例えば50nm)を
有する障壁層としての半導体層23aと、InGaAs
系でなり且つ薄い厚さ(例えば100nm)を有する井
戸層としての半導体層23bとが順次交互に積層されて
いる超格子量子井戸構造を有する。
Next, when a semiconductor growth process using an epitaxial growth method, particularly an organometallic molecular beam epitaxial growth method, is performed, a semiconductor layer grows on the semiconductor substrate 1 facing the groove 12 of the semiconductor substrate body 9. , mask layer 10
Taking advantage of the selective growth property of the semiconductor layer, which does not substantially grow on top of the semiconductor substrate 9 due to its material, epitaxial growth method using the mask layer 10 as a mask is carried out on the semiconductor substrate body 9, including organometallic molecular beam epitaxial growth. By the semiconductor growth process using the method, a semiconductor layer 21 as a cladding layer made of InP, without intentionally introducing either an n-type impurity or a p-type impurity, and a semiconductor layer 21 as a cladding layer made of InP and an n-type impurity or a p-type impurity are intentionally introduced onto the semiconductor substrate body 9. A semiconductor layer 22 as a guide layer in which no impurities are intentionally introduced and made of InGaAsP, and an active layer made of InGaAsP and in which neither n-type impurities nor p-type impurities are intentionally introduced. The semiconductor layer 23 is made of InGaAs without intentionally introducing either n-type impurities or p-type impurities.
A semiconductor layer 24 as a guide layer made of P-based material and a semiconductor layer 25 as a cladding layer made of InP without intentionally introducing either an n-type impurity or a p-type impurity are laminated in that order. A semiconductor stack 20 having the above structure is formed so as to almost fill the trench 12 (see FIG. 3).
H). In this case, the semiconductor layer 23 as an active layer is In
A semiconductor layer 23a as a barrier layer made of GaAsP and having a small thickness (for example, 50 nm), and an InGaAs
It has a superlattice quantum well structure in which semiconductor layers 23b as well layers which are made of a semiconductor material and have a thin thickness (for example, 100 nm) are sequentially and alternately stacked.

【0038】次に、半導体基板体9上から、マスク層1
0を除去して後、半導体基板体9上に、半導体積層体2
0、及び半導体領域3′及び6′上に連続延長している
とともに、半導体領域3′及び6′をそれぞれ外部に臨
ませる窓31及び32を有し且つ絶縁性を有する保護膜
30を形成する(図3I)。
Next, from above the semiconductor substrate body 9, the mask layer 1 is
After removing 0, the semiconductor stack 2 is placed on the semiconductor substrate body 9.
0 and the semiconductor regions 3' and 6', and has windows 31 and 32 that expose the semiconductor regions 3' and 6' to the outside, respectively, and has an insulating protective film 30. (Figure 3I).

【0039】次に、保護膜30上に、その窓31及び3
2を通じて半導体領域3′及び6′に連結している電極
層34及び35を形成し、次で、半導体積層体20に、
その延長方向と直交し且つファブリペロ―の反射面とし
て作用する相対向する端面(図示せず、紙面と平行)を
、半導体基板体9を半導体積層体20とともにへき開す
ることによって、形成し、本発明による埋込型半導体レ
―ザを得る(図3J)。なお、このとき、電極層34及
び35、及び保護膜30を半導体基板体9のへき開面に
沿って切断される。
Next, windows 31 and 3 are formed on the protective film 30.
forming electrode layers 34 and 35 connected to semiconductor regions 3' and 6' through 2;
The semiconductor substrate body 9 is formed by cleaving the semiconductor substrate body 9 together with the semiconductor laminate 20 to form opposing end surfaces (not shown, parallel to the paper surface) that are orthogonal to the extension direction and act as Fabry-Perot reflecting surfaces. An embedded semiconductor laser is obtained (FIG. 3J). Note that at this time, the electrode layers 34 and 35 and the protective film 30 are cut along the cleavage plane of the semiconductor substrate body 9.

【0040】以上が、本発明による埋込型半導体レ―ザ
の製法である。
The above is the method for manufacturing a buried semiconductor laser according to the present invention.

【0041】図1〜図3に示す本発明による埋込型半導
体レ―ザの製法によって製造される図3Jに示す本発明
による埋込型半導体レ―ザによれば、半導体積層体20
が図6Hで前述した従来の埋込型半導体レ―ザの半導体
基板体60を構成しているメサ部64に対応し、n型を
有する半導体領域6′が図6Hで前述した従来の埋込型
半導体レ―ザの半導体基板体60のn型を有する半導体
基板41に対応し、p型を有する半導体領域3′が図6
Hで前述した従来の埋込型半導体レ―ザの半導体基板体
60上に形成されているp型を有する半導体層68に対
応し、電極層34、及び35が、図6Hで前述した従来
の埋込型半導体レ―ザの半導体層68、及び半導体基板
体60の半導体基板41にそれぞれ付されている電極層
69及び70にそれぞれ対応している。
According to the buried semiconductor laser according to the present invention shown in FIG. 3J, which is manufactured by the method for manufacturing a buried semiconductor laser according to the present invention shown in FIGS.
corresponds to the mesa portion 64 constituting the semiconductor substrate body 60 of the conventional buried semiconductor laser described above in FIG. 6H, and the n-type semiconductor region 6' corresponds to the conventional buried semiconductor laser described in FIG. Corresponding to the n-type semiconductor substrate 41 of the semiconductor substrate body 60 of the type semiconductor laser, the p-type semiconductor region 3' is shown in FIG.
The electrode layers 34 and 35 correspond to the p-type semiconductor layer 68 formed on the semiconductor substrate body 60 of the conventional buried semiconductor laser described above in FIG. They correspond to the semiconductor layer 68 of the buried semiconductor laser and the electrode layers 69 and 70 attached to the semiconductor substrate 41 of the semiconductor substrate body 60, respectively.

【0042】従って、電極層34及び35間に、図6H
で前述した従来の埋込型半導体レ―ザの場合に準じて、
電源を、電極層34側を正とする極性で接続すれば、そ
の電源から、図6Hで前述した従来の埋込型半導体レ―
ザの場合に準じて、電流が、電極層34及び35、及び
半導体領域3′及び6′を通じて、半導体積層体20、
従って、半導体積層体20における活性層としての半導
体層23に流れ、それに応じて、活性層としての半導体
層23において発光が得られる。そして、その光が、図
6Hで前述した従来の埋込型半導体レ―ザの場合に準じ
て、活性層としての半導体層23及びガイド層としての
半導体層22及び24に、クラッド層としての半導体層
21及び25によって閉じ込められて伝播し、次で、半
導体積層体20の相対向する端面上で反射し、次で、活
性層としての半導体層23及びガイド層としての半導体
層22及び24に、同様に、クラッド層としての半導体
層21及び25によって閉じ込められて伝播することを
繰返し、よって、レ―ザ発振が得られ、そして、そのレ
―ザ発振にもとずくレーザ光が、半導体積層体20の一
方の端面から、外部に出射して得られる。従って、図6
Hで前述した従来の埋込型半導体レ―ザの場合と同様に
、半導体レ―ザとしての機能が得られる。
[0042] Therefore, between the electrode layers 34 and 35, as shown in FIG.
According to the case of the conventional buried semiconductor laser mentioned above,
If a power source is connected with the polarity of the electrode layer 34 side being positive, the conventional embedded semiconductor laser described above in FIG. 6H can be connected from that power source.
Similar to the case of the present invention, current flows through the semiconductor stack 20, through the electrode layers 34 and 35 and the semiconductor regions 3' and 6'.
Therefore, the light flows to the semiconductor layer 23 as an active layer in the semiconductor stack 20, and accordingly, light emission is obtained in the semiconductor layer 23 as an active layer. Then, the light is applied to the semiconductor layer 23 as an active layer and the semiconductor layers 22 and 24 as guide layers as in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H. It propagates while being confined by the layers 21 and 25, is then reflected on the opposing end faces of the semiconductor stack 20, and then reaches the semiconductor layer 23 as an active layer and the semiconductor layers 22 and 24 as guide layers. Similarly, the process of being confined and propagated by the semiconductor layers 21 and 25 as cladding layers is repeated, and thus laser oscillation is obtained, and the laser light based on the laser oscillation is transmitted through the semiconductor stack. The light is obtained by being emitted to the outside from one end face of 20. Therefore, Figure 6
As in the case of the conventional buried semiconductor laser mentioned above in Section H, the function as a semiconductor laser can be obtained.

【0043】また、図3Jに示す本発明による埋込型半
導体レ―ザによれば、半導体積層体20が、半導体基板
1上に、半導体領域3′及び6′間のストライプ状の平
面パタ―ンを有する溝12を埋めるように形成され、そ
して、半導体領域3′及び6′上にそれぞれ電極層34
及び35が付されている構成を有するので、上述した半
導体レ―ザとしての機能が得られるとき、電源からの電
流が、半導体積層体20に、電極層34及び35、及び
半導体領域3′及び6′を通じて、図6Hで前述した従
来の埋込型半導体レ―ザの場合と同様に、高密度に流れ
る。このため、上述した半導体レ―ザとしての機能が、
半導体積層体20における活性層としての半導体層23
が図6Hで前述した従来の埋込型半導体レ―ザの場合と
同様に超格子量子井戸構造を有することと相俟って、低
い閾値電圧で且つ高い効率で得られる。
Further, according to the buried semiconductor laser according to the present invention shown in FIG. 3J, the semiconductor stack 20 is formed on the semiconductor substrate 1 in a striped planar pattern between the semiconductor regions 3' and 6'. An electrode layer 34 is formed to fill the trench 12 having a conductive layer, and an electrode layer 34 is formed on the semiconductor regions 3' and 6', respectively.
and 35, when the above-mentioned function as a semiconductor laser is obtained, current from the power source flows through the semiconductor stack 20 through the electrode layers 34 and 35 and the semiconductor regions 3' and 35. 6', the light flows in a high density as in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H. Therefore, the function as a semiconductor laser described above is
Semiconductor layer 23 as an active layer in semiconductor stack 20
In combination with the superlattice quantum well structure as in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H, a low threshold voltage and high efficiency can be obtained.

【0044】さらに、半導体積層体20が、半導体基板
1上に、半導体領域3′及び6′間の溝12を埋めるよ
うに形成されているので、半導体積層体20の相対向す
る両側面が、図6Hで前述した従来の埋込型半導体レ―
ザの場合に準じて、半導体領域3′及び6′によって外
部の汚染などから保護されている構成を有し、従って、
半導体レ―ザとしての機能が、図6Hで前述した従来の
埋込型半導体レ―ザの場合と同様に、長期に亘り安定に
得られる。
Furthermore, since the semiconductor stack 20 is formed on the semiconductor substrate 1 so as to fill the groove 12 between the semiconductor regions 3' and 6', both opposing side surfaces of the semiconductor stack 20 are The conventional embedded semiconductor laser described above in Figure 6H
Similar to the case of the above, the structure is protected from external contamination by the semiconductor regions 3' and 6', and therefore,
The function as a semiconductor laser can be stably obtained over a long period of time, as in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H.

【0045】また、半導体積層体20が、半導体基板1
上に、半導体領域3′及び6′間の溝12を埋めるよう
に形成されているので、半導体積層体20と半導体領域
3′及び6′とを、上面段差がほとんどないか、あると
しても僅かしかないものとして形成することができ、従
って、図6Hで前述した従来の埋込型半導体レ―ザの場
合と同様に、プレナ型半導体レ―ザを提供することがで
きる。
[0045] Furthermore, the semiconductor laminate 20 is connected to the semiconductor substrate 1.
Since the groove 12 between the semiconductor regions 3' and 6' is filled in the groove 12 between the semiconductor regions 3' and 6', the semiconductor stack 20 and the semiconductor regions 3' and 6' are formed so that there is almost no step difference in the upper surface or only a slight difference in the upper surface. Therefore, a planar semiconductor laser can be provided, similar to the conventional buried semiconductor laser described above with reference to FIG. 6H.

【0046】しかしながら、図3Jに示す本発明による
埋込型半導体レ―ザの場合、上述した半導体レ―ザとし
ての機能を得るとき、電源からの電流が、半導体積層体
20における活性層としての半導体層23に、その面に
沿う方向に(厚さ方向でない)流れるので、活性層とし
ての半導体層23が超格子量子井戸構造を有し、従って
それを構成している障壁層としての半導体層23aを有
していても、活性層としての半導体層23に、電源から
の電流を、図6Hで前述した従来の埋込型半導体レ―ザ
の場合に比し十分大きな値で流すことができる。このた
め、レーザ光を、図6Hで前述した従来の埋込型半導体
レ―ザの場合に比し十分高い輝度で得ることができる。
However, in the case of the buried semiconductor laser according to the present invention shown in FIG. Since the flow flows into the semiconductor layer 23 in the direction along its surface (not in the thickness direction), the semiconductor layer 23 as an active layer has a superlattice quantum well structure, and therefore the semiconductor layer 23 as a barrier layer constituting it has a superlattice quantum well structure. 23a, the current from the power supply can flow through the semiconductor layer 23 as an active layer at a sufficiently larger value than in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H. . Therefore, laser light can be obtained with sufficiently higher brightness than in the case of the conventional buried semiconductor laser described above with reference to FIG. 6H.

【0047】また、図1〜図3に示す本発明による埋込
型半導体レ―ザの製法によれば、半導体成長処理を、(
i) 半導体基板1上に半導体領域3及び6を形成して
いる半導体層8を形成し、それによって半導体基板1と
半導体層8とを有する半導体基板体9を形成する(図1
B〜D)ときと、(ii)半導体基板体9に、ストライ
プ状の平面パタ―ンを有する溝12を形成し、またそれ
によって半導体領域3及び6から半導体領域3′及び6
′を形成し(図2G)て後、活性層としての半導体層2
3を有する半導体積層体20を溝12を埋めるように形
成する(図3H)ときとの2回しか必要とせず、従って
、埋込型半導体レ―ザを、図4〜図6で前述した従来の
埋込型半導体レ―ザの製法の場合に比し少ない工程数で
、容易に製造することができる。
Further, according to the method of manufacturing a buried semiconductor laser according to the present invention shown in FIGS. 1 to 3, the semiconductor growth process is performed by (
i) forming a semiconductor layer 8 forming semiconductor regions 3 and 6 on the semiconductor substrate 1, thereby forming a semiconductor substrate body 9 having the semiconductor substrate 1 and the semiconductor layer 8 (FIG. 1);
B to D) and (ii) forming grooves 12 having a striped planar pattern in the semiconductor substrate body 9, thereby separating the semiconductor regions 3 and 6 from the semiconductor regions 3' and 6;
′ (FIG. 2G), the semiconductor layer 2 as an active layer is formed.
3 to fill the trench 12 (FIG. 3H). Therefore, the buried semiconductor laser can be formed using the conventional method described above with reference to FIGS. 4 to 6. This method can be easily manufactured with fewer steps than the method for manufacturing a buried semiconductor laser.

【0048】また、図1〜図3に示す本発明による埋込
型半導体レ―ザの製法によれば、活性層としての半導体
層23を有する半導体積層体20を形成して後、その半
導体積層体20を、マスク層などで覆われている状態で
、半導体積層体20における活性層としての半導体層2
3が初期の特性を有しているものから劣化している特性
を有するものに変化するおそれを有するような高い温度
に加熱する、というような処理を必要としないので、埋
込型半導体レ―ザを、半導体レ―ザとしての機能が所期
の特性で得られるものとして、容易に製造することがで
きる。
Further, according to the method of manufacturing a buried semiconductor laser according to the present invention shown in FIGS. 1 to 3, after forming the semiconductor stack 20 having the semiconductor layer 23 as an active layer, The semiconductor layer 2 as an active layer in the semiconductor stack 20 is covered with a mask layer or the like.
Embedded semiconductor lasers do not require treatment such as heating to a high temperature that could potentially change the characteristics of the embedded semiconductor laser from those with initial characteristics to those with deteriorated characteristics. The laser can be easily manufactured so that it can function as a semiconductor laser with desired characteristics.

【0049】なお、上述においては、埋込型半導体レ―
ザでみたとき、n型を有する半導体領域6′が、n型を
有する半導体領域4′及び5′からなる場合につき述べ
たが、n型を有する半導体領域6′を半導体領域5′と
同程度に高いn型不純物濃度を有する単層のn型半導体
層からなるものとすることができ、また、これに応じて
、埋込型半導体レ―ザの製法でみたとき、半導体基板1
上に半導体層2を形成する工程(図1B)において、そ
の半導体層2を比較的高いn型不純物濃度を有するもの
として形成することによって、半導体層2からp型を有
する半導体領域3とn型を有する半導体領域4及び5か
らなる半導体領域6とを有する半導体層8を形成する工
程(図1D)における半導体領域5を形成する工程を省
略し、半導体領域6を半導体領域4からのみでなるもの
として形成するようにすることもできる。
[0049] In the above description, the embedded semiconductor laser
When viewed in detail, we have described the case where the n-type semiconductor region 6' consists of the n-type semiconductor regions 4' and 5'. The semiconductor substrate 1 can be made of a single n-type semiconductor layer having a high n-type impurity concentration.
In the step of forming the semiconductor layer 2 thereon (FIG. 1B), by forming the semiconductor layer 2 to have a relatively high n-type impurity concentration, the semiconductor layer 2 is separated from the p-type semiconductor region 3 and the n-type semiconductor region 3. In the step of forming a semiconductor layer 8 having a semiconductor region 6 consisting of semiconductor regions 4 and 5 having a structure (FIG. 1D), the step of forming the semiconductor region 5 is omitted, and the semiconductor region 6 is formed only from the semiconductor region 4. It can also be formed as

【0050】また、上述においては、活性層としての半
導体層23を有する半導体積層体20に、ガイド層とし
ての半導体層22及び24を有せしめる場合について述
べたが、それらを省略することもできる。
Furthermore, in the above description, a case has been described in which the semiconductor stack 20 having the semiconductor layer 23 as an active layer has the semiconductor layers 22 and 24 as guide layers, but they can also be omitted.

【0051】さらに、上述においては、半導体積層体2
0を、有機金属分子線エピタキシャル成長法によって形
成する場合を述べたが、他のそれ自体は公知の種々のエ
ピタキシャル成長法によって形成することもできる。
Furthermore, in the above description, the semiconductor stack 2
0 is formed by the organometallic molecular beam epitaxial growth method, but other layers can also be formed by various known epitaxial growth methods.

【0052】また、上述した本発明の実施例において、
「n型」を「p型」に、「p型」を「n型」に読み替え
た構成とすることもでき、さらに、半導体基板1、半導
体領域3′及び6′、半導体積層体20を構成している
半導体層、マスク層10などの材料を、上例の場合から
変更することもでき、その他、本発明の精神を脱するこ
となしに、種々の変型、変更をなし得るであろう。
[0052] Furthermore, in the embodiment of the present invention described above,
It is also possible to have a configuration in which "n-type" is read as "p-type" and "p-type" is replaced with "n-type", and the semiconductor substrate 1, semiconductor regions 3' and 6', and semiconductor stack 20 are also configured. The materials of the semiconductor layer, mask layer 10, etc. may be changed from those in the above example, and various other modifications and changes may be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明による埋込型半導体レ―ザの製法の実施
例を示す、順次の工程における略線的断面図(A、B、
D)及び平面図(C)である。
FIG. 1 is a schematic cross-sectional view (A, B,
D) and a plan view (C).

【図2】本発明による埋込型半導体レ―ザの製法の実施
例を示す、図1に示す順次の工程に続く、順次の工程に
おける略線的平面図(E)及び断面図(F、G)である
2A and 2B are schematic plan views (E) and cross-sectional views (F, F, G).

【図3】本発明による埋込型半導体レ―ザの製法の実施
例を示す、図2に示す順次の工程に続く、順次の工程に
おける略線的断面図である。
3A and 3B are schematic cross-sectional views showing sequential steps following the sequential steps shown in FIG. 2, showing an embodiment of the method for manufacturing a buried semiconductor laser according to the present invention.

【図4】従来の埋込型半導体レ―ザの製法を示す、順次
の工程における略線的断面図である。
FIG. 4 is a schematic cross-sectional view showing sequential steps in a conventional method for manufacturing a buried semiconductor laser.

【図5】従来の埋込型半導体レ―ザの製法を示す、図4
に示す順次の工程に続く、順次の工程における略線的断
面図である。
[Figure 5] Figure 4 shows the manufacturing method of a conventional buried semiconductor laser.
FIG. 3 is a schematic cross-sectional view of successive steps following the steps shown in FIG.

【図6】従来の埋込型半導体レ―ザの製法を示す、図5
に示す順次の工程に続く、順次の工程における略線的断
面図である。
[Fig. 6] Fig. 5 showing the manufacturing method of a conventional buried semiconductor laser.
FIG. 3 is a schematic cross-sectional view of successive steps following the steps shown in FIG.

【符号の説明】[Explanation of symbols]

1              半導体基板2    
          半導体層3、3′       
 半導体領域 4              半導体領域5    
          半導体領域6、6′      
  半導体領域 8              半導体層9     
         半導体基板体10        
      マスク層11             
 窓 12              溝 21、25        クラッド層としての半導体
層22、24        ガイド層としての半導体
層23              活性層としての半
導体層23a            障壁層としての
半導体層23b            井戸層として
の半導体層30              保護膜3
1、32        窓 34、35        電極層 41              半導体基板42  
            半導体層45       
       活性層としての半導体層45a    
        障壁層としての半導体層45b   
         井戸層としての半導体層46   
           ガイド層としての半導体層50
              半導体積層体60   
           半導体基板体61      
        マスク層63L、63R    欠除
部 65L、65R    半導体積層体 66、67        半導体層 64              メサ部69、70 
       電極層
1 Semiconductor substrate 2
Semiconductor layer 3, 3'
Semiconductor region 4 Semiconductor region 5
Semiconductor regions 6, 6'
Semiconductor region 8 Semiconductor layer 9
Semiconductor substrate body 10
Mask layer 11
Window 12 Grooves 21, 25 Semiconductor layers 22, 24 as cladding layers Semiconductor layer 23 as guide layer Semiconductor layer 23a as active layer Semiconductor layer 23b as barrier layer Semiconductor layer 30 as well layer Protective film 3
1, 32 Windows 34, 35 Electrode layer 41 Semiconductor substrate 42
semiconductor layer 45
Semiconductor layer 45a as an active layer
Semiconductor layer 45b as a barrier layer
Semiconductor layer 46 as a well layer
Semiconductor layer 50 as a guide layer
Semiconductor laminate 60
Semiconductor substrate body 61
Mask layers 63L, 63R Deleted portions 65L, 65R Semiconductor stacked bodies 66, 67 Semiconductor layer 64 Mesa portions 69, 70
electrode layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  高い比抵抗を有する半導体基板上に、
第1の導電型を有する第1の半導体領域と、第1の導電
型とは逆の第2の導電型を有する第2の半導体領域とが
、それら間にストライプ状の平面パタ―ンを有する溝を
形成するように形成され、上記半導体基板上に、第1の
クラッド層としての第1の半導体層と、超格子量子井戸
構造を有する活性層としての第2の半導体層と、第2の
クラッド層としての第3の半導体層とがそれらの順に積
層されている構成を有する半導体積層体が、上記溝を埋
めるように形成され、上記第1及び第2の半導体領域上
に、第1及び第2の電極層が付されていることを特徴と
する埋込型半導体レ―ザ。
[Claim 1] On a semiconductor substrate having high specific resistance,
A first semiconductor region having a first conductivity type and a second semiconductor region having a second conductivity type opposite to the first conductivity type have a striped planar pattern therebetween. A first semiconductor layer as a first cladding layer, a second semiconductor layer as an active layer having a superlattice quantum well structure, and a second semiconductor layer are formed on the semiconductor substrate to form a groove. A semiconductor stacked body having a structure in which a third semiconductor layer as a cladding layer is stacked in that order is formed so as to fill the groove, and the first and second semiconductor layers are stacked on the first and second semiconductor regions. A buried semiconductor laser characterized in that a second electrode layer is attached.
【請求項2】  高い比抵抗を有する半導体基板上に、
第1の導電型を有する第1の半導体領域と第2の導電型
を有する第2の半導体領域とが並置して形成されている
第1の半導体層を形成し、且つそれによって、上記半導
体基板と上記第1の半導体層とを有する半導体基板体を
形成する工程と、上記半導体基板体上に、上記第1の半
導体層の上記第1の半導体領域の上記第2の半導体領域
側と上記第2の半導体領域の上記第1の半導体領域側と
を外部に臨ませる、上記第1及び第2の半導体領域に対
して共通なストライプ状の平面パタ―ンを有する窓を有
するマスク層を形成する工程と、上記半導体基板体に対
する上記マスク層をマスクとするエッチング処理によっ
て、上記半導体基板体に、上記マスク層の窓に対応して
いるストライプ状の平面パタ―ンを有する溝を、上記第
1の半導体層側から上記半導体基板に達する深さに形成
し、且つそれによって、上記第1の半導体層の第1及び
第2の半導体領域から、上記溝を隔てて並置している第
1の導電型を有する第3の半導体領域と第2の導電型を
有する第4の半導体領域とを形成する工程と、上記半導
体基板体上への上記マスク層をマスクとする半導体選択
成長処理によって、上記半導体基板体上に、第1のクラ
ッド層としての第2の半導体層と、超格子量子井戸構造
を有する活性層としての第3の半導体層と、第2のクラ
ッド層としての第4の半導体層とがそれらの順に積層さ
れている構成を有する半導体積層体を、上記溝を埋める
ように形成する工程と、上記第3及び第4の半導体領域
上に、第1及び第2の電極層をそれぞれ形成する工程と
を有することを特徴とする埋込型半導体レ―ザの製法。
[Claim 2] On a semiconductor substrate having high specific resistance,
forming a first semiconductor layer in which a first semiconductor region having a first conductivity type and a second semiconductor region having a second conductivity type are formed in juxtaposition; and the first semiconductor layer, forming a semiconductor substrate body having the second semiconductor region side of the first semiconductor region of the first semiconductor layer and the first semiconductor layer on the semiconductor substrate body. forming a mask layer having a window having a striped planar pattern common to the first and second semiconductor regions, which exposes the first semiconductor region side of the second semiconductor region to the outside; step and etching treatment of the semiconductor substrate using the mask layer as a mask, grooves having a striped planar pattern corresponding to the windows of the mask layer are formed in the semiconductor substrate in the first groove. A first conductive layer is formed to a depth that reaches the semiconductor substrate from the semiconductor layer side thereof, and is juxtaposed with the trench from the first and second semiconductor regions of the first semiconductor layer. and a semiconductor selective growth process using the mask layer as a mask on the semiconductor substrate body. On the substrate body, a second semiconductor layer as a first cladding layer, a third semiconductor layer as an active layer having a superlattice quantum well structure, and a fourth semiconductor layer as a second cladding layer. a step of forming a semiconductor stack having a structure in which the semiconductor layers are stacked in that order so as to fill the groove, and forming first and second electrode layers on the third and fourth semiconductor regions, respectively. 1. A method for manufacturing an embedded semiconductor laser, comprising the steps of:
JP8469591A 1991-03-25 1991-03-25 Buried semiconductor laser and manufacture thereof Pending JPH04296078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8469591A JPH04296078A (en) 1991-03-25 1991-03-25 Buried semiconductor laser and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8469591A JPH04296078A (en) 1991-03-25 1991-03-25 Buried semiconductor laser and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH04296078A true JPH04296078A (en) 1992-10-20

Family

ID=13837805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8469591A Pending JPH04296078A (en) 1991-03-25 1991-03-25 Buried semiconductor laser and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH04296078A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252165A (en) * 1996-03-18 1997-09-22 Fujitsu Ltd Method for manufacturing compound semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252165A (en) * 1996-03-18 1997-09-22 Fujitsu Ltd Method for manufacturing compound semiconductor device

Similar Documents

Publication Publication Date Title
EP0486128B1 (en) A semiconductor optical device and a fabricating method therefor
JP2502949B2 (en) Semiconductor quantum well laser and method of manufacturing the same
JP3832200B2 (en) Semiconductor laser device
US5781577A (en) Semiconductor laser
JP2003017809A (en) Semiconductor light-emitting element and manufacturing method therefor
JPH04296078A (en) Buried semiconductor laser and manufacture thereof
JPH03151684A (en) Manufacture of multi-wavelength integrated semiconductor laser
US5805628A (en) Semiconductor laser
JP3409266B2 (en) Semiconductor laser and manufacturing method thereof
JPH0992924A (en) Semiconductor laser
JPH04296079A (en) Manufacture of semiconductor laser
JPS60250684A (en) Manufacture of 3-dimensional quantum well semiconductor laser
JPH04296080A (en) Distributed feedback semiconductor laser and manufacture thereof
JPS6119186A (en) Manufacture of two-wavelength monolithic semiconductor laser array
JPH0677605A (en) Semiconductor optical device and manufacturing method thereof
JP2833962B2 (en) Semiconductor laser and its manufacturing method
JP2626570B2 (en) Method for manufacturing semiconductor laser device
JP3891219B2 (en) Semiconductor laser device and manufacturing method thereof
KR100284766B1 (en) Semiconductor laser diodes, arrays thereof and manufacturing method thereof
JPS5896790A (en) Manufacture of buried hetero-structure semiconductor laser
JPH07193322A (en) Manufacture of semiconductor laser array
JPS5946082A (en) Photo semiconductor device and manufacture thereof
JPS61236187A (en) Semiconductor laser device and its manufacture
JPS58110086A (en) Semiconductor laser and its manufacturing method
JPH0396290A (en) Manufacturing method for semiconductor laser