JPH04296080A - 分布帰還型半導体レ―ザ及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野】本発明は、分布帰還型半導体レ―
ザ及びその製法に関する。

【０００１】

【従来の技術】従来、図１０〜図１３を伴って次に述べ
る分布帰還型半導体レ―ザの製法が提案されている。

【０００２】すなわち、ｎ型を有し且つＩｎＰでなる半
導体基板４１を用意する（図１０Ａ）。

【０００３】そして、半導体基板４１上に、ｎ型を有し
且つＩｎＰでなる半導体層４２と、ｎ型不純物またはｐ
型不純物のいずれも意図的に導入させていず且つＩｎＰ
でなるクラッド層としての半導体層４３と、ｎ型不純物
またはｐ型不純物のいずれも意図的に導入させていず且
つＩｎＧａＡｓＰ系でなるガイド層としての半導体層４
４と、ｎ型不純物またはｐ型不純物のいずれも意図的に
導入させていない活性層としての半導体層４５と、ｎ型
不純物またはｐ型不純物のいずれも意図的に導入させて
いず且つＩｎＧａＡｓＰ系でなるガイド層としての半導
体層４６とを、それらの順に、順次、エピタキシャル成
長法によって、積層して形成する（図１０Ｂ）。この場
合、活性層としての半導体層４５は、ＩｎＧａＡｓＰ系
でなり且つ薄い厚さ（例えば５０ｎｍ）を有する障壁層
としての半導体層４５ａとＩｎＧａＡｓ系でなり且つ薄
い厚さ（例えば１００ｎｍ）を有する井戸層としての半
導体層４５ｂとが順次交互に積層されている超格子量子
井戸構造を有する構成とし得る。

【０００４】次に、ガイド層としての半導体層４６に対
するマスクを用いたエッチング処理によって、半導体層
４６の上面を後述するメサ部６４の延長方向に延長して
いる凹凸回折格子面４９に形成する（図１０Ｃ、Ｄ）。 なお、図１０Ｃ及びＤは、互に直交する面上での断面図
を示す。

【０００５】次に、半導体層４６の凹凸回折格子面４９
でなる上面上に、ｎ型不純物またはｐ型不純物のいずれ
も意図的に導入させていず且つＩｎＰでなるクラッド層
としての半導体層４７と、ｐ型を有し且つＩｎＰでなる
クラッド層としての半導体層４８とをそれらの順に、順
次、エピタキシャル成長法によって積層して形成し、且
つそれによって、半導体基板４１と上述した半導体層４
２〜４８による半導体積層体５０とを有する半導体基板
体６０を形成する（図１１Ｅ）。

【０００６】次に、半導体基板体６０上に、半導体積層
体５０側において、ストライプ状の平面パタ―ンを有し
且つ例えばＳｉＯ２　でなるマスク層６１を、そのマス
ク材層を半導体基板体６０上にスパッタリング法によっ
て形成し、次でそのマスク材層上にフォトレジストでな
るマスク層を形成し、次でマスク材層に対するフォトレ
ジストでなるマスク層をマスクとするＣ２　Ｆ６　ガス
を用いた反応性イオンエッチング処理を行うことによっ
て形成する（図１１Ｆ）。

【０００７】次に、半導体基板体６０に対するマスク層
６１をマスクとするエッチング処理、例えばＢｒガスを
用いた反応性イオンエッチング処理によって、半導体基
板体６０に、マスク層６１下の領域の両側において、欠
除部６３Ｌ及び６３Ｒを半導体基板４１に達する深さに
形成し、且つそれによって、半導体基板体６０に、マス
ク層６１下の領域でなるストライプ状の平面パタ―ンを
有するメサ部６４を形成する（図１２Ｇ）。

【０００８】次に、エピタキシャル成長法による半導体
成長処理を行った場合、半導体層が、半導体基板体６０
の欠除部６３Ｌ及び６３Ｒに臨んでいる半導体基板４１
上には成長するが、マスク層６１上にはその材質上実質
的に成長しない、という半導体層の選択成長性があるこ
とを利用して、半導体基板体６０上へのマスク層６１を
マスクとするエピタキシャル成長法による半導体成長処
理によって、半導体基板体６０上に、ｐ型を有する半導
体層６６とｎ型を有する半導体層６７とがそれらの順に
積層されている構成を有する半導体積層体６５Ｌ及び６
５Ｒを、欠除部６３Ｌ及び６３Ｒをそれぞれ埋めるよう
に形成する（図１２Ｈ）。

【０００９】次に、半導体基板体６０のメサ部６４上か
ら、マスク層６１を除去する（図１２Ｉ）。

【００１０】次に、半導体基板体６０上に、メサ部６４
、及び半導体積層体６５Ｌ及び６５Ｒ上に連続延長して
いるとともに、ｐ＋　型を有し且つＩｎＧａＡｓ系でな
る電極付層としての半導体層６８を、エピタキシャル成
長法によって、形成する（図１３Ｊ）。

【００１１】次に、半導体層６８上に、メサ部６４側と
は反対側において、電極層６９を形成し、また、半導体
基板４１上に、メサ部６４側とは反対側において、他の
電極層７０を形成し、分布帰還型半導体レ―ザを得る（
図１３Ｋ）。

【００１２】以上が、従来提案されている分布帰還型半
導体レ―ザの製法である。

【００１３】このような従来の分布帰還型半導体レ―ザ
の製法によって製造される従来の分布帰還型半導体レ―
ザ（図１３Ｋ）による場合、電極層６９及び７０間に、
電源を電極層６９側を正極性として接続すれば、その電
源から、電流が、電極層６９及び７０、半導体層６８、
及び半導体基板体６０の半導体基板４１を通じて、半導
体基板体６０のメサ部６４従って、メサ部６４における
活性層としての半導体層４５に、その厚さ方向に横切っ
て流れ、それに応じて、活性層としての半導体層４５に
おいて発光が得られ、その光が、活性層としての半導体
層４５及びガイド層としての半導体層４４及び４６に、
クラッド層としての半導体層４３、４７及び４８によっ
て閉じ込められて伝播する。そして、その光が、ガイド
層としての半導体層４６の上面が凹凸回折格子面４９で
なり、従って、ガイド層としての半導体層４６とクラッ
ド層としての半導体層４７との界面が凹凸回折格子面で
なるので、凹凸回折格子面４９の周期に応じた波長を有
する分について、分布反射し、次で、活性層としての半
導体層４５及びガイド層としての半導体層４４及び４６
に、同様に、クラッド層としての半導体層４３、４７及
び４８によって閉じ込められて伝播し、その光が上述し
たように分布反射する。よって、凹凸回折格子面４９の
周期に応じた波長でのレ―ザ発振が得られ、そして、そ
のレ―ザ発振にもとずくレーザ光が、半導体基板体６０
のメサ部４の延長方向と直交する相対向する端面中の一
方から、外部に出射して得られる。従って、分布帰還型
半導体レ―ザとしての機能が得られる。

【００１４】また、図１３Ｋで上述した従来の分布帰還
型半導体レ―ザによれば、電極層６９及び７０が、半導
体基板体６０のメサ部６４の外、半導体積層体６５Ｌ及
び６５Ｒと対向しているが、それら半導体積層体６５Ｌ
及び６５Ｒが、ｐ型を有する半導体層６６とｎ型を有す
る半導体層６７とが積層されている構成を有し、従って
、内部に、逆方向電圧が印加されるｐｎ接合を形成して
いるので、上述した半導体レ―ザとしての機能が得られ
るとき、電源からの電流が、半導体基板体６０のメサ部
６４、従って、そのメサ部６４における活性層としての
半導体層４５に、電極層６９及び７０、半導体基板体６
０の半導体基板４１及び半導体層６８を通じて、高密度
に流れる。このため、上述した分布帰還型半導体レ―ザ
としての機能が、低い閾値電圧で且つ高い効率で得られ
る。

【００１５】さらに、図１３Ｋに示す従来の分布帰還型
半導体レ―ザによれば、半導体積層体６５Ｌ及び６５Ｒ
が、半導体基板体６０上に、メサ部４５を形成している
欠除部６３Ｌ及び６３Ｒを埋めるように形成されている
ので、活性層としての半導体層４５を有するメサ部６４
の相対向する両側面が、半導体積層体６５Ｌ及び６５Ｒ
によって外部の汚染などから保護されている構成を有し
、従って、分布帰還型半導体レ―ザとしての機能が長期
に亘り安定に得られる。

【００１６】また、図１３Ｋに示す従来の分布帰還型半
導体レ―ザによれば、半導体積層体６５Ｌ及び６５Ｒが
、半導体基板体６０上に、メサ部４５を形成している欠
除部６３Ｌ及び６３Ｒを埋めるように形成され、そして
、半導体基板体６０上に、メサ部４５、及び半導体積層
体６５Ｌ及び６５Ｒ上に連続延長している電極付層とし
ての半導体層６８が形成されているので、半導体層６８
を、上面段差がないものとして形成することができ、従
って、プレナ型半導体レ―ザを提供することができる。

【００１７】また、図１０〜図１３で上述した従来の分
布帰還型半導体レ―ザの製法によれば、上述した特徴を
有する従来の分布帰還型半導体レ―ザを製造することが
できる。

【００１８】

【発明が解決しようとする課題】図１３Ｋに示す従来の
分布帰還型半導体レ―ザの場合、分布帰還型半導体レ―
ザが分布帰還型であるために必要な凹凸回折格子面が、
半導体積層体５０の内部に、その半導体積層体５０を構
成している半導体層４２〜４８の面に沿って延長してい
る構成を有し、このため、従来の分布帰還型半導体レ―
ザの製法について後述するところからも明らかであるが
、半導体基板１上に、まず半導体積層体５０の一部を構
成する半導体層（半導体層４２〜４６）を半導体成長処
理によって積層して形成し、次に、その半導体層中の最
上層（半導体層４６）の上面に、エッチング処理によっ
て、凹凸回折格子面５９を形成し、次に、その凹凸回折
格子面４９を形成した半導体層（半導体層４６）上に、
半導体積層体５０を構成する他の半導体層（半導体層４
７及び４８）を、再度の半導体成長処理によって積層し
て形成する必要があり、このため、分布帰還型半導体レ
―ザを製造するのに多くの工程を要し、分布帰還型半導
体レ―ザを、容易、廉価に提供することができない、と
いう欠点を有していた。

【００１９】また、図１３Ｋに示す従来の分布帰還型半
導体レ―ザの場合、上述したように、上述した分布帰還
型半導体レ―ザとしての機能を得るとき、電源からの電
流を、メサ部６４における活性層としての半導体層４５
に高密度に流すことができるが、その電流が、活性層と
しての半導体層４５に、その厚さを横切って流れるので
、活性層としての半導体層４５を超格子量子井戸構造を
有するものとするとき、その超格子量子井戸構造を構成
している障壁層としての半導体層４５ｂのために、活性
層としての半導体層４５に、電源からの電流を、大きな
値で流すのに一定の限度を有していた。このため、活性
層としての半導体層４５を超格子量子井戸構造を有する
ものとするとき、レーザ光を大きな輝度で得るのに一定
の限度を有する、という欠点を有していた。

【００２０】また、図１０〜図１３で上述した従来の分
布帰還型半導体レ―ザの製法の場合、半導体成長処理を
、（ｉ）　半導体基板４１上に爾後半導体積層体５０の
一部を構成する半導体層（半導体層４２〜４６）を形成
する（図１０Ｂ）ときと、（ｉｉ）その後、その半導体
層中の最上層（半導体層４６）の上面をエッチング処理
によって凹凸回折格子面４９にさせ（図１０Ｃ、Ｄ）て
後、その最上層の凹凸回折格子面４９でなる上面上に半
導体積層体５０の他部を構成する半導体層（半導体層４
７及び４８）を形成することによって、半導体基板１と
半導体積層体５０とを有する半導体基板体６０を形成す
る（図１１Ｅ）ときと、（ｉｉｉ）　その後、半導体基
板体６０上にマスク層６１を用いたエッチング処理によ
って欠除部６３Ｌ及び６３Ｒを形成することによってメ
サ部６４を形成し（図１２Ｇ）てから、半導体基板体６
０上に、欠除部６３Ｌ及び６３Ｒをそれぞれ埋めるよう
に、半導体積層体６５Ｌ及び６５Ｒを形成する（図１２
Ｈ）ときと、（ｉｖ）その後、マスク層６１をメサ部６
４上から除去し（図１２Ｉ）てから、半導体基板体６０
上に、メサ部６４及び半導体積層体６５Ｌ及び６５Ｒ上
に連続延長している半導体層６８を形成する（図１３Ｊ
）ときとの４回も、必要とし、従って、分布帰還型半導
体レ―ザを製造するのに多くの工程数と多くの困難を伴
う、という欠点を有していた。

【００２１】また、図１０〜図１３で上述した従来の分
布帰還型半導体レ―ザの製法の場合、半導体基板４１上
に半導体積層体５０を形成することによって半導体基板
体６０を形成し（図１１Ｆ）て後、半導体基板体６０に
マスク層６１を用いたエッチング処理によって欠除部６
３Ｌ及び６３Ｒを形成し、それによってメサ部６４を形
成し（図１２Ｇ）ているので、その後、半導体基板体６
０上に、欠除部６３Ｌ及び６３Ｒを埋めるように、半導
体積層体６５Ｌ及び６５Ｒを形成する（図１２Ｈ）必要
があり、そして、そのとき、加熱を伴うことから、メサ
部６４がマスク層６１によって覆われている状態で、加
熱される。このため、メサ部６４とマスク層６１との間
の熱膨脹係数の差によって、メサ部６４、従って、活性
層としての半導体層４５に応力が与えられる。従って、
メサ部６４における活性層としての半導体層４５が初期
の特性を有しているものから劣化している特性しか有し
ないものに変化し、よって、分布帰還型半導体レ―ザを
、分布帰還型半導体レ―ザとしての機能が所期の特性で
得られるものとして製造するのが、困難である、という
欠点を有していた。

【００２２】よって、本発明は、上述した欠点のない、
新規な分布帰還型半導体レ―ザ、及びその製法を提案せ
んとするものである。

【００２３】

【課題を解決するための手段】本願第１番目の発明によ
る分布帰還型半導体レ―ザは、（ｉ）　第１の導電型を
有する半導体基板上に、第１の導電型とは逆の第２の導
電型を有する第１の半導体層と第１の導電型を有する第
２の半導体層とがそれらの順に積層されている構成を有
する第１及び第２の半導体積層体が、それら間にストラ
イプ状の平面パタ―ンを有し且つ上記平面パタ―ンの長
さ方向に延長している相対向する内側面中の少なくとも
一方が上記平面パタ―ンの長さ方向に周期性を有してい
る凹凸回折格子面でなる溝が形成されるように形成され
、また、（ｉｉ）上記半導体基板上に、第１のクラッド
層としての第１の半導体層と、活性層としての第２の半
導体層と、第２のクラッド層としての第３の半導体層と
、第１の導電型とは逆の第２の導電型を有する第４の半
導体層とがそれらの順に積層されている構成を有する第
３の半導体積層体が、上記溝を埋めるように形成され、
そして、（ｉｉｉ）　上記第３の半導体積層体に、上記
半導体基板側とは反対側において、第１の電極層が付さ
れ、上記半導体基板に、上記第３の半導体積層体側とは
反対側において、第２の電極層が付されている構成を有
する。

【００２４】本願第２番目の発明による分布帰還型半導
体レ―ザの製法は、（ｉ）　第１の導電型を有する半導
体基板上に、第１の導電型とは逆の第２の導電型を有す
る第１の半導体層と第１の導電型を有する第２の半導体
層とがそれらの順に積層されている構成を有する第１の
半導体積層体を形成し、且つそれによって、上記半導体
基板と上記第１の半導体積層体とを有する半導体基板体
を形成する工程と、（ｉｉ）上記半導体基板体上に、ス
トライプ状の平面パタ―ンを有し且つ上記平面パタ―ン
の長さ方向に延長している相対向する内側面中の少なく
とも一方が上記平面パタ―ンの長さ方向に周期性を有し
ている凹凸回折格子面でなる窓を形成しているマスク層
を形成する工程と、（ｉｉｉ）　上記半導体基板体に対
する上記マスク層をマスクとするエッチング処理によっ
て、上記半導体基板体に、上記マスク層の上記窓に対応
しているストライプ状の平面パタ―ンを有し且つ上記平
面パタ―ンの長さ方向に延長している相対向する内側面
中の少なくとも一方が上記平面パタ―ンの長さ方向に周
期性を有している凹凸回折格子面でなる溝を、上記第１
の半導体積層体側から上記半導体基板に達する深さに形
成し、且つそれによって上記第１の半導体積層体から、
上記溝を隔てて並置され且つ第２の導電型を有する第３
の半導体層と第１の導電型を有する第４の半導体層とが
それらの順に積層されている構成を有する第２及び第３
の半導体積層体を形成する工程と、（ｉｖ）上記半導体
基板体上への上記マスク層をマスクとする半導体成長処
理によって、上記半導体基板体上に、第１のクラッド層
としての第５の半導体層と、活性層としての第６の半導
体層と、第２のクラッド層としての第７の半導体層と、
第１の導電型を有する第８の半導体層とがそれらの順に
積層されている構成を有する第４の半導体積層体を、上
記溝を埋めるように形成する工程と、（ｖ）　上記第４
の半導体積層体上に、上記半導体基板側とは反対側にお
いて、第１の電極層を形成し、上記半導体基板上に、上
記第４の半導体積層体側とは反対側において、第２の電
極層を形成する工程とを有する。

【００２５】本願第３番目の発明による分布帰還型半導
体レ―ザは、本願第１番目の発明による分布帰還型半導
体レ―ザにおいて、その第１及び第２の半導体層が積層
されている構成を有する第１及び第２の半導体積層体が
、半導体基板に比し高い比抵抗を有する第１及び第２の
半導体層にそれぞれ置換され、これに応じて、第１及び
第２の半導体積層体を第１及び第２の半導体層と読み替
え、第３の半導体積層体を単に半導体積層体と読み替え
たことを除いて、本願第１番目の発明による分布帰還型
半導体レ―ザと同様の構成を有する。

【００２６】本願第４番目の発明による分布帰還型半導
体レ―ザの製法は、本願第２番目の発明による分布帰還
型半導体レ―ザの製法における、第１の導電型を有する
半導体基板上に、第１及び第２の半導体層が積層されて
いる構成を有する第１の半導体積層体を形成し、且つそ
れによって半導体基板と第１の半導体積層体とを有する
半導体基板体を形成する工程が、同じ半導体基板上に、
それに比し高い比抵抗を有する第１の半導体層を形成し
、且つそれによって、半導体基板と第１の半導体層とを
有する半導体基板体を形成する工程に変更され、これに
応じて、半導体基板上に、半導体積層体を形成し、且つ
それによって半導体基板と第１の半導体積層体とを有す
る半導体基板体を形成する工程の次の工程以後の工程が
、第１、第２及び第３の半導体積層体を第１、第２及び
第３の半導体層とそれぞれ読み替え、第５、第６、第７
及び第８の半導体層を第４、第５、第６及び第７の半導
体層とそれぞれ読み替え、第４の半導体積層体を短の半
導体積層体と読み替えた工程であることを除いて、本願
第２番目の発明による分布帰還型半導体レ―ザの製法と
同様である。

【００２７】本願第５番目の発明による分布帰還型半導
体レ―ザは、本願第１番目の発明による分布帰還型半導
体レ―ザにおいて、その第１及び第２の半導体積層体が
省略され、従って、溝が省略され、これに応じて第３の
半導体積層体が単なる半導体積層体として半導体基板上
に直接的に形成されていることを除いて、本願第１番目
の発明による分布帰還型半導体レ―ザと同様の構成を有
する。

【００２８】本願第６番目の発明による分布帰還型半導
体レ―ザの製法は、本願第２番目の発明による分布帰還
型半導体レ―ザの製法において、半導体基板上に第１及
び第２の半導体層がそれらの順に積層されている構成を
有する第１の半導体積層体を形成し、且つそれによって
半導体基板と第１の半導体積層体とを有する半導体基板
体５を形成する工程が省略され、これに応じて、本願第
２番目の発明による分布帰還型半導体レ―ザの製法の場
合において半導体基板体上にマスク層を形成するのに替
え、半導体基板上にマスク層を形成し、また、半導体基
板体に溝を形成し、且つそれによって、第１の半導体積
層体から第２及び第３の半導体積層体を形成する工程が
省略され、これに応じて、半導体基板体に溝を形成し、
且つそれによって、第１の半導体積層体から第２及び第
３の半導体積層体を形成する工程の次の工程以後の工程
が、半導体基板体を半導体基板と読み替え、第５、第６
、第７及び第８の半導体層を第１、第２、第３及び第４
の半導体層とそれぞれ読み替え、第４の半導体積層体を
単に半導体積層体と読み替えた工程であることを除いて
、本願第２番目の発明による分布帰還型半導体レ―ザの
製法と同様である。

【００２９】本願第７番目の発明による分布帰還型半導
体レ―ザは、（ｉ）　高い比抵抗を有する半導体基板上
に、第１の導電型を有する第１の半導体領域と、第１の
導電型とは逆の第２の導電型を有する第２の半導体領域
とが、それら間にストライプ状の平面パタ―ンを有し且
つ上記平面パタ―ンの長さ方向に延長している相対向す
る内側面中の少なくとも一方が上記平面パタ―ンの長さ
方向に周期性を有している凹凸回折格子面でなる溝が形
成されるように形成され、また、（ｉｉ）上記半導体基
板上に、第１のクラッド層としての第１の半導体層と、
活性層としての第２の半導体層と、第２のクラッド層と
しての第３の半導体層とがそれらの順に積層されている
構成を有する半導体積層体が、上記溝を埋めるように形
成され、そして、（ｉｉｉ）　上記第１及び第２の半導
体領域上に、第１及び第２の電極層が付されている構成
を有する。

【００３０】本願第８番目の発明による分布帰還型半導
体レ―ザの製法は、（ｉ）　高い比抵抗を有する半導体
基板上に、第１の導電型を有する第１の半導体領域と第
２の導電型を有する第２の半導体領域とが並置して形成
されている第１の半導体層を形成し、且つそれによって
、上記半導体基板と上記半導体層とを有する半導体基板
体を形成する工程と、（ｉｉ）上記半導体基板体上に、
上記第１の半導体層の上記第１の半導体領域の上記第２
の半導体領域側と上記第２の半導体領域の上記第１の半
導体領域側とを外部に臨ませる、上記第１及び第２の半
導体領域に対して共通なストライプ状の平面パタ―ンを
有し且つ上記平面パタ―ンの長さ方向に延長している相
対向する内側面中の少なくとも一方が上記平面パタ―ン
の長さ方向に周期性を有している凹凸回折格子面でなる
窓を有するマスク層を形成する工程と、（ｉｉｉ）　上
記半導体基板体に対する上記マスク層をマスクとするエ
ッチング処理によって、上記半導体基板体に、上記マス
ク層の窓に対応しているストライプ状の平面パタ―ンを
有し且つ少なくとも一方の内側面が長手方向に延長して
いる凹凸回折格子面でなる溝を、上記第１の半導体層側
から上記半導体基板に達する深さに形成し、且つそれに
よって、上記第１の半導体層の第１及び第２の半導体領
域から、上記溝を隔てて並置している第１の導電型を有
する第３の半導体領域と第２の導電型を有する第４の半
導体領域とを形成する工程と、（ｉｖ）上記半導体基板
体上への上記マスク層をマスクとする半導体成長処理に
よって、上記半導体基板体上に、第１のクラッド層とし
ての第２の半導体層と、活性層としての第３の半導体層
と、第２のクラッド層としての第４の半導体層と、第１
の導電型を有する第５の半導体層とがそれらの順に積層
されている構成を有する半導体積層体を、上記溝を埋め
るように形成する工程と、（ｖ）　上記第３及び第４の
半導体領域上に、第１及び第２の電極層をそれぞれ形成
する工程とを有する。

【００３１】

【作用・効果】本願第１番目の発明による分布帰還型半
導体レ―ザによれば、半導体基板が図１３Ｋで前述した
従来の分布帰還型半導体レ―ザの半導体基板４１に対応
し、第４の半導体積層体が図１３Ｋで前述した従来の分
布帰還型半導体レ―ザの半導体基板体６０を構成してい
るメサ部６４とそのメサ部６４上に延長している半導体
層６８とからなる構成に対応し、第２及び第３の半導体
積層体が図１３Ｋで前述した従来の分布帰還型半導体レ
―ザの半導体積層体６５Ｌ及び６５Ｒにそれぞれ対応し
、第１、及び第２の電極層が図１３Ｋで前述した従来の
分布帰還型半導体レ―ザの半導体層６８、及び半導体基
板体６０の半導体基板４１にそれぞれ付されている電極
層６９及び７０にそれぞれ対応している。

【００３２】従って、第１及び第２の電極層間に、図１
３Ｋで前述した従来の分布帰還型半導体レ―ザの場合に
準じて、電源を所定の極性で接続すれば、その電源から
、図１３Ｋで前述した従来の分布帰還型半導体レ―ザの
場合に準じて、電流が、第１及び第２の電極層及び半導
体基板を通じて、第４の半導体積層体、従って、第４の
半導体積層体における活性層としての第６の半導体層に
流れ、それに応じて、活性層としての第６の半導体層に
おいて発光が得られ、その光が、図１３Ｋで前述した従
来の分布帰還型半導体レ―ザの場合に準じて、活性層と
しての第６の半導体層に、第１及び第２のクラッド層と
しての第５及び第７の半導体層によって閉じ込められて
伝播する。そして、その光が、第４の半導体積層体と第
２及び第３の半導体積層体中のいずれか一方または双方
との間の界面が、溝の凹凸回折格子面でなる相対向する
内側面中のいずれか一方または双方による凹凸回折格子
面でなるので、凹凸回折格子面の周期に応じた波長を有
する分について、分布反射し、次で、活性層としての第
６の半導体層に、同様に、第１及び第２のクラッド層と
しての第５及び第７の半導体層によって閉じ込められて
伝播し、その光が上述したように分布反射する。よって
、図１３Ｋで前述した従来の分布帰還型半導体レ―ザの
場合に準じて、凹凸回折格子面の周期に応じた波長での
レ―ザ発振が得られ、そして、そのレ―ザ発振にもとず
くレーザ光が、第４の半導体積層体の一方の端面から、
外部に出射して得られる。従って、図１３Ｋで前述した
従来の分布帰還型半導体レ―ザの場合と同様に、分布帰
還型半導体レ―ザとしての機能が得られる。

【００３３】また、本願第１番目の発明による分布帰還
型半導体レ―ザによれば、第４の半導体積層体が、半導
体基板体上に、第２及び第３の半導体積層体間のストラ
イプ状の平面パタ―ンを有する溝を埋めるように形成さ
れ、そして、第２及び第３の半導体積層体が、第２の導
電型を有する第３の半導体層と第１の導電型を有する第
４の半導体層とが積層されている構成を有し、従って内
部に、逆方向電圧が印加されるｐｎ接合を形成している
ので、上述した半導体レ―ザとしての機能が得られると
き、電源からの電流が、第４の半導体積層体、従って、
その第４の半導体積層体における活性層としての第６の
半導体層に、第１及び第２の電極層及び半導体基板を通
じて、図１３Ｋで前述した従来の分布帰還型半導体レ―
ザの場合と同様に、高密度に流れる。このため、上述し
た半導体レ―ザとしての機能が、第４の半導体積層体に
おける活性層としての第６の半導体層が図１３Ｋで前述
した従来の分布帰還型半導体レ―ザの場合と同様に、低
い閾値電圧で且つ高い効率で得られる。

【００３４】さらに、第４の半導体積層体が、半導体基
板上に、第２及び第３の半導体積層体間の溝を埋めるよ
うに形成されているので、第４の半導体積層体の相対向
する両側面が、図１３Ｋで前述した従来の分布帰還型半
導体レ―ザの場合に準じて、第２及び第３の半導体積層
体によって外部の汚染などから保護されている構成を有
し、従って、半導体レ―ザとしての機能が、図１３Ｋで
前述した従来の分布帰還型半導体レ―ザの場合と同様に
、長期に亘り安定に得られる。

【００３５】また、第４の半導体積層体が、半導体基板
上に、第２及び第３の半導体積層体間の溝を埋めるよう
に形成されているので、第４の半導体積層体と第２及び
第３の半導体積層体とを、上面段差がほとんどないか、
あるとしても僅かしかないものとして形成することがで
き、従って、図１３Ｋで前述した従来の分布帰還型半導
体レ―ザの場合と同様に、プレナ型半導体レ―ザを提供
することができる。

【００３６】また、以上のことから、本願第２番目の発
明による分布帰還型半導体レ―ザの製法によれば、図１
０〜図１３で前述した従来の分布帰還型半導体レ―ザの
製法の場合に準じて、上述した特徴を有する分布帰還型
半導体レ―ザを製造することができる。

【００３７】しかしながら、本願第１番目の発明による
分布帰還型半導体レ―ザの場合、分布帰還型半導体レ―
ザが分布帰還型であるために必要な凹凸回折格子面が、
第３の半導体積層体のストライプ状の平面パタ―ンの長
さ方向に沿って延長している側面上に形成されている構
成を有するので、本願第２番目の発明による分布帰還型
半導体レ―ザの製法について次に述べるところからも明
らかであるが、半導体基板上に、爾後第１及び第２の半
導体積層体となる半導体積層体を、その半導体積層体と
半導体基板とによる半導体基板体を形成するように、半
導体成長処理によって形成し、次に、その半導体基板体
に、溝を、半導体積層体から第１及び第２の半導体積層
体が形成されるように形成し、次に、溝を埋めるように
第３の半導体積層体を形成する、という工程をとること
によって製造することができ、よって、分布帰還型半導
体レ―ザを、図１３Ｋで前述した従来の分布帰還型半導
体レ―ザの場合に比し容易、廉価に提供することができ
る。

【００３８】また、本願第２番目の発明による分布帰還
型半導体レ―ザの製法によれば、半導体成長処理を、（
ｉ）　半導体基板上に第１及び第２の半導体層がそれら
の順に積層されている構成を有する第１の半導体積層体
を形成し、それによって半導体基板と第１の半導体積層
体とを有する半導体基板体を形成するときと、（ｉｉ）
半導体基板体に、ストライプ状の平面パタ―ンを有する
溝を形成し、またそれによって第１の半導体積層体から
第２及び第３の半導体積層体を形成して後、活性層とし
ての第６の半導体層を有する第４の半導体積層体を、溝
を埋めるように形成するときとの２回しか必要とせず、
従って、分布帰還型半導体レ―ザを、図１０〜図１３で
前述した従来の分布帰還型半導体レ―ザの製法の場合に
比し少ない工程数で、容易に製造することができる。

【００３９】また、本願第２番目の発明による分布帰還
型半導体レ―ザの製法によれば、活性層としての第６の
半導体層を有する第４の半導体積層体を形成して後、そ
の第４の半導体積層体を、マスク層などで覆われている
状態で、第４の半導体積層体における活性層としての第
６の半導体層が初期の特性を有しているものから劣化し
ている特性を有するものに変化するおそれを有するよう
な高い温度に加熱する、というような処理を必要としな
いので、半導体レ―ザを、半導体レ―ザとしての機能が
所期の特性で得られるものとして、容易に製造すること
ができる。

【００４０】また、本願第３番目の発明による分布帰還
型半導体レ―ザによれば、上述した事項を除いて、本願
第１番目の発明による分布帰還型半導体レ―ザと同様の
構成を有し且つ本願第４番目の発明による分布帰還型半
導体レ―ザの製法について次に述べるところからも明ら
かとなるので、詳細説明は省略するが、第１及び第２の
半導体積層体を第１及び第２の半導体層と読み替え、ま
た第３の半導体積層体を単に半導体積層体と読み替えた
、本願第１番目の発明による分布帰還型半導体レ―ザの
場合と同様の作用効果が得られる。

【００４１】また、本願第４番目の発明による分布帰還
型半導体レ―ザの製法は、本願第２番目の発明による分
布帰還型半導体レ―ザの製法と上述した事項を除いて同
様であるので、詳細説明は省略するが、本願第２番目の
発明による分布帰還型半導体レ―ザの製法の上述した作
用効果において、第１、第２及び第３の半導体積層体を
第１、第２及び第３の半導体層とそれぞれ読み替え、ま
た、第５、第６、第７及び第８の半導体層を第４、第５
、第６及び第７の半導体層とそれぞれ読み替え、さらに
、第４の半導体積層体を単に半導体積層体と読み替えた
、本願第２番目の発明による分布帰還型半導体レ―ザの
製法の場合と同様の作用効果が得られる。

【００４２】また、本願第５番目の発明による分布帰還
型半導体レ―ザによれば、上述した事項を除いて、本願
第１番目の発明による分布帰還型半導体レ―ザと同様の
構成を有し且つ本願第６番目の発明による分布帰還型半
導体レ―ザの製法について次に述べるところからも明ら
かとなるので、詳細説明は省略するが、本願第１番目の
発明による分布帰還型半導体レ―ザの場合と同様の作用
効果が得られる。

【００４３】さらに、本願第６番目の発明による分布帰
還型半導体レ―ザの製法は、本願第２番目の発明による
分布帰還型半導体レ―ザの製法と上述した事項を除いて
同様であるので、詳細説明は省略するが、本願第１番目
の発明による分布帰還型半導体レ―ザの製法の上述した
作用効果において、半導体基板体を半導体基板と読み替
え、第５、第６、第７及び第８の半導体層を、第１、第
２、第３及び第４の半導体層とそれぞれ読み替え、第４
の半導体積層体を単に半導体積層体と読み替えた本願第
２番目の発明よる分布帰還型半導体レ―ザの製法の場合
と同様の作用効果が得られる。ただし、本願第６番目の
発明による分布帰還型半導体レ―ザの製法の場合、本願
第２番目の発明による分布帰還型半導体レ―ザの製法に
おける溝に対応している溝及びその溝を隔てて並置され
ている第２及び第３の半導体積層体に対応している半導
体積層体を形成しないので、それら溝及び第２及び第３
の半導体積層体を有することによる本願第２番目の発明
による分布帰還型半導体レ―ザの製法で述べた作用効果
は得られないとしても、半導体成長処理を、本願第２番
目の発明による分布帰還型半導体レ―ザの製法の場合に
比し少ない１回の回数しか必要としないので、分布帰還
型半導体レ―ザを、本願第２番目の発明による分布帰還
型半導体レ―ザの製法の場合に比しさらに容易に製造す
ることができる。

【００４４】また、本願第７番目の発明による分布帰還
型半導体レ―ザによれば、半導体積層体が図１３Ｋで前
述した従来の分布帰還型半導体レ―ザの半導体基板体６
０を構成しているメサ部６４に対応し、第１の半導体領
域が図１３Ｋで前述した従来の分布帰還型半導体レ―ザ
の半導体基板体６０のｎ型を有する半導体基板４１に対
応し、第２の半導体領域が図１３Ｋで前述した従来の分
布帰還型半導体レ―ザの半導体基板体６０上に形成され
ている半導体層６８に対応し、第１、及び第２の電極層
が図１３Ｋで前述した従来の分布帰還型半導体レ―ザの
半導体層６８、及び半導体基板体６０の半導体基板４１
にそれぞれ付されている電極層６９及び７０にそれぞれ
対応している。

【００４５】従って、第１及び第２の電極層間に、図１
３Ｋで前述した従来の分布帰還型半導体レ―ザの場合に
準じて、電源を所定の極性で接続すれば、その電源から
、図１３Ｋで前述した従来の分布帰還型半導体レ―ザの
場合に準じて、電流が、第１及び第２の電極層、及び第
１及び第２の半導体領域を通じて、半導体積層体、従っ
て、半導体積層体における活性層としての第２の半導体
層に流れ、それに応じて、活性層としての第２の半導体
層において発光が得られ、その光が、図１３Ｋで前述し
た従来の分布帰還型半導体レ―ザの場合に準じて、活性
層としての第２の半導体層に、第１及び第２のクラッド
層としての第１及び第３の半導体層によって閉じ込めら
れて伝播する。そして、その光が、半導体積層体と第１
及び第２の半導体領域中のいずれか一方との間の界面が
、溝の凹凸回折格子面でなる相対向する内側面中のいず
れか一方または双方による凹凸回折格子面でなるので、
凹凸回折格子面の周期に応じた波長を有する分について
、分布反射し、次で、活性層としての第１の半導体層に
、同様に、クラッド層としての第１及び第３の半導体層
によって閉じ込められて伝播し、その光が上述したよう
に分布反射する。よって、図１３Ｋで前述した従来の分
布帰還型半導体レ―ザの場合に準じてレ―ザ発振が得ら
れ、そして、そのレ―ザ発振にもとずくレーザ光が、半
導体積層体の一方の端面から、外部に出射して得られる
。従って、図１３Ｋで前述した従来の分布帰還型半導体
レ―ザの場合と同様に、分布帰還型半導体レ―ザとして
の機能が得られる。

【００４６】また、本願第７番目の発明による分布帰還
型半導体レ―ザによれば、半導体積層体が、半導体基板
上に、第１及び第２の半導体領域間のストライプ状の平
面パタ―ンを有する溝を埋めるように形成され、そして
、第１及び第２の半導体領域上にそれぞれ第１及び第２
の電極層が付されている構成を有するので、上述した半
導体レ―ザとしての機能が得られるとき、電源からの電
流が、半導体積層体に、第１及び第２の電極層、及び第
１及び第２の半導体領域を通じて、図１３Ｋで前述した
従来の分布帰還型半導体レ―ザの場合と同様に、高密度
に流れる。このため、上述した分布帰還型半導体レ―ザ
としての機能が、低い閾値電圧で且つ高い効率で得られ
る。

【００４７】さらに、本願第７番目の発明による分布帰
還型半導体レ―ザの場合、半導体積層体が、半導体基板
上に、第１及び第２の半導体領域間の溝を埋めるように
形成されているので、半導体積層体の相対向する両側面
が、図１３Ｋで前述した従来の分布帰還型半導体レ―ザ
の場合に準じて、第１及び第２の半導体領域によって外
部の汚染などから保護されている構成を有し、従って、
分布帰還型半導体レ―ザとしての機能が、図１３Ｋで前
述した従来の分布帰還型半導体レ―ザの場合と同様に、
長期に亘り安定に得られる。

【００４８】また、本願第７番目の発明による分布帰還
型半導体レ―ザの場合、半導体積層体が、半導体基板上
に、第１及び第２の半導体領域間の溝を埋めるように形
成されているので、半導体積層体と第１及び第２の半導
体領域とを、上面段差がほとんどないか、あるとしても
僅かしかないものとして形成することができ、従って、
図１３Ｋで前述した従来の分布帰還型半導体レ―ザの場
合と同様に、プレナ型半導体レ―ザを提供することがで
きる。

【００４９】さらに、本願第７番目の発明による分布帰
還型半導体レ―ザによれば、本願第１番目の発明による
分布帰還型半導体レ―ザの場合と同様に、活性層として
の半導体層を有する半導体積層体の側面が凹凸回折格子
面でなるので、次に述べる本願第８番目の発明による分
布帰還型半導体レ―ザの製法について述べるところから
も明らかとなるので、詳細説明は省略するが、分布帰還
型半導体レ―ザを容易に製造することができる。

【００５０】また、本願第７番目の発明による分布帰還
型半導体レ―ザの場合、上述した半導体レ―ザとしての
機能を得るとき、電源からの電流が、半導体積層体にお
ける活性層としての第２の半導体層に、その面に沿う方
向に（厚さ方向でない）流れるので、活性層としての第
２の半導体層が、超格子量子井戸構造を有し、従ってそ
れを構成している障壁層としての半導体層を有していて
も、活性層としての第２の半導体層に、電源からの電流
を、図１３Ｋで前述した従来の分布帰還型半導体レ―ザ
の場合に比し十分大きな値で流すことができる。このた
め、レーザ光を、図１３Ｋで前述した従来の分布帰還型
半導体レ―ザの場合に比し十分高い輝度で得ることがで
きる。

【００５１】また、本発明による分布帰還型半導体レ―
ザの製法によれば、半導体成長処理を、（ｉ）　半導体
基板上に第１及び第２の半導体領域を形成している第１
の半導体層を形成し、それによって半導体基板と第１の
半導体層とを有する半導体基板体を形成するときと、（
ｉｉ）半導体基板体に、ストライプ状の平面パタ―ンを
有する溝を形成し、またそれによって第１及び第２の半
導体領域３及び６から第３及び第４の半導体領域を形成
して後、活性層としての第３の半導体層を有する半導体
積層体を溝を埋めるように形成するときとの２回しか必
要とせず、従って、分布帰還型半導体レ―ザを、図１０
〜図１３で前述した従来の分布帰還型半導体レ―ザの製
法の場合に比し少ない工程数で、容易に製造することが
できる。

【００５２】また、本願第８番目の発明による分布帰還
型半導体レ―ザの製法によれば、活性層としての第３の
半導体層を有する半導体積層体を形成して後、その半導
体積層体を、マスク層などで覆われている状態で、半導
体積層体における活性層としての半導体層が初期の特性
を有しているものから劣化している特性を有するものに
変化するおそれを有するような高い温度に加熱する、と
いうような処理を必要としないので、分布帰還型半導体
レ―ザを、半導体レ―ザとしての機能が所期の特性で得
られるものとして、容易に製造することができる。

【００５３】

【実施例１】次に、図１〜図２を伴って、本発明による
分布帰還型半導体レ―ザ及びその製法の第１の実施例を
、その分布帰還型半導体レ―ザの製法の第１の実施例で
述べよう。

【００５４】図１〜図２に示す本発明による分布帰還型
半導体レ―ザの製法の第１の実施例は、次に述べる順次
の工程をとって、本発明による分布帰還型半導体レ―ザ
を製造する。

【００５５】すなわち、ｎ型を有し且つＩｎＰでなる半
導体基板１を用意する（図１Ａ）。そして、半導体基板
１上に、ｐ型を有し且つＩｎＰでなる半導体層２とｎ型
を有し且つＩｎＰでなる半導体層３とがそれらの順に積
層されている構成を有する半導体積層体４を、エピタキ
シャル成長法によって形成し、且つそれによって、半導
体基板１と半導体積層体４とを有する半導体基板体５を
形成する（図１Ｂ）。

【００５６】次に、半導体基板体５上に、それを外部に
臨ませる、ストライプ状の平面パタ―ンを有する窓７を
形成し且つ例えばＳｉＯ２　による絶縁層でなるマスク
層６を、そのマスク材層を半導体基板体５上にスパッタ
リング法によって形成し、次でそのマスク材層上にフォ
トレジストでなるマスク層を形成し、次でマスク材層に
対するフォトレジストでなるマスク層をマスクとするＣ
２　Ｆ６　ガスを用いた反応性イオンエッチング処理に
よって形成する（図１Ｃ、Ｄ）。この場合、マスク層６
の窓７を、ストライプ状の平面パタ―ンの長さ方向（紙
面と垂直方向）に延長している相対向する内側面７Ｌ及
び７Ｒ中のいずれか一方または双方、図においては一方
の内側面７Ｌが、ストライプ状の平面パタ―ンの長さ方
向に周期性を有している凹凸回折格子面２１であるよう
に形成する。

【００５７】次に、半導体基板体５に対するマスク層６
をマスクとするエッチング処理、例えばＢｒガスを用い
た反応性イオンエッチング処理によって、半導体基板体
５に、マスク層６の窓７に対応しているストライプ状の
平面パタ―ンを有する溝８を、半導体積層体４側から半
導体基板１に達する深さに形成し、且つそれによって、
半導体積層体４から、溝８を隔てて並置され且つｐ型を
有する半導体層２′とｎ型を有する半導体層３′とがそ
れらの順に積層されている構成を有する半導体積層体４
Ｌ及び４Ｒを形成する（図２Ｅ）。この場合、マスク層
６の窓７が、上述したように、内側面７Ｌを凹凸回折格
子面２１としているように形成されているので、溝８が
、ストライプ状の平面パタ―ンの長さ方向に延長してい
る相対向する内側面８Ｌ及び８Ｒ中の一方の内側面８Ｌ
を、ストライプ状の平面パタ―ンの長さ方向に周期性を
有している凹凸回折格子面２２でなるものとして形成し
ていることは注意すべきである。

【００５８】次に、エピタキシャル成長法による半導体
成長処理を行った場合、半導体層が、半導体基板体５の
溝８に臨んでいる半導体基板１上には成長するが、マス
ク層６上には材質上実質的に成長しない、という半導体
層の選択成長性があることを利用して、半導体基板体５
上へのマスク層６をマスクとするエピタキシャル成長法
による半導体成長処理によって、半導体基板体５上に、
ｎ型を有し且つＩｎＰでなるクラッド層としての半導体
層９と、ｎ型不純物またはｐ型不純物のいずれも意図的
に導入させていず且つＩｎＰでなるクラッド層としての
半導体層１０と、ｎ型不純物またはｐ型不純物のいずれ
も意図的に導入させていず且つＩｎＧａＡｓＰ系でなる
ガイド層としての半導体層１１と、ｎ型不純物またはｐ
型不純物のいずれも意図的に導入させていない活性層と
しての半導体層１２と、ｎ型不純物またはｐ型不純物の
いずれも意図的に導入させていず且つＩｎＧａＡｓＰ系
でなるガイド層としての半導体層１３と、ｎ型不純物ま
たはｐ型不純物のいずれも意図的に導入させていず且つ
ＩｎＰでなるクラッド層としての半導体層１４と、ｐ型
を有し且つＩｎＰでなるクラッド層としての半導体層１
５と、ｐ型を有し且つＩｎＧａＡｓ系でなる電極付層と
しての半導体層１６とがそれらの順に積層されている構
成を有する半導体積層体１７を、溝８をほとんど埋める
ように形成する（図２Ｆ）。この場合、溝８が半導体積
層体４Ｌ及び４Ｒによってそれら間に形成され、そして
、そのような溝８を埋めて半導体積層体１７が形成され
ている構成を有し、一方、溝８の半導体積層体４Ｌ側の
内側面８Ｌが凹凸回折格子面２２でなるので、半導体積
層体１７が、それと半導体積層体４Ｌとの間の界面が、
溝８の内側面８Ｌによる凹凸回折格子面でなるものとし
て形成していることは注意すべきである。

【００５９】また、活性層としての半導体層１２は、図
示のようにＩｎＧａＡｓＰ系でなり且つ薄い厚さ（例え
ば５０ｎｍ）を有する障壁層としての半導体層１２ａと
、ＩｎＧａＡｓ系でなり且つ薄い厚さ（例えば１００ｎ
ｍ）を有する井戸層としての半導体層１２ｂとが順次交
互に積層されている超格子量子井戸構造を有するものと
し得る。

【００６０】次に、半導体積層体１７上に、半導体基板
１側とは反対側において、絶縁層としてのマスク層６上
から延長している電極層１８を形成し、また、半導体基
板１上に、半導体積層体１７側とは反対側において、電
極層１９を形成し、分布帰還型半導体レ―ザを得る（図
２Ｇ）。

【００６１】以上が、本発明による分布帰還型半導体レ
―ザの製法の第１の実施例である。図１〜図２に示す本
発明による分布帰還型半導体レ―ザの製法によって製造
される図２Ｇに示す本発明による分布帰還型半導体レ―
ザによれば、半導体基板１が図１３Ｋで前述した従来の
半導体レ―ザの半導体基板４１に対応し、半導体積層体
１７が図１３Ｋで前述した従来の半導体レ―ザの半導体
基板体６０を構成しているメサ部６４とそのメサ部６４
上に延長している半導体層６８とからなる構成に対応し
、半導体積層体４Ｌ及び４Ｒが図１３Ｋで前述した従来
の半導体レ―ザの半導体積層体６５Ｌ及び６５Ｒに対応
し、電極層１８、及び１９が、図１３Ｋで前述した従来
の半導体レ―ザの半導体層６８、及び半導体基板体６０
の半導体基板４１にそれぞれ付されている電極層６９及
び７０にそれぞれ対応している。

【００６２】従って、電極層１８及び１９間に、図１３
Ｋで前述した従来の分布帰還型半導体レ―ザの場合に準
じて、電源を、電極層１８側を正とする極性で接続すれ
ば、その電源から、図１３Ｋで前述した従来の分布帰還
型半導体レ―ザの場合に準じて、電流が、電極層１８及
び１９、及び半導体基板１を通じて、半導体積層体１７
、従って、半導体積層体１７における活性層としての半
導体層１２に流れ、それに応じて、活性層としての半導
体層１２において発光が得られ、その光が、図１３Ｋで
前述した従来の分布帰還型半導体レ―ザの場合に準じて
、活性層としての半導体層１２及びガイド層としての半
導体層１１及び１３に、クラッド層としての半導体層９
及び１０、及び１５及び１４によって閉じ込められて伝
播する。そして、その光が、半導体積層体１７と半導体
積層体４Ｌとの間の界面が、溝８の凹凸回折格子面２２
でなる一方の内側面８Ｌによる凹凸回折格子面でなるの
で、図１３Ｋで前述した従来の分布帰還型半導体レ―ザ
の場合に準じて、凹凸回折格子面２２の周期に応じた波
長を有する分について、分布反射し、次で、活性層とし
ての半導体層１２及びガイド層としての半導体層１１及
び１３に、同様に、クラッド層としての半導体層９及び
１０、及び１４及び１５によって閉じ込められて伝播し
、その光が上述したように分布反射する。よって、図１
３Ｋで前述した従来の分布帰還型半導体レ―ザの場合に
準じて凹凸回折格子面２２の周期に応じた波長でのレ―
ザ発振が得られ、そして、そのレ―ザ発振にもとずくレ
ーザ光が、半導体積層体１７の一方の端面から、外部に
出射して得られる。従って、図１３Ｋで前述した従来の
分布帰還型半導体レ―ザの場合と同様に、分布帰還型半
導体レ―ザとしての機能が得られる。

【００６３】また、図１〜図２に示す本発明による分布
帰還型半導体レ―ザの製法によって製造される、本発明
による図２Ｇに示す分布帰還型半導体レ―ザによれば、
半導体積層体１７が、半導体基板体５上に、半導体積層
体４Ｌ及び４Ｒ間のストライプ状の平面パタ―ンを有す
る溝８を埋めるように形成され、そして、半導体積層体
４Ｌ及び４Ｒが、ｐ型を有する半導体層２′とｎ型を有
する半導体層４′とが積層されている構成を有し、従っ
て、内部に逆方向電圧が与えられるｐｎ接合を形成して
いるので、上述した分布帰還型半導体レ―ザとしての機
能が得られるとき、電源からの電流が、半導体積層体１
７、従って、半導体積層体１７における活性層としての
半導体層１２に、電極層１８及び１９、及び半導体基板
１を通じて、図１３Ｋで前述した従来の分布帰還型半導
体レ―ザの場合と同様に、高密度に流れる。このため、
上述した分布帰還型半導体レ―ザとしての機能が、図１
３Ｋで前述した従来の分布帰還型半導体レ―ザの場合と
同様に、低い閾値電圧で且つ高い効率で得られる。

【００６４】さらに、半導体積層体１７が、半導体基板
１上に、半導体積層体４Ｌ及び４Ｒ間の溝８を埋めるよ
うに形成されているので、半導体積層体１７の相対向す
る両側面が、図１３Ｋで前述した従来の分布帰還型半導
体レ―ザの場合に準じて、半導体積層体４Ｌ及び４Ｒに
よって外部の汚染などから保護されている構成を有し、
従って、分布帰還型半導体レ―ザとしての機能が、図１
３Ｋで前述した従来の分布帰還型半導体レ―ザの場合と
同様に、長期に亘り安定に得られる。

【００６５】また、半導体積層体１７が、半導体基板１
上に、半導体積層体４Ｌ及び４Ｒ間の溝８を埋めるよう
に形成されているので、半導体積層体１７と半導体積層
体４Ｌ及び４Ｒとを、上面段差がほとんどないか、ある
としても僅かしかないものとして形成することができ、
従って、図１３Ｋで前述した従来の分布帰還型半導体レ
―ザの場合と同様に、プレナ型半導体レ―ザを提供する
ことができる。

【００６６】また、以上のことから、図１〜図２に示す
本発明による分布帰還型半導体レ―ザの製法によれば、
図１０〜図１３で前述した従来の分布帰還型半導体レ―
ザの製法の場合に準じて、上述した特徴を有する分布帰
還型半導体レ―ザを製造することができる。

【００６７】しかしながら、図２Ｇに示す本発明による
分布帰還型半導体レ―ザの場合、分布帰還型半導体レ―
ザが分布帰還型であるために必要な凹凸回折格子面が、
半導体積層体１７のストライプ状の平面パタ―ンの長さ
方向に沿って延長している側面上に形成されている構成
を有するので、図１〜図２に示す本発明による分布帰還
型半導体レ―ザの製法について次に述べるところからも
明らかであるが、半導体基板１上に、爾後半導体積層体
４Ｌ及び４Ｒとなる半導体積層体４を、その半導体積層
体４と半導体基板１とによる半導体基板体５を形成する
ように、半導体成長処理によって形成し、次に、その半
導体基板体５に、溝８を、半導体積層体４から半導体積
層体４Ｌ及び４Ｒが形成されるように形成し、次に、溝
８を埋めるように半導体積層体１７を形成する、という
工程をとることによって製造することができ、よって、
分布帰還型半導体レ―ザを、図１３Ｋで前述した従来の
分布帰還型半導体レ―ザの場合に比し容易、廉価に提供
することができる。

【００６８】また、図１〜図２に示す本発明による分布
帰還型半導体レ―ザの製法によれば、半導体成長処理を
、（ｉ）　半導体基板１上に半導体層２及び４がそれら
の順に積層されている構成を有する半導体積層体４を形
成し、それによって半導体基板１と半導体積層体４とを
有する半導体基板体５を形成する（図１Ｂ）ときと、（
ｉｉ）半導体基板体５に、ストライプ状の平面パタ―ン
を有する溝８を形成し、またそれによって半導体積層体
４から半導体積層体４Ｌ及び４Ｒを形成し（図２Ｅ）て
後、活性層としての半導体層１２を有する半導体積層体
１７を溝８を埋めるように形成する（図２Ｆ）ときとの
２回しか必要とせず、従って、分布帰還型半導体レ―ザ
を、図１０〜図１３で前述した従来の分布帰還型半導体
レ―ザの製法の場合に比し少ない工程数で、容易に製造
することができる。

【００６９】また、図１〜図２に示す本発明による分布
帰還型半導体レ―ザの製法によれば、活性層としての半
導体層１２を有する半導体積層体１７を形成して後、そ
の半導体積層体１７を、マスク層などで覆われている状
態で、半導体積層体１７における活性層としての半導体
層１２が初期の特性を有しているものから劣化している
特性を有するものに変化するおそれを有するような高い
温度に加熱する、というような処理を必要としないので
、半導体レ―ザを、半導体レ―ザとしての機能が所期の
特性で得られるものとして、容易に製造することができ
る。

【００７０】

【実施例２】次に、図３〜図４を伴って本発明による分
布帰還型半導体レ―ザ及びその製法の第２の実施例を、
その分布帰還型半導体レ―ザの製法の第２の実施例で述
べよう。

【００７１】図３〜図４において、図１〜図２との対応
部分には同一符号を付し詳細説明を省略する。

【００７２】図３〜図４に示す本発明による分布帰還型
半導体レ―ザの製法の第２の実施例は、次に述べる順次
の工程をとって半導体レ―ザを製造する。

【００７３】すなわち、図１〜図２で上述した本発明に
よる分布帰還型半導体レ―ザの製法の場合と同様に、ｎ
型を有し且つＩｎＰでなる半導体基板１を用意する（図
３Ａ）。

【００７４】そして、半導体基板１上に、それに比し高
い比抵抗を有する半導体層２０を、エピタキシャル成長
法によって形成し、且つそれによって、半導体基板１と
半導体層２０とを有する半導体基板体５を形成する（図
３Ｂ）。この場合、半導体層２０は、ＩｎＰでなり、例
えばＦｅを例えば１×１０１８ａｔｏｍ・ｃｍ−３の濃
度で導入していることによって高い比抵抗を有する。

【００７５】以下、図１〜図２で上述した本発明による
分布帰還型半導体レ―ザの製法の場合と同様に、半導体
基板体５上に、それを外部に臨ませる、ストライプ状の
平面パタ―ンを有する同様の窓７を形成し且つ例えばＳ
ｉＯ２　による絶縁層でなるマスク層６を、同様に、形
成し（図３Ｃ）、次に、半導体基板体５に対するマスク
層６をマスクとする同様のエッチング処理によって、半
導体基板体５に、マスク層６の窓７に対応しているスト
ライプ状の平面パタ―ンを有する溝８を、同様に形成し
、且つそれによって、図１〜図２で上述した本発明によ
る分布帰還型半導体レ―ザの製法の場合に準じて半導体
層２０から、溝８を隔てて並置され且つ半導体基板１に
比し高い比抵抗を有する半導体層２０Ｌ及び２０Ｒを形
成し（図４Ｅ）、次に、同様に、半導体基板体５上への
マスク層６をマスクとするエピタキシャル成長法による
半導体成長処理によって、半導体基板体５上に、クラッ
ド層としての半導体層９及び１０と、ガイド層としての
半導体層１１と、活性層としての半導体層１２と、ガイ
ド層としての半導体層１３と、クラッド層としての半導
体層１４と及び１５と、電極付層としての半導体層１６
とがそれらの順に積層されている同様の構成を有する半
導体積層体１７を、溝８をほとんど埋めるように形成し
（図４Ｆ）、次に、同様に、半導体積層体１７上に電極
層１８を形成し、また、半導体基板１上に電極層１９を
形成し、分布帰還型半導体レ―ザを得る（図４Ｇ）。

【００７６】以上が、本発明による分布帰還型半導体レ
―ザの製法の第２の実施例である。図３〜図４に示す本
発明による分布帰還型半導体レ―ザの製法は、図１〜図
２で上述した本発明による分布帰還型半導体レ―ザの製
法における、半導体基板１上に、半導体層２及び３が積
層されている構成を有する半導体積層体４を形成し、且
つそれによって半導体基板１と半導体積層体４とを有す
る半導体基板体５を形成する工程が、同じ半導体基板１
上に、それに比し高い比抵抗を有する半導体層２０を形
成し、且つそれによって、半導体基板１と半導体層２０
とを有する半導体基板体５を形成する工程に変更され、
これに応じて、半導体基板１上に、半導体積層体４を形
成し、且つそれによって半導体基板１と半導体積層体４
とを有する半導体基板体５を形成する工程の次の工程以
後の工程が、半導体積層体４、４Ｌ及び４Ｒを半導体層
２０、２０Ｌ及び２０Ｒとそれぞれ読み替えた工程であ
ることを除いて、図１〜図２で上述した本発明による分
布帰還型半導体レ―ザの製法と同様である。

【００７７】従って、図４Ｇ、及び図３〜図４に示す本
発明による分布帰還型半導体レ―ザ、及びその製法によ
れば、詳細説明は省略するが、図２Ｇ、及び図１〜図２
で上述した本発明による分布帰還型半導体レ―ザ、及び
その製法の上述した作用効果において、半導体積層体４
、４Ｌ及び４Ｒを半導体層２０、２０Ｌ及び２０Ｒとそ
れぞれ読み替えた、図２Ｇ、及び図１〜図２で上述した
本発明による分布帰還型半導体レ―ザ、及びその製法の
場合と同様の作用効果が得られる。

【００７８】

【実施例３】次に、図５〜図６を伴って本発明による分
布帰還型半導体レ―ザ及びその製法の第３の実施例を、
その分布帰還型半導体レ―ザの第３の実施例で述べよう
。

【００７９】図５〜図６において、図１〜図２との対応
部分には同一符号を付し詳細説明を省略する。

【００８０】図５〜図６に示す本発明による分布帰還型
半導体レ―ザの製法の第３の実施例は、次に述べる順次
の工程をとって半導体レ―ザを製造する。

【００８１】すなわち、図１〜図２で上述した本発明に
よる分布帰還型半導体レ―ザの製法の場合と同様に、ｎ
型を有し且つＩｎＰでなる半導体基板１を用意する（図
５Ａ）。

【００８２】そして、半導体基板１上に、図１〜図２で
上述した本発明による分布帰還型半導体レ―ザの製法の
場合に準じて、それを外部に臨ませる、ストライプ状の
平面パタ―ンを有する同様の窓７を形成し且つ例えばＳ
ｉＯ２　による絶縁層でなるマスク層６を、同様に形成
する（図５Ｃ）。

【００８３】次に、図１〜図２で上述した本発明による
分布帰還型半導体レ―ザの製法の場合に準じて、半導体
基板１上へのマスク層６をマスクとするエピタキシャル
成長法による半導体成長処理によって、半導体基板１上
に、ｎ型を有し且つＩｎＰでなるクラッド層としての半
導体層９と、ｎ型不純物またはｐ型不純物のいずれも意
図的に導入させていず且つＩｎＰでなるクラッド層とし
ての半導体層１０と、ｎ型不純物またはｐ型不純物のい
ずれも意図的に導入させていず且つＩｎＧａＡｓＰ系で
なるガイド層としての半導体層１１と、ｎ型不純物また
はｐ型不純物のいずれも意図的に導入させていない活性
層としての半導体層１２と、ｎ型不純物またはｐ型不純
物のいずれも意図的に導入させていず且つＩｎＧａＡｓ
Ｐ系でなるガイド層としての半導体層１３と、ｎ型不純
物またはｐ型不純物のいずれも意図的に導入させていず
且つＩｎＰでなるクラッド層としての半導体層１４と、
ｐ型を有し且つＩｎＰでなるクラッド層としての半導体
層１５と、ｐ型を有し且つＩｎＧａＡｓ系でなる電極付
層としての半導体層１６とがそれらの順に積層されてい
る構成を有する、図１〜図２で上述した本発明による分
布帰還型半導体レ―ザの製法の場合と同様の半導体積層
体１７を形成し（図６Ｄ）、次に、図１〜図２で上述し
た本発明による分布帰還型半導体レ―ザの製法の場合と
同様に、半導体積層体１７上に、電極層１８を形成し、
また、半導体基板１に電極層１９を形成し、分布帰還型
半導体レ―ザを得る（図６Ｅ）。

【００８４】以上が、本発明による分布帰還型半導体レ
―ザの製法の第３の実施例である。図５〜図６に示す本
発明による分布帰還型半導体レ―ザの製法は、図１〜図
２で上述した本発明による分布帰還型半導体レ―ザの製
法において、半導体基板１上に半導体層２及び４がそれ
らの順に積層されている構成を有する半導体積層体４を
形成し、且つそれによって半導体基板１と半導体積層体
４とを有する半導体基板体５を形成する工程が省略され
、これに応じて、図１〜図２で上述した本発明による分
布帰還型半導体レ―ザの製法の場合において半導体基板
体５上にマスク層を形成するのに替え、半導体基板１上
にマスク層６を形成し、また、半導体基板体５に溝８を
形成し、且つそれによって、半導体積層体４から半導体
積層体４Ｌ及び４Ｒを形成する工程が省略され、これに
応じて、半導体基板体５に溝８を形成し、且つそれによ
って、半導体積層体４から半導体積層体４Ｌ及び４Ｒを
形成する工程の次の工程以後の工程が、半導体基板体５
を半導体基板１と読み替えた工程であることを除いて、
図１〜図２で上述した本発明による分布帰還型半導体レ
―ザの製法と同様である。

【００８５】従って、図６Ｅ、及び図５〜図６に示す本
発明による分布帰還型半導体レ―ザ、及びその製法によ
れば、詳細説明は省略するが、図１〜図２で上述した本
発明による分布帰還型半導体レ―ザの製法の上述した作
用効果において、半導体基板体５を半導体基板１と読み
替えた、図２Ｇ、及び図１〜図２で上述した本発明によ
る分布帰還型半導体レ―ザ、及びその製法の場合と同様
の作用効果が得られる。ただし、図６Ｅ、及び図５〜図
６に示す本発明による分布帰還型半導体レ―ザ、及びそ
の製法の場合、図２Ｇ、及び図１〜図２で上述した本発
明による分布帰還型半導体レ―ザ、及びその製法におけ
る溝８に対応している溝及びその溝８を隔てて並置され
ている半導体積層体４Ｌ及び４Ｒに対応している半導体
積層体を形成しないので、それら溝８及び半導体積層体
４Ｌ及び４Ｒを有することによる、図２Ｇ、及び図１〜
図２で上述した本発明による分布帰還型半導体レ―ザ、
及びその製法で述べた作用効果は得られないとしても、
半導体成長処理を、図１〜図２で上述した本発明による
分布帰還型半導体レ―ザの製法の場合に比し少ない１回
の回数しか必要としないので、分布帰還型半導体レ―ザ
を、図２Ｇ、及び図１〜図２で上述した本発明による分
布帰還型半導体レ―ザ、及びその製法の場合に比しさら
に容易に製造することができる。

【００８６】

【実施例４】

【００８７】次に、図７〜図９を伴って、本発明による
分布帰還型半導体レ―ザ、及びその製法の第４の実施例
を、その分布帰還型半導体レ―ザの製法の第４の実施例
によって述べよう。

【００８８】図７〜図９に示す本発明による分布帰還型
半導体レ―ザの製法の第４の実施例は、次に述べる順次
の工程をとって、本発明による分布帰還型半導体レ―ザ
を製造する。

【００８９】すなわち、高い比抵抗を有する半導体基板
７１を用意する（図７Ａ）。この場合、半導体基板７１
は、ＩｎＰでなり、例えばＦｅを例えば１×１０１８ａ
ｔｏｍ・ｃｍ−３の濃度で導入していることによって、
高い比抵抗を有する。

【００９０】そして、その半導体基板７１上に、ｎ型を
有する半導体層７２を形成形成する（図７Ｂ）。この場
合、半導体層７２は、ＩｎＰでなり、例えばＳｉを例え
ば１×１０１７ａｔｏｍ・ｃｍ−３の比較的低い濃度で
導入している。

【００９１】次に、半導体層７２に対するその上方から
のｐ型不純物のイオンの打込処理によって、半導体層７
２内に、局部的に、ｐ型の半導体領域７３を半導体層７
２の全厚さに亘って形成するとともに、半導体層７２に
対するその上方からのｎ型不純物のイオンの打込処理に
よって、半導体層７２内に、そのｐ型の半導体領域７３
を形成していないｎ型の領域７４において、ｎ型の半導
体領域７５を、半導体領域７３に近接並置して形成し、
よって、半導体層７２から、ｐ型を有する半導体領域７
３と、ｎ型を有する半導体領域７４及び７５でなるｎ型
を有する半導体領域７６とが並置形成されている半導体
層７８を形成し、よって、半導体基板７１と半導体層７
８とを有する半導体基板体７９を形成する（図７Ｃ及び
Ｄ）。この場合、ｐ型を有する半導体領域７３は、例え
ばＢｅイオンの打込処理によって形成され、Ｂｅを１×
１０１８ａｔｏｍ・ｃｍ−３の濃度で導入し、またｎ型
を有する半導体領域７５は、例えばＳｉイオンの打込処
理によって、Ｓｉを１×１０１８ａｔｏｍ・ｃｍ−３の
濃度で導入している。

【００９２】次に、半導体基板体７９上に、半導体層７
８のｐ型の半導体領域７３のｎ型の半導体領域７６側と
ｎ型の半導体領域７６のｐ型の半導体領域７３側とを外
部に臨ませる、半導体領域７３及７６に対して共通なス
トライプ状の平面パタ―ンを有し且つ一方の内側面が凹
凸回折格子面でなる窓８１を有し且つ例えばＳｉＯ２に
よる絶縁層でなるマスク層８０を、そのマスク材層を半
導体基板体７９上にスパッタリング法によって形成し、
次でそのマスク材層上にフォトレジストでなるマスク層
を形成し、次でマスク材層に対するフォトレジストでな
るマスク層をマスクとするＣ２　Ｆ６　ガスを用いた反
応性イオンエッチング処理を行うことによって形成する
（図８Ｅ及びＦ）。

【００９３】次に、半導体基板体７９に対するマスク層
８０をマスクとするエッチング処理、例えばＢｒガスを
用いた反応性イオンエッチング処理によって、半導体基
板体７９に、マスク層８０の窓８１に対応しているスト
ライプ状の平面パタ―ンを有し且つ一方の内側面が凹凸
回折格子面８２′でなる溝８２を、半導体層７８側から
半導体基板７１に達する深さに形成し、よって、半導体
領域７３、及び半導体領域７４及び７５でなる半導体領
域７６から、溝８２を隔てて並置しているｐ型を有する
半導体領域７３′と、ｎ型を有する半導体領域７４′及
び７５′でなるｎ型を有する半導体領域７６を形成する
（図８Ｇ）。

【００９４】次に、エピタキシャル成長法による半導体
成長処理を行った場合、半導体層が、半導体基板体７９
の溝８２に臨んでいる半導体基板７１上には成長するが
、マスク層８０上にはその材質上実質的に成長しない、
という半導体層の選択成長性があることを利用して、半
導体基板体７９上へのマスク層８０をマスクとするエピ
タキシャル成長法による半導体成長処理によって、半導
体基板体７９上に、ｎ型不純物またはｐ型不純物のいず
れも意図的に導入させていず且つＩｎＰでなるクラッド
層としての半導体層９１と、ｎ型不純物またはｐ型不純
物のいずれも意図的に導入させていず且つＩｎＧａＡｓ
Ｐ系でなるガイド層としての半導体層９２と、ｎ型不純
物またはｐ型不純物のいずれも意図的に導入させていず
且つＩｎＧａＡｓＰ系でなる活性層としての半導体層９
３と、ｎ型不純物またはｐ型不純物のいずれも意図的に
導入させていず且つＩｎＧａＡｓＰ系でなるガイド層と
しての半導体層９４と、ｎ型不純物またはｐ型不純物の
いずれも意図的に導入させていが且つＩｎＰでなるクラ
ッド層としての半導体層９５とがそれらの順に積層され
ている構成を有する半導体積層体９０を、溝８２をほと
んど埋めるように形成する（図３Ｈ）。この場合、活性
層としての半導体層９３は、ＩｎＧａＡｓＰ系でなり且
つ薄い厚さ（例えば５０ｎｍ）を有する障壁層としての
半導体層９３ａと、ＩｎＧａＡｓ系でなり且つ薄い厚さ
（例えば１００ｎｍ）を有する井戸層としての半導体層
９３ｂとが順次交互に積層されている超格子量子井戸構
造を有する。

【００９５】次に、半導体基板体７９上から、マスク層
８０を除去して後、半導体基板体７９上に、半導体積層
体９０、及び半導体領域７３′及び７６′上に連続延長
しているとともに、半導体領域７３′及び７６′をそれ
ぞれ外部に臨ませる窓１０１及び１０２を有し且つ絶縁
性を有する保護膜１１０を形成する（図９Ｉ）。

【００９６】次に、保護膜１００上に、その窓１０１及
び１０２を通じて半導体領域７３′及び７６′に連結し
ている電極層１０４及び１０５を形成し、本発明による
分布帰還型半導体レ―ザを得る（図９Ｊ）。

【００９７】以上が、本発明による分布帰還型半導体レ
―ザの製法の第４の実施例である。

【００９８】図７〜図９に示す本発明による分布帰還型
半導体レ―ザの製法によって製造される図９Ｊに示す本
発明による分布帰還型半導体レ―ザによれば、半導体積
層体９０が図１３Ｋで前述した従来の分布帰還型半導体
レ―ザの半導体基板体６０を構成しているメサ部６４に
対応し、ｎ型を有する半導体領域７６′が図１３Ｋで前
述した従来の分布帰還型半導体レ―ザの半導体基板体６
０のｎ型を有する半導体基板４１に対応し、ｐ型を有す
る半導体領域７３′が図１３Ｋで前述した従来の分布帰
還型半導体レ―ザの半導体基板体６０上に形成されてい
るｐ型を有する半導体層６８に対応し、電極層１０４、
及び１０５が、図１３Ｋで前述した従来の分布帰還型半
導体レ―ザの半導体層６８、及び半導体基板体６０の半
導体基板４１にそれぞれ付されている電極層６９及び７
０にそれぞれ対応している。

【００９９】従って、電極層１０４及び１０５間に、図
１３Ｋで前述した従来の分布帰還型半導体レ―ザの場合
に準じて、電源を、電極層１０４側を正とする極性で接
続すれば、その電源から、図１３Ｋで前述した従来の分
布帰還型半導体レ―ザの場合に準じて、電流が、電極層
１０４及び１０５、及び半導体領域３′及び６′を通じ
て、半導体積層体９０、従って、半導体積層体９０にお
ける活性層としての半導体層２３に流れ、それに応じて
、活性層としての半導体層２３において発光が得られ、
その光が、図１３Ｋで前述した従来の分布帰還型半導体
レ―ザの場合に準じて、活性層としての半導体層９３及
びガイド層としての半導体層９２及び９４に、クラッド
層としての半導体層９１及び９５によって閉じ込められ
て伝播する。そして、その光が、半導体積層体９０と半
導体領域８０との間の界面が、溝８２の凹凸回折格子面
８２′でなるので、凹凸回折格子面８２′の周期に応じ
た波長を有する分について、分布反射し、次で、活性層
としての半導体層２３及びガイド層としての半導体層２
２及び２４に、同様に、クラッド層としての半導体層２
１及び２５によって閉じ込められて伝播し、その光が上
述したように分布反射する。

【０１００】よって、図３１３Ｋで前述した従来の分布
帰還型半導体レ―ザの場合に準じてレ―ザ発振が得られ
、そして、そのレ―ザ発振にもとずくレーザ光が、半導
体積層体９０の一方の端面から、外部に出射して得られ
る。従って、図１３Ｋで前述した従来の分布帰還型半導
体レ―ザの場合と同様に、分布帰還型半導体レ―ザとし
ての機能が得られる。

【０１０１】また、図９Ｊに示す本発明による分布帰還
型半導体レ―ザによれば、半導体積層体７０が、半導体
基板７１上に、半導体領域７３′及び７６′間のストラ
イプ状の平面パタ―ンを有する溝８２を埋めるように形
成され、そして、半導体領域７３′及び７６′上にそれ
ぞれ電極層１０４及び１０５が付されている構成を有す
るので、上述した半導体レ―ザとしての機能が得られる
とき、電源からの電流が、半導体積層体９０に、電極層
１０４及び１０５、及び半導体領域７３′及び７６′を
通じて、図１３Ｋで前述した従来の分布帰還型半導体レ
―ザの場合と同様に、高密度に流れる。このため、上述
した半導体レ―ザとしての機能が低い閾値電圧で且つ高
い効率で得られる。

【０１０２】さらに、半導体積層体９０が、半導体基板
７１上に、半導体領域７３′及び７６′間の溝８２を埋
めるように形成されているので、半導体積層体９０の相
対向する両側面が、図１３Ｋで前述した従来の分布帰還
型半導体レ―ザの場合に準じて、半導体領域７３′及び
７６′によって外部の汚染などから保護されている構成
を有し、従って、半導体レ―ザとしての機能が、図１３
Ｋで前述した従来の分布帰還型半導体レ―ザの場合と同
様に、長期に亘り安定に得られる。

【０１０３】また、半導体積層体９０が、半導体基板７
１上に、半導体領域７３′及び７６′間の溝８２を埋め
るように形成されているので、半導体積層体９０と半導
体領域７３′及び７６′とを、上面段差がほとんどない
か、あるとしても僅かしかないものとして形成すること
ができ、従って、図１３Ｋで前述した従来の分布帰還型
半導体レ―ザの場合と同様に、プレナ型半導体レ―ザを
提供することができる。

【０１０４】さらに、図９Ｊに示す分布帰還型半導体レ
―ザによれば、図２Ｇに示す分布帰還型半導体レ―ザの
場合と同様に、活性層としての半導体層９３を有する半
導体積層体９０の側面が凹凸回折格子面でなるので、次
に述べる本発明による分布帰還型半導体レ―ザの製法に
ついて述べるところからも明らかとなるので、詳細説明
は省略するが、分布帰還型半導体レ―ザを容易に製造す
ることができる。

【０１０５】しかしながら、図９Ｊに示す本発明による
分布帰還型半導体レ―ザの場合、上述した半導体レ―ザ
としての機能を得るとき、電源からの電流が、半導体積
層体９０における活性層としての半導体層９３に、その
面に沿う方向に（厚さ方向でない）流れるので、活性層
としての半導体層９３が超格子量子井戸構造を有し、従
ってそれを構成している障壁層としての半導体層９３ａ
を有していても、活性層としての半導体層９３に、電流
を、図１３Ｋで前述した従来の分布帰還型半導体レ―ザ
の場合に比し十分大きな値で流すことができる。このた
め、レーザ光を、図１３Ｋで前述した従来の分布帰還型
半導体レ―ザの場合に比し十分高い輝度で得ることがで
きる。

【０１０６】また、図７〜図９に示す本発明による分布
帰還型半導体レ―ザの製法によれば、半導体成長処理を
、（ｉ）　半導体基板１上に半導体領域７３及び７６を
形成している半導体層７８を形成し、それによって半導
体基板７１と半導体層７８とを有する半導体基板体７９
を形成するときと、（ｉｉ）半導体基板体７９に、スト
ライプ状の平面パタ―ンを有する溝８２を形成し、また
それによって半導体領域７３及び７６から半導体領域７
３′及び７６′を形成して後、活性層としての半導体層
９３を有する半導体積層体９０を溝８２を埋めるように
形成するときとの２回しか必要とせず、従って、分布帰
還型半導体レ―ザを、図１０〜図１３で前述した従来の
分布帰還型半導体レ―ザの製法の場合に比し少ない工程
数で、容易に製造することができる。

【０１０７】また、図７〜図９に示す本発明による分布
帰還型半導体レ―ザの製法によれば、活性層としての半
導体層９３を有する半導体積層体９０を形成して後、そ
の半導体積層体９０を、マスク層などで覆われている状
態で、半導体積層体９０における活性層としての半導体
層９３が初期の特性を有しているものから劣化している
特性を有するものに変化するおそれを有するような高い
温度に加熱する、というような処理を必要としないので
、分布帰還型半導体レ―ザを、半導体レ―ザとしての機
能が所期の特性で得られるものとして、容易に製造する
ことができる。

【０１０８】

【０１０９】また、図１〜図６に示す上述した実施例に
おいては、活性層としての半導体層１２を有する半導体
積層体１７に、ガイド層としての半導体層１１及び１３
を有せしめる場合について述べたが、それらを省略する
こともでき、また、クラッド層としての半導体層９及び
１０中のいずれか一方を省略することもでき、またクラ
ッド層としての半導体層１４及び１５中のいずれか一方
を省略することもできる。

【０１１０】なお、図７〜図９に示す上述した実施例に
おいては、半導体レ―ザでみたとき、ｎ型を有する半導
体領域７６′が、ｎ型を有する半導体領域７４′及び７
５′からなる場合につき述べたが、ｎ型を有する半導体
領域７６′を半導体領域７５′と道程度に高いｎ型不純
物濃度を有する単層のｎ型半導体層からなるものとする
ことができ、また、これに応じて、半導体レ―ザの製法
でみたとき、半導体基板７１上に半導体層２を形成する
工程（図７Ｂ）において、その半導体層７２を比較的高
いｎ型不純物濃度を有するものとして形成することによ
って、半導体層７２からｐ型を有する半導体領域７３と
ｎ型を有する半導体領域７４及び７５からなる半導体領
域７６とを有する半導体層７８を形成する工程（図７Ｄ
）における半導体領域５を形成する工程を省略し、半導
体領域６を半導体領域４からのみでなるものとして形成
するようにすることもできる。

【０１１１】なお、上述においては、活性層としての半
導体層　　が、超格子量子井戸構造を有するとして述べ
たが、超格子量子井戸構造を有していない単一の半導体
層からなる構造を有している場合でも本発明を適用し得
ることはもちろんである。

【０１１２】さらに、上述においては、半導体積層体を
、有機金属分子線エピタキシャル成長法によって形成す
る場合を述べたが、他のそれ自体は公知のエピタキシャ
ル成長法によって形成することもできる。

【０１１３】また、上述した本発明による分布帰還型半
導体レ―ザの製法の各実施例において、「ｎ型」を「ｐ
型」に、「ｐ型」を「ｎ型」に読み替えた構成とするこ
ともでき、さらに、半導体基板、半導体積層体を構成し
ている半導体層、マスク層などの材料を上例の場合から
変更することもでき、その他、本発明の精神を脱するこ
となしに、種々の変型、変更をなし得るであろう。

【０１１４】

【図面の簡単な説明】

【図１】本発明による分布帰還型半導体レ―ザの製法の
第１の実施例を示す、順次の工程における略線的断面図
（Ａ、Ｂ、Ｄ）及び平面図（Ｃ）である。

【図２】本発明による分布帰還型半導体レ―ザの製法の
第１の実施例を示す、図１に示す順次の工程に続く、順
次の工程における略線的断面図である。

【図３】本発明による分布帰還型半導体レ―ザの製法の
第２の実施例を示す、順次の工程における略線的断面図
（Ａ、Ｂ、Ｄ）及び平面図（Ｃ）である。

【図４】本発明による分布帰還型半導体レ―ザの製法の
第２の実施例を示す、図３に示す順次の工程に続く、順
次の工程における略線的断面図である。

【図５】本発明による分布帰還型半導体レ―ザの製法の
第３の実施例を示す、順次の工程における略線的断面図
（Ａ、Ｃ、）及び平面図（Ｂ）である。

【図６】本発明による分布帰還型半導体レ―ザの製法の
第３の実施例を示す、図５に示す順次の工程に続く、順
次の工程における略線的断面図である。

【図７】本発明による分布帰還型半導体レ―ザの製法の
第４の実施例を示す、順次の工程における略線的断面図
（Ａ、Ｂ、Ｄ）及び平面図（Ｃ）である。

【図８】本発明による分布帰還型半導体レ―ザの製法の
第４の実施例を示す、順次の工程における略線的断面図
及び平面図である。

【図９】本発明による分布帰還型半導体レ―ザの製法の
第４の実施例を示す、順次の工程における略線的断面図
である。

【図１０】従来の分布帰還型半導体レ―ザの製法を示す
、順次の工程における略線的断面図である。

【図１１】従来の分布帰還型半導体レ―ザの製法を示す
、図１０に示す順次の工程に続く、順次の工程における
略線的断面図である。

【図１２】従来の分布帰還型半導体レ―ザの製法を示す
、図１１に示す順次の工程に続く、順次の工程における
略線的断面図である。

【図１３】従来の分布帰還型半導体レ―ザの製法を示す
、図１２に示す順次の工程に続く、順次の工程における
略線的断面図である。

【符号の説明】

１　　　　　　　　　　　　　　半導体基板２、２′　
　　　　　　　半導体層 ３、３′　　　　　　　　半導体層 ４　　　　　　　　　　　　　　半導体積層体４Ｌ、４
Ｒ　　　　　　半導体積層体 ５　　　　　　　　　　　　　　半導体基板体６　　　
　　　　　　　　　　　マスク層７　　　　　　　　　
　　　　　窓 ８　　　　　　　　　　　　　　溝 ９、１０、１４、１５ クラッド層としての半導体層 １１、１３　　　　　　　　ガイド層としての半導体層
１２　　　　　　　　　　　　　　活性層としての半導
体層１２ａ　　　　　　　　　　　　障壁層としての半
導体層１２ｂ　　　　　　　　　　　　井戸層としての
半導体層１６　　　　　　　　　　　　　　電極付層と
しての半導体層１７　　　　　　　　　　　　　　半導
体積層体１８、１９　　　　　　　　電極層 ２０　　　　　　　　　　　　　　半導体層４１　　　
　　　　　　　　　　　半導体基板４２　　　　　　　
　　　　　　　半導体層４３、４７、４８　　クラッド
層としての半導体層４４、４６　　　　　　　　ガイド
層としての半導体層４５　　　　　　　　　　　　　　
活性層としての半導体層４５ａ　　　　　　　　　　　
　障壁層としての半導体層４５ｂ　　　　　　　　　　
　　井戸層としての半導体層５０　　　　　　　　　　
　　　　半導体積層体６０　　　　　　　　　　　　　
　半導体基板体６１　　　　　　　　　　　　　　マス
ク層６３Ｌ、６３Ｒ　　　　欠除部 ６４　　　　　　　　　　　　　　メサ部６５Ｌ、６５
Ｒ　　　　半導体積層体 ６６、６７、６８　　半導体層 ６９、７０　　　　　　　　電極層

Claims (8)

【特許請求の範囲】
1. 【請求項１】　　第１の導電型を有する半導体基板上に
   、第１の導電型とは逆の第２の導電型を有する第１の半
   導体層と第１の導電型を有する第２の半導体層とがそれ
   らの順に積層されている構成を有する第１及び第２の半
   導体積層体が、それら間にストライプ状の平面パタ―ン
   を有し且つ上記平面パタ―ンの長さ方向に延長している
   相対向する内側面中の少なくとも一方が上記平面パタ―
   ンの長さ方向に周期性を有している凹凸回折格子面でな
   る溝が形成されるように形成され、上記半導体基板上に
   、第１のクラッド層としての第１の半導体層と、活性層
   としての第２の半導体層と、第２のクラッド層としての
   第３の半導体層と、第１の導電型とは逆の第２の導電型
   を有する第４の半導体層とがそれらの順に積層されてい
   る構成を有する第３の半導体積層体が、上記溝を埋める
   ように形成され、上記第３の半導体積層体に、上記半導
   体基板側とは反対側において、第１の電極層が付され、
   上記半導体基板に、上記第３の半導体積層体側とは反対
   側において、第２の電極層が付されている分布帰還型半
   導体レ―ザ。
2. 【請求項２】　　第１の導電型を有する半導体基板上に
   、第１の導電型とは逆の第２の導電型を有する第１の半
   導体層と第１の導電型を有する第２の半導体層とがそれ
   らの順に積層されている構成を有する第１の半導体積層
   体を形成し、且つそれによって、上記半導体基板と上記
   第１の半導体積層体とを有する半導体基板体を形成する
   工程と、上記半導体基板体上に、ストライプ状の平面パ
   タ―ンを有し且つ上記平面パタ―ンの長さ方向に延長し
   ている相対向する内側面中の少なくとも一方が上記平面
   パタ―ンの長さ方向に周期性を有している凹凸回折格子
   面でなる窓を形成しているマスク層を形成する工程と、
   上記半導体基板体に対する上記マスク層をマスクとする
   エッチング処理によって、上記半導体基板体に、上記マ
   スク層の上記窓に対応しているストライプ状の平面パタ
   ―ンを有し且つ上記平面パタ―ンの長さ方向に延長して
   いる相対向する内側面中の少なくとも一方が上記平面パ
   タ―ンの長さ方向に周期性を有している凹凸回折格子面
   でなる溝を、上記第１の半導体積層体側から上記半導体
   基板に達する深さに形成し、且つそれによって上記第１
   の半導体積層体から、上記溝を隔てて並置され且つ第２
   の導電型を有する第３の半導体層と第１の導電型を有す
   る第４の半導体層とがそれらの順に積層されている構成
   を有する第２及び第３の半導体積層体を形成する工程と
   、上記半導体基板体上への上記マスク層をマスクとする
   半導体成長処理によって、上記半導体基板体上に、第１
   のクラッド層としての第５の半導体層と、活性層として
   の第６の半導体層と、第２のクラッド層としての第７の
   半導体層と、第１の導電型を有する第８の半導体層とが
   それらの順に積層されている構成を有する第４の半導体
   積層体を、上記溝を埋めるように形成する工程と、上記
   第４の半導体積層体上に、上記半導体基板側とは反対側
   において、第１の電極層を形成し、上記半導体基板上に
   、上記第４の半導体積層体側とは反対側において、第２
   の電極層を形成する工程とを有することを特徴とする分
   布帰還型半導体レ―ザの製法。
3. 【請求項３】　　第１の導電型を有する半導体基板上に
   、それに比し高い比抵抗を有する第１及び第２の半導体
   層が、それら間にストライプ状の平面パタ―ンを有し且
   つ上記平面パタ―ンの長さ方向に延長している相対向す
   る内側面中の少なくとも一方が上記平面パタ―ンの長さ
   方向に周期性を有している凹凸回折格子面でなる溝が形
   成されるように形成され、上記半導体基板上に、第１の
   クラッド層としての第１の半導体層と、活性層としての
   第２の半導体層と、第２のクラッド層としての第３の半
   導体層と、第１の導電型とは逆の第２の導電型を有する
   第４の半導体層とがそれらの順に積層されている構成を
   有する半導体積層体が、上記溝を埋めるように形成され
   、上記半導体積層体上に、上記半導体基板側とは反対側
   において、第１の電極層が付され、上記半導体基板上に
   、上記半導体積層体側とは反対側において、第２の電極
   層が付されている分布帰還型半導体レ―ザ。
4. 【請求項４】　　第１の導電型を有する半導体基板上に
   、それに比し高い比抵抗を有する第１の半導体層を形成
   し、且つそれによって、上記半導体基板と上記第１の半
   導体層とを有する半導体基板体を形成する工程と、上記
   半導体基板体上に、ストライプ状の平面パタ―ンを有し
   且つ上記平面パタ―ンの長さ方向に延長している相対向
   する内側面中の少なくとも一方が上記平面パタ―ンの長
   さ方向に周期性を有している凹凸回折格子面でなる窓を
   形成しているマスク層を形成する工程と、上記半導体基
   板体に対する上記マスク層をマスクとするエッチング処
   理によって、上記半導体基板体に、上記マスク層の上記
   窓に対応しているストライプ状の平面パタ―ンを有し且
   つ凹凸回折格子面でなる内側面を有する溝を、上記第１
   の半導体層から上記半導体基板に達する深さに形成し、
   且つそれによって、上記第１の半導体層から、上記溝を
   隔てて並置され且つ上記半導体基板に比し高い比抵抗を
   有する第２及び第３の半導体層を形成する工程と、上記
   半導体基板体上への上記マスク層をマスクとする半導体
   成長処理によって、上記半導体基板体上に、第１のクラ
   ッド層としての第４の半導体層と、活性層としての第５
   の半導体層と、第２のクラッド層としての第６の半導体
   層と、第１の導電型を有する第７の半導体層とがそれら
   の順に積層されている構成を有する半導体積層体を、上
   記溝を埋めるように形成する工程と、上記半導体積層体
   上に、上記半導体基板側とは反対側において、第１の電
   極層を形成し、上記半導体基板上に、上記半導体積層体
   側とは反対側において、第２の電極層を形成する工程と
   を有することを特徴とする分布帰還型半導体レ―ザの製
   法。
5. 【請求項５】　　第１の導電型を有する半導体基板上に
   、第１のクラッド層としての第１の半導体層と、活性層
   としての第２の半導体層と、第２のクラッド層としての
   第３の半導体層と、第１の導電型とは逆の第２の導電型
   を有する第４の半導体層とがそれらの順に積層されてい
   る構成を有するとともに、ストライプ状の平面パタ―ン
   を有し且つ上記平面パタ―ンの長さ方向に延長している
   相対向する外側面中の少なくとも一方が上記平面パタ―
   ンの長さ方向に周期性を有している凹凸回折格子面でな
   る半導体積層体が形成され、上記半導体積層体上に、上
   記半導体基板側とは反対側において、第１の電極層が付
   され、上記半導体基板上に、上記半導体積層体側とは反
   対側において、第２の電極層が付されている分布帰還型
   半導体レ―ザ。
6. 【請求項６】　　第１の導電型を有する半導体基板上に
   、ストライプ状の平面パタ―ンを有し且つ上記平面パタ
   ―ンの長さ方向に延長している相対向する内側面中の少
   なくとも一方が上記平面パタ―ンの長さ方向に周期性を
   有している凹凸回折格子面でなる窓を形成しているマス
   ク層を形成する工程と、上記半導体基板上への上記マス
   ク層をマスクとする半導体成長処理によって、上記半導
   体基板上に、第１のクラッド層としての第１の半導体層
   と、活性層としての第２の半導体層と、第２のクラッド
   層としての第３の半導体層と、第２の導電型を有する第
   ４の半導体層とがそれらの順に積層されている構成を有
   する半導体積層体を形成する工程と、上記半導体積層体
   上に、上記半導体基板側とは反対側において、第１の電
   極層を形成し、上記半導体基板上に、上記半導体積層体
   側とは反対側において、第２の電極層を形成する工程と
   を有することを特徴とする分布帰還型半導体レ―ザの製
   法。
7. 【請求項７】　　高い比抵抗を有する半導体基板上に、
   第１の導電型を有する第１の半導体領域と、第１の導電
   型とは逆の第２の導電型を有する第２の半導体領域とが
   、それら間にストライプ状の平面パタ―ンを有し且つ上
   記平面パタ―ンの長さ方向に延長している相対向する内
   側面中の少なくとも一方が上記平面パタ―ンの長さ方向
   に周期性を有している凹凸回折格子面でなる溝が形成さ
   れるように形成され、上記半導体基板上に、第１のクラ
   ッド層としての第１の半導体層と、活性層としての第２
   の半導体層と、第２のクラッド層としての第３の半導体
   層とがそれらの順に積層されている構成を有する半導体
   積層体が、上記溝を埋めるように形成され、上記第１及
   び第２の半導体領域上に、第１及び第２の電極層が付さ
   れていることを特徴とする分布帰還型半導体レ―ザ。
8. 【請求項８】　　高い比抵抗を有する半導体基板上に、
   第１の導電型を有する第１の半導体領域と第２の導電型
   を有する第２の半導体領域とが並置して形成されている
   第１の半導体層を形成し、且つそれによって、上記半導
   体基板と上記半導体層とを有する半導体基板体を形成す
   る工程と、上記半導体基板体上に、上記第１の半導体層
   の上記第１の半導体領域の上記第２の半導体領域側と上
   記第２の半導体領域の上記第１の半導体領域側とを外部
   に臨ませる、上記第１及び第２の半導体領域に対して共
   通なストライプ状の平面パタ―ンを有し且つ上記平面パ
   タ―ンの長さ方向に延長している相対向する内側面中の
   少なくとも一方が上記平面パタ―ンの長さ方向に周期性
   を有している凹凸回折格子面でなる窓を有するマスク層
   を形成する工程と、上記半導体基板体に対する上記マス
   ク層をマスクとするエッチング処理によって、上記半導
   体基板体に、上記マスク層の窓に対応しているストライ
   プ状の平面パタ―ンを有し且つ少なくとも一方の内側面
   が長手方向に延長している凹凸回折格子面でなる溝を、
   上記第１の半導体層側から上記半導体基板に達する深さ
   に形成し、且つそれによって、上記第１の半導体層の第
   １及び第２の半導体領域から、上記溝を隔てて並置して
   いる第１の導電型を有する第３の半導体領域と第２の導
   電型を有する第４の半導体領域とを形成する工程と、上
   記半導体基板体上への上記マスク層をマスクとする半導
   体成長処理によって、上記半導体基板体上に、第１のク
   ラッド層としての第２の半導体層と、活性層としての第
   ３の半導体層と、第２のクラッド層としての第４の半導
   体層と、第１の導電型を有する第５の半導体層とがそれ
   らの順に積層されている構成を有する半導体積層体を、
   上記溝を埋めるように形成する工程と、上記第３及び第
   ４の半導体領域上に、第１及び第２の電極層をそれぞれ
   形成する工程とを有することを特徴とする分布帰還型半
   導体レ―ザの製法。