JPH02283085A

JPH02283085A - 半導体レーザ

Info

Publication number: JPH02283085A
Application number: JP10517689A
Authority: JP
Inventors: Hideaki Horikawa; 英明堀川; Hiroshi Wada; 浩和田; Yasuhiro Matsui; 康浩松井
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-04-25
Filing date: 1989-04-25
Publication date: 1990-11-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、高出力動作しかつ低閾値電流で発振し然も
高速変調が可能な半導体レーザに閉するものである。

（従来の技術）光通信においては、少ない中継基地による長距雛伝送、
高速変調による大容量伝送か望まれている。このため、
光通信用光源として用いられる半導体レーザは、高出力
動作し然も高速変調が可能なものが望まれている。

高出力動作か可能な半導体レーザの一例として、例えば
文献（昭和６０年春菊３２回応用物理学関係連合講演会
予稿集１２６頁２９ｐ−２８−６）に開示されているも
のかあった。

第３図は上記文献に開示された半導体レーザをレーザ共
振器の長平方向と直交する方向で切って示した断面図で
ある。なお図面が複雑化することを回避するため、断面
を示すハツチングは一部省略して示している。

この半導体レーザは、ｎ型ＩｎＰ基板１１上に、少なく
ともｎ型１ｎＰ下側クラッド層１３、ＧａＩｎＡｓＰ活
性層１５及びｐ型ＩｎＰ上側つラツド層１７ヲ具えるス
トライプ状の積層体１９を具え、かつ、ｎ！ｌ！ＩｎＰ
基板１１の積層体１９の両側領域各々にｐ型１ｎＰ電流
ブロック層２１及びｎ型？ｎＰ電流ブロック層２３を基
板１１側からこの順に具えている。ざらに上側クラ・ン
ド層１７及びｎ型１ｎＰ電流ブロツク層２３上に、ｐ型
ＩｎＰ層から成る第二の上側クラ・ンド層２５どｐ型Ｇ
ａ１ｎＡｓＰキャップ層２７とをｊ唖次に具え、基板１
１下側にはｎ側電極２９を、キャップ層２７上には１）
（ｌｌＩＩ電極３１＠：それぞれ具えている。

第３図に示した半導体レーザは、以下に説明するような
手順で製造されでいた。第４図（Ａ）〜（Ｄ）はその説
明に供する製造工程図であり、工程中の主な工程にあけ
る素子の様子を第４図（Ｂ）にあっては斜視図を以って
これ以外の図にあっては第３図同様な断面図を以って示
したものである。

まず、第４図（Ａ）に示すように、ｎ型１ｎＰ（＋００
）基板１１上に、ｎ型１ｎＰ層１３ａ　、　ＧａＩｎＡ
ｓＰ層１５ａ及びｐ型ＩｎＰ層１７ａが、公知の結晶成
長技術により順次に形成される。

次に、ｐ型ＩｎＰ層１７ａ上に、ストライプ幅Ｗ＋がお
およそ１〜２ｕｍでストライプ方向が［ＯＮ］方向であ
るストライプ状のＳｉＯ□膜３３が公知の成膜技術、フ
ォトリソグラフィ技術及びエツチング技術により形成さ
れる。次に、この５ｉｎ２膜３３がマスクとされ公知の
化学エツチングにより、ｐ型ＩｎＰ層１７ａ　、　Ｇａ
ＩｎＡｓＰ層１５ａ及びｎ型ＩｎＰ層１３ａのそれぞれ
一部か基板１１に至るまで除去されて、ストライプ状の
積層体１９が形成される（第４図（Ｂ））。

次に、ｎ型１ｎＰ基板１１の積層体１９の両側の領域各
々に、ｐ型１ｎＰ電流ブロック層２１及びｎ型ＩｎＰ電
流ブロック層２３が基板１１側からこの順に２回目の結
晶成長工程により形成される。この際、積層体１９上に
は５１０２膜３３が形成されているので、この上には電
流ブロック層２１．２３は成長しない（第４図（Ｃ））
。

次に、積層体１９上の５ｉｎ２膜３３ヲ除去し、その後
、ｐ型ＩｎＰ上側クラッド層１７及びｎ型ＩｎＰ電流ブ
ロック層２３上に、ｐ型ＩｎＰ層から成る第二の上側ク
ラッド層２５及びｐ型ＧａＩｎＡｓＰキャップ層２７が
３回目の結晶成長工程により形成され、半導体レーザの
基本的な構造か得られる（第４図（Ｄ））。

第４図（Ｄ）に示すような基本構造が得られた後は、当
該半導体レーザが高速変調特性に優れる必要がないもの
の場合は、キャップ層２７側にｎ側電極３１が形成され
、次いで、素子幅Ｗｏ（第４図（Ｂ）９照）が２５０〜
３５０　ｕｍで共振器長しく第４図（Ｂ）？照）が２５
０〜３５０　ｕｍとなるように糖量され、第３図に示し
た半導体レーザが得られる。この半導体レーザにバイア
スをか１すで動作させると、ｐ型ＩｎＰ電流ブロック層
２１及びｎ型１ｎＰ電流ブロツク層２３の界面（第３図
中××ヲ付した領域）が逆バイアスになる。このため、
この半導体レーザに注入された電流は、ＧａＩｎＡｓＰ
活性層１５部分に効果的に流れるようになる。この結果
、この半導体レーザは、低閾値電流で発振し高出力で動
作する。

一方、第３図に示すような半導体レーザの高速変調特性
を改善するには、素子の容量を減らすことが効果的であ
る。即ち、第３図に示した半導体レーザでは、電流ブロ
ック層２１．２３間が逆バイアスになるのでこの領域に
出来る空乏層の広がり（こよる大きな容量が存在する。

従って、この容量が高速変調特性を悪化させるので、こ
の容量の低減が必要になる。

そこで、従来は、第４図（Ｄ）に示すような基本構造が
得られた後に、積層体１９の両側領域各々にキャップ層
２７表面から基板１１に至る深さの溝を形成することが
一般に行われていた（例えば文献昭和６０年秋第４６回
応用物理学会学術講演会予稿集２０６頁２ｐ−Ｎ−１１
、）　、このように溝を設けた半導体レーザを第５図に
第３図と同様な断面図を以って示す。

第５図においで、３５ａ、３５ｂが上述の溝である。

これら２つの溝３５ａ、３５ｂの間隔Ｗ２は出来るだけ
狭いほうが良く、通常は製作上の制約から２０〜３０ｕ
ｎ程度とされる。さらに溝幅は、一般に、１０〜２０ｕ
ｍとされる。またこれら溝３５ａ、３５ｂ内、及び、ｐ
型ＧａＩｎＡｓＰキャップ層２７の活性層１５に対応す
る部分以外の部分上には、絶縁膜としての誘電体膜（例
えばＳｉＯ□膜）３７が設けられている。ざらに、誘電
体膜３７及びキャップ層２７上にはｐ側電極３９か設け
られでいる。

第５図に示した半導体レーザによれば、電流ブロック層
２１．２３の逆バイアス領域は、２つの溝３５ａ、３５
ｂ間の幅Ｗ２の部分たけになり第３図に示した半導体レ
ーザの約１７１０になる。このため、逆バイアス部分で
生じる容量も約１７１０になり、よって高速変調特性が
得られる。

（発明が解決しようとする課題）しかしながら、第５図を用いで説明した従来の半導体レ
ーザでは、積層体１９と、溝３５ａ　、３５ｂとの間に
電流ブロックのための逆バイアスのｐ−ｎ構造部分がい
ずれにしろ残存するため、これに起因する容量はどうし
でも生じてしまい、従って、高速変調特性を悪化させる
原因になるという問題点かあった。

ざらに、溝３５ａ、３５ｂを形成するための工程が必要
な分生導体レーザの製造工程が長くなるという問題点が
あった。

ざらに、溝３５ａ、３５ｂを形成した後に電極作製を行
なわねばならないことから、電極作製が非常に難しくな
るという問題点があった。

この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は上述の問題点を解決し、製造が容
易な構造を有し然も高速変調が可能な半導体レーザを提
供することにある。

（課題を解決するための手段）この目的の達成を図るため、この発明の半導体レーザに
よれば、第一導電型の基板上に、少なくとも下側クラ・
ンド層、活性層及び上側クラッド層を具えるストライプ
状の積層体を具え、かつ、前述の基板の前述の積層体の
両側領域各々に第二導電型電流ブロック層及び第一導電
型電流ブロック層を前述の基板側からこの順に具える半
導体レーザにおいて、第二導電型電流ブロック層及び第一導電型電流ブロック
層間に半絶縁性の電流ブロック層を設けたことを特徴と
する。

なあ、ここで云う半絶縛性電流ブロック層とは、比抵抗
が１０８Ωｃｍ程度より大きな値を示すようなものを云
う、ざらに、この半絶縁性電流プロ・ンク層は、これを
挟む第二及び第一導電型の電流ブロック層と共に連続的
に結晶成長出来るような層とするのが好適である。

また、半絶縁性の電流ブロック層は、下側クラッド層、
活性層及び上側クラッド層の各側面にわたって接するよ
うに設けるのが好適である。

（作用）この発明の半導体レーザによれば、ｐ型（ｎ型）電流ブ
ロック層及びｎ型（ｐ型）電流ブロック層が直接積層さ
れでいた従来の半導体レーザに比し、ｐ−ｎ逆バイアス
接合問に半絶縁性電流ブロック層を入れた分だけ、素子
容量が低下する。

あおよそ１／１０になる。

さらに、半絶縁性の電流ブロック層自体も電流阻止層と
して機能するので、リーク電流のより一層の低下が図れ
る。

ざらに、溝を設けることにより容量低減を図っていた従
来の半導体レーザに比し、構造が簡単であり製造も容易
になる。

（実施例）以下、図面を参照してこの発明の半導体レーザの実施例
につき説明する。なお、実施例の説明に用いる各図はこ
の発明を理解出来る程度に概略的に示しであるにすぎな
い、従って、図中の各構成成分の形状、寸法、配置関係
、ざらに各構成成分間の寸法比等も概略的であり、この
発明が図示例のみに定されるものでないことは理解され
たい。また、以下の実施例は、第一導電型の基板をｐ型
ＩｎＰとし、半導体レーザの構造を通常のファブリベロ
ー型とした例で説明する。

構】ｌえ明第１図は実施例の半導体レーザーの構造説明に供する図
であり、この半導体レーザーをレーザ共振器の長平方向
と直交する方向で切って示した断面図である。なお、図
面が複雑化することを回避するため、断面を示すハツチ
ングは一部省略している。

第１図に示した実施例の半導体レーザーは、ｐ型ＩｎＦ
’基板５１上に、ｐ型１ｎＰ下側クラット層５３、Ｇａ
ＩｎＡｓＰ活性層５５、ｎ型ＩｎＰ上側クラッド層５７
及びｎ型Ｇａ１ｎＡｓＰキャップ層５９ヲ具えるストラ
イプ状の積層体６１！具え、がっ、ｐ型１ｎＰ基板５１
の積層体６１の両側領域各ヤにｎ型ＩｎＰ電流ブロック
層６３、半絶縁性の電流プロ・νり層６５及びｐ型Ｉｎ
Ｐ電流ブロック層６７ヲ基板５１側からこの順に具えて
いる。ざらにこの半導体レーザーは、キャップ層５９及
びｐ型ＩｎＰ電流ブロック層６７上にｎ側電極６９ヲ具
え、基板５１下側にはｎ側電極７１を具えている。

ここで、半絶縁性の電流ブロック層６５は、ＩｎＰ層に
Ｆｅ（鉄）を“ドーパントとして導入すると半絶縁性（
比抵抗が１０５より大きい）ＩｎＰ層が得られることか
知られている（例えば文献・アプライド・フィジックス
・レターズ（Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔ
ｔｅｒｓ）　５１　（１９８７）ρ、１７８３）　）の
で、この実施例ではＦｅドープの１ｎＰ層を以って構成
している。なあ、このＦｅドープＩｎＰ層の比抵抗は、
半導体レーザーの設計に応し決定するが、高い１ようが
好ましい。この比抵抗の制御は、ＦｅドープＩｎＰ層の
結晶成長条件を変えることにより行なえる。またその膜
厚は、厚い方が耐圧を高く出来熱もｐ−ｎ接合部の容量
低減をより図れるので好適であるが、通常の半導体レー
ザーにおいては作製上の点から２〜４ｕｍ程度である。

またこの半絶縁性の電流ブロック層６５は、下側クラッ
ド層５３、活性層５５及び上側クラ・シト層５７各々の
側面にわたって接するように設けている。下側クラ・シ
ト層５３、活性層５５及び上側クラッド層５７の各層に
対し半絶縁性の電流ブロック層６５をこのような位置間
係で設けると、リーク電流をより効果的に低減出来る。

また、積層体６１の幅は、単一基本横モート発振が得ら
れるよう活性層の幅ＷＩが１〜２μｍとなるようにして
いる。

第１図に示した半導体レーザによれば、電流狭窄は、半
絶縁性電流ブロック層６５により、さらに、ｎ型ＩｎＰ
層６３、半絶縁性ＩｎＰ層６５及びｐ型ＩｎＰ層６７の
三層構造によりなされるので、電流は活性層５５１こ集
中的に流れる。ざらにまた、ｎ側電極６９は、ｐ型１ｎ
Ｐ電流ブロック層６７とはオーミックコシタクトを形成
することが出来ないので、電流はｎ型ＧａＩｎＡｓＰキ
ャップ層５９部分に有効に流れ、これによっても有効な
電流狭窄が行なえる。

裂１じ１沫ノｌ皮明次に、この発明の半導体レーザの理解を深めるために第
１図に示した実施例の半導体レーザーの製造方法の一例
につき説明する。

第２図（Ａ）〜（Ｄ）はその説明に供する製造工程図で
あり、工程中の主な工程における素子の様子を第２図（
Ｂ）（こあっては斜視図を以ってこれ以外の図にあって
は第１図同様な断面図を以って示したものである。

まず、第２図（Ａ）に示すように、ｐ型１ｎＰ（＋００
）基板５１上に、下側クラッド層用のｐ型１ｎＰ層５３
ａ、活性層用のＧａＩｎＡｓＰ層５５ａ、上側クラッド
層用のｐ型１ｎＰ層５７ａ及びキャップ層用のｎ型Ｇａ
１ｎＡｓＰ層５９ａ　＠それぞれ所定の膜厚に、公知の
結晶成長技術により順次に形成した。

次に、ｎ型Ｇａ１ｎＡｓＰ層５９ａ上に、ストライプ幅
Ｗ、がおおよそ１〜２ｕｍでストライプ方向が［０１１
１方向であるストライプ状の５ｉｎ２膜７３ヲ公知の成
膜技術、フォトリソグラフィ技術及びエツチング技術に
より形成した９次に、この５ｉ０２膜７３ヲマスクとし
公知の化学エツチングにより、ｎ型ＧａＩｎＡｓＰ層５
９ａ　、　ｎ型ＩｎＰ層５７ａ　、　ＧａＩｎＡｓＰ層
５５ａ及びｐ型１ｎＰ層５３ａのそれぞれ一部を基板５
１に至るまで除去し、ストライプ状の積層体６１を形成
した（第２図（Ｂ））。

次に、ｐ型１ｎＰ基板５１の積層体６１の両側の領域各
々に、ｎ型１ｎＰ電流ブロツク／１６３、半絶Ｒ性の電
流プロ・ンク層６５及びｐ型１ｎＰ電流ブロック層６７
を基板５１側からこの順に形成するために以下に説明す
るような手段を採る。なお、結晶成長方法は、Ｆｅのド
ーピングが効果的に行なえる、有機金属気相成長法（Ｍ
ＯＶＰＥ法）を用いた。

先ずｐ型ＩｎＰ基板５１の積層体６１の両側領域各々に
、第二導電型電流ブロック層としてのｎ型１ｎＰ層６３
を所定の膜厚に成長させた。この原料ガスは公知のもの
で良い。次に、Ｉｎ（インジウム）の原料としてトリメ
チルインジウム（ＴＭＩ）　、Ｐ（リシ）の原料として
ホスフィン（ＰＨ３）　、Ｆｅ　（鉄）の原料としてシ
クロペンタジェニル鉄（ＣｓＨａ）ｚｒｅをそれぞれ用
い、ざらに主な結晶成長条件を、成長温度は６５０℃と
し、全ガス流量は３β／ｍｉｎとし、Ｖ／■比（Ｐｌ（
３と■罰とのモル比）は５０〜１００の範囲の好適な値
とし、（ＣｓＨ５）２Ｆｅの流量はＦｅドープＩｎＰ層
６５の成長復の比抵抗が所定の値（例えば１×１０７Ω
・ｃｍ以上の＠）になるような流量として、ｎ型ＩｎＰ
層６３上にＦｅドープのＩｎＰ層６５を所定の膜厚に成
長させた０次いで、このＦｅトープのＩｎＰ層６層上５
上らに第一導電型電流ブロック層としてのｐ型ＩｎＰ層
６７を所定の膜厚に成長させた（第２図（Ｃ））、これ
ら各電流ブロック層６３゜６５．６７の成長の際、積層
体６１上にはＳｉＯ□膜７３膜形３されているので、こ
の上には各電流プロ・ンク層６３６５．６７は成長しな
い。

次に、積層体６１上の５ｉＯｚ膜７３を除去しく第２図
（Ｄ））　、その後、公知の方法により、ｎ型ＧａＩｎ
ＡｓＰキャ・ｙブ層５９上及びｐ型ＩｎＰ電流ブロック
層６７上にｎ側電極６９を形成し、基板５■の下側にｐ
側電極７１を形成しで、第１図に示す半導体レーザーを
得た。

以上がこの発明の半導体レーザーの実施例の説明である
。しかし、この発明は、上述の実施例にのみ限定される
ものではなく、以下に説明するような種々の変更を加え
ることが出来る。

上述の実施例では基板をｐ型ＩｎＰ基板としている。し
かし、基板をｎ型１ｎＰ基板とし各層の導電型を実施例
とは反対の導電型にした場合でも実施例と同様な効果を
得ることが出来る。

さらに実施例では半絶縁性の電流ブロック層をＦｅドー
プのＩｎＰ層を以って構成しているが、Ｆｅの代わりに
コバルト（Ｇｏ）ｔドープしでも同様な効果が期待出来
る。

ざらに、実施例では、通常のファブリベロー型の半導体
レーザーにこの発明を適用しでいる。しかし、この発明
は、活性層部分に回折格子を含む分布帰還型半導体レー
ザー所謂ＤＦＢ型半導体レーザー等にも適用出来る。ま
た、第３図を用いて説明したような、第二の上側クラッ
ド層及び面積の広いキャップＮＩを有するような構造の
半導体レーザーにもこの発明は適用出来る。

また、この発明は、ＩｎＰ糸の半導体レーザー以外の半
導体レーザ例えばＧａＡｓ系の半導体レーザーにも適用
出来る。

（発明の効果）上述した説明からも明らかなように、この発明の半導体
レーザによれば、電流ブロック層部分に半絶締性電流プ
ロ・ンク層を用い、然も、電流阻止構造が第二導電型層
、半絶縁性ＩｎＰ層及び第一導電型層の三層構造とされ
でいるので、ｐ−ｎ逆バイアス接合間に半絶縁性電流ブ
ロック層を入れた分だけ、素子容量が低下する。従って
高速変調特性が改善出来る。

さらに、半絶縁性の電流ブロック層自体も電流阻止層と
して機能するので、リーク電流のより一層の低下が図れ
る。このため、低閾値電流発振は勿論のこと、従来に比
しより一層の高出力動作が可能になる。

さらに、溝を設けることにより容量低減を図っていた従
来の半導体レーザに比し、構造が簡単であり製造も非常
に容易であるので、その工業的価値は非常に高い。

【図面の簡単な説明】

第１図は、実施例の半導体レーザの構造ｌ：８Ｉｌ！略
的に示す断面図、第２図（Ａ）〜（Ｄ）は、この発明の説明に供する製造
工程図、第３図は、従来の半導体レーザの一例を示す断面図、第４図（Ａ）〜（Ｄ）は、従来技術の説明に供する製造
工程図、第５図は、従来の半導体レーザーの他の例を示す断面図
である。５１・・・第一導電型の基板（ｐ型ＩｎＰ基板）５３・
・・下側クラッド層（ｐ型ＩｎＰ層）５５−・・活性層
（ＧａＩｎＡｓＰ層）５７・・・上側クラット層（ｎ型
ＩｎＰ層）５９　・・・キヤ’ｙブ層（ｎ型ＧａＩｎＡ
ｓＰ層）６１・・・ストライプ状の積層体６３・・・第二導電型の電流ブロック層（ｎ型ＩｎＰ層
）６５・・・半絶縁性の電流ブロック層（Ｆｅ？’−ブ
ＩｎＰ層）６７・・・第一導電型の電流ブロック層（ｐ型ＩｎＰ層
）６９−ｎ　（ｌ！＋１！極、　　　　？　＋−１）側
電極５３ａ・・・下側クラッド層用ｐ型ＩｎＰ層５５ａ
活性層用Ｇａ１ｎＡｓＰ層５７ａ・・・上側クラツド層用ｎ型１ｎＰ層５９ａ・・
・キャップ層用ｎ型ＧａＩｎＡｓＰ層７３・・・５ｉ０
２膜。特許出曽人　　　　沖電気工業株式会社５３ａ下側クラ
ッド層用ｎ型ＩｎＰ層５５ａ活牲層用ＧａＩｎＡｓＰ層５７ａ上側クラ・シト層用ｐ型ＩｎＰ層５９ａキャ’７
ブ層用ｎ型ＧａＩｎＡｓＰ層この発明の説明に供する製
造工Ｓ図第２図６９０側電極７１　ｐ側電極冥施例の半導体レーザの構造を概略的に示す断面図１図この発明の説明に供する製造工程図第２図第３図第５図従来技術の説明に供する製造工程図箱４図

Claims

【特許請求の範囲】

（１）第一導電型の基板上に、少なくとも下側クラッド
層、活性層及び上側クラッド層を具えるストライプ状の
積層体を具え、かつ、前記基板の前記積層体の両側領域
各々に第二導電型電流ブロック層及び第一導電型電流ブ
ロック層を前記基板側からこの順に具える半導体レーザ
において、第二導電型電流ブロック層及び第一導電型電
流ブロック層間に半絶縁性の電流ブロック層を設けたこ
とを特徴とする半導体レーザ。