JPH04296960A - Ｄｍａ制御方式 - Google Patents
Ｄｍａ制御方式Info
- Publication number
- JPH04296960A JPH04296960A JP3001323A JP132391A JPH04296960A JP H04296960 A JPH04296960 A JP H04296960A JP 3001323 A JP3001323 A JP 3001323A JP 132391 A JP132391 A JP 132391A JP H04296960 A JPH04296960 A JP H04296960A
- Authority
- JP
- Japan
- Prior art keywords
- descriptor
- address
- area
- dma
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
Landscapes
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＤＭＡ制御方式に関し、
特にディスクリプタを用いたＤＭＡ制御方式に関する。
特にディスクリプタを用いたＤＭＡ制御方式に関する。
【０００２】
【従来の技術】従来、ＤＭＡコントローラが連続して外
部記憶部上のバッファ領域をアクセスする場合、ソフト
システムがリアルタイムにＤＭＡコントローラを制御す
ることによるシステム効率の低下を防ぐため、以下に説
明するディスクリプタ制御によるＤＭＡ制御方式が提案
されている。
部記憶部上のバッファ領域をアクセスする場合、ソフト
システムがリアルタイムにＤＭＡコントローラを制御す
ることによるシステム効率の低下を防ぐため、以下に説
明するディスクリプタ制御によるＤＭＡ制御方式が提案
されている。
【０００３】例えば、通信システムにおいて連続してフ
レーム送信を行う場合、複数のバッファ領域に格納され
ている送信データを連続してＤＭＡ転送する。ホストシ
ステムは所定のディスクリプタ・フォーマットに従って
、あらかじめ外部記憶部上に複数のディスクリプタの情
報を連続した領域に設定する。
レーム送信を行う場合、複数のバッファ領域に格納され
ている送信データを連続してＤＭＡ転送する。ホストシ
ステムは所定のディスクリプタ・フォーマットに従って
、あらかじめ外部記憶部上に複数のディスクリプタの情
報を連続した領域に設定する。
【０００４】図４は従来のＤＭＡ制御方式の一例を示す
ブロック図である。
ブロック図である。
【０００５】各ディスクリプタ３０ｂのフォーマットは
、ＤＭＡコントローラ２ｂに対する制御情報を格納する
コマンド領域３１ｂ、転送データが格納されているバッ
ファ領域４０の先頭アドレスを示すアドレス領域３２、
転送データ数を格納する転送サイズ領域３３、ＤＭＡ転
送の実行結果を格納するステータス領域３４を含んでい
る。
、ＤＭＡコントローラ２ｂに対する制御情報を格納する
コマンド領域３１ｂ、転送データが格納されているバッ
ファ領域４０の先頭アドレスを示すアドレス領域３２、
転送データ数を格納する転送サイズ領域３３、ＤＭＡ転
送の実行結果を格納するステータス領域３４を含んでい
る。
【０００６】ホストシステム１ｂは、最初に実行するデ
ィスクリプタ３０ｂの先頭アドレスをディスクリプタア
ドレス・レジスタ２１に設定し、ＤＭＡコントローラ２
ｂを起動する。ＤＭＡコントローラ２ｂは、ディスクリ
プタアドレス・レジスタ２１の設定値をＤＭＡアドレス
レジスタ２３に、あらかじめ規定されたディスクリプタ
のサイズをＤＭＡサイズレジスタ２４にそれぞれロード
する。ＤＭＡコントローラ２ｂは、ＤＭＡアドレスレジ
スタ２３に設定されたアドレスからＤＭＡサイズレジス
タ２４に設定されたデータ数だけＤＭＡ転送を開始する
。
ィスクリプタ３０ｂの先頭アドレスをディスクリプタア
ドレス・レジスタ２１に設定し、ＤＭＡコントローラ２
ｂを起動する。ＤＭＡコントローラ２ｂは、ディスクリ
プタアドレス・レジスタ２１の設定値をＤＭＡアドレス
レジスタ２３に、あらかじめ規定されたディスクリプタ
のサイズをＤＭＡサイズレジスタ２４にそれぞれロード
する。ＤＭＡコントローラ２ｂは、ＤＭＡアドレスレジ
スタ２３に設定されたアドレスからＤＭＡサイズレジス
タ２４に設定されたデータ数だけＤＭＡ転送を開始する
。
【０００７】この１回目のＤＭＡ転送により外部記憶部
３ｂ上の指定されたディスクリプタ３０ｂのコマンド領
域３１ｂ，アドレス領域３２，転送サイズ領域３３がＤ
ＭＡコントローラ２ｂに読み込まれる。ＤＭＡコントロ
ーラ２ｂは、読み込んだコマンド領域３１ｂの情報を制
御レジスタ２２、アドレス領域３２の情報をＤＭＡアド
レスレジスタ２３、転送サイズ領域３３の情報をＤＭＡ
サイズレジスタ２４に設定し、再びＤＭＡ転送を開始す
る。この２回目のＤＭＡ転送により、ディスクリプタ３
０ｂで指定された外部記憶部３ｂ上のバッファ領域４０
に格納された送信データの転送が行われる。
３ｂ上の指定されたディスクリプタ３０ｂのコマンド領
域３１ｂ，アドレス領域３２，転送サイズ領域３３がＤ
ＭＡコントローラ２ｂに読み込まれる。ＤＭＡコントロ
ーラ２ｂは、読み込んだコマンド領域３１ｂの情報を制
御レジスタ２２、アドレス領域３２の情報をＤＭＡアド
レスレジスタ２３、転送サイズ領域３３の情報をＤＭＡ
サイズレジスタ２４に設定し、再びＤＭＡ転送を開始す
る。この２回目のＤＭＡ転送により、ディスクリプタ３
０ｂで指定された外部記憶部３ｂ上のバッファ領域４０
に格納された送信データの転送が行われる。
【０００８】２回目のＤＭＡ転送によって送信データの
転送が終了すると、３回目のＤＭＡ転送としてＤＭＡコ
ントローラ２ｂは２回目のＤＭＡ転送で実際に転送した
データ数を転送サイズ領域３３に、また実行結果に関す
る情報をステータス領域３４にＤＭＡ転送する。上述し
た３回のＤＭＡ転送による一連の動作により１回のバッ
ファ領域４０のデータ転送が完了する。
転送が終了すると、３回目のＤＭＡ転送としてＤＭＡコ
ントローラ２ｂは２回目のＤＭＡ転送で実際に転送した
データ数を転送サイズ領域３３に、また実行結果に関す
る情報をステータス領域３４にＤＭＡ転送する。上述し
た３回のＤＭＡ転送による一連の動作により１回のバッ
ファ領域４０のデータ転送が完了する。
【０００９】制御レジスタ２２に格納された制御情報に
より、更にディスクリプタ３０ｂによるＤＭＡ転送のチ
ェイニングが指定されていれば、ＤＭＡコントローラ２
ｂは、上述の実行したディスクリプタ３０ｂに続く次の
ディスクリプタ３０ｂのアドレスをＤＭＡアドレスレジ
スタ２３に設定し、次のディスクリプタ３０ｂのディス
クリプタ情報を読み出す。更にこの情報に従い、指定さ
れるバッファ領域４０のデータ転送を行うためＤＭＡ転
送を開始する。このようにしてＤＭＡ転送のチェイニン
グはディスクリプタ３０ｂのコマンド領域３１ｂで指定
されたＤＭＡコントローラ２ｂの制御情報によりチェイ
ニングの終了を指示されるまで連続して実行される。
より、更にディスクリプタ３０ｂによるＤＭＡ転送のチ
ェイニングが指定されていれば、ＤＭＡコントローラ２
ｂは、上述の実行したディスクリプタ３０ｂに続く次の
ディスクリプタ３０ｂのアドレスをＤＭＡアドレスレジ
スタ２３に設定し、次のディスクリプタ３０ｂのディス
クリプタ情報を読み出す。更にこの情報に従い、指定さ
れるバッファ領域４０のデータ転送を行うためＤＭＡ転
送を開始する。このようにしてＤＭＡ転送のチェイニン
グはディスクリプタ３０ｂのコマンド領域３１ｂで指定
されたＤＭＡコントローラ２ｂの制御情報によりチェイ
ニングの終了を指示されるまで連続して実行される。
【００１０】
【発明が解決しようとする課題】上述した従来のＤＭＡ
制御方式によると、複数のディスクリプタ３０ｂがチェ
イニングされているとき、各ディスクリプタ３０ｂは外
部記憶部３ｂ上の連続した領域に格納されており、ディ
スクリプタ３０ｂのチェイニングに従い外部記憶部３ｂ
上のバッファ領域４０のデータを転送している途中でチ
ェイニングを中断し、バッファ領域４０の特定の領域の
み再転送して再び中断したディスクリプタ３０ｂのチェ
イニングを続行したい場合、ホストシステム１ｂは、特
定のディスクリプタ３０ｂのみチェイニングなしで実行
させ、そのＤＭＡ転送終了後、中断していたディスクリ
プタ３０ｂから再びチェイニングによるバッファ領域４
０のＤＭＡ転送を起動させることになる。従って、ホス
トシステム１ｂがディスクリプタ３０ｂによるＤＭＡ転
送の起動を２回以上行うことになり、その間、ホストシ
ステム１ｂがＤＭＡ転送の実行状態を監視する必要があ
るため、ホストシステム１ｂのオーバーヘッドが大きく
なり、システム全体の実効効率が低下するという欠点が
ある。
制御方式によると、複数のディスクリプタ３０ｂがチェ
イニングされているとき、各ディスクリプタ３０ｂは外
部記憶部３ｂ上の連続した領域に格納されており、ディ
スクリプタ３０ｂのチェイニングに従い外部記憶部３ｂ
上のバッファ領域４０のデータを転送している途中でチ
ェイニングを中断し、バッファ領域４０の特定の領域の
み再転送して再び中断したディスクリプタ３０ｂのチェ
イニングを続行したい場合、ホストシステム１ｂは、特
定のディスクリプタ３０ｂのみチェイニングなしで実行
させ、そのＤＭＡ転送終了後、中断していたディスクリ
プタ３０ｂから再びチェイニングによるバッファ領域４
０のＤＭＡ転送を起動させることになる。従って、ホス
トシステム１ｂがディスクリプタ３０ｂによるＤＭＡ転
送の起動を２回以上行うことになり、その間、ホストシ
ステム１ｂがＤＭＡ転送の実行状態を監視する必要があ
るため、ホストシステム１ｂのオーバーヘッドが大きく
なり、システム全体の実効効率が低下するという欠点が
ある。
【００１１】
【課題を解決するための手段】本発明のＤＭＡ制御方式
は、ＤＭＡ転送の対象となるデータを格納するバッファ
領域と、制御情報を格納すると共にディスクリプタアド
レスの設定の有無を示すディスクリプタアドレス選択ビ
ットをもつコマンド領域、前記バッファ領域の転送デー
タ範囲の先頭アドレスを格納するアドレス領域、転送デ
ータ数を格納する転送サイズ領域、及び設定された前記
ディスクリプタアドレスを格納するディスクリプタアド
レス領域をそれぞれ備え順次配置された複数のディスク
リプタとを含む外部記憶部と、前記各ディスクリプタの
内容に従って前記バッファ領域のデータをＤＭＡ転送す
るＤＭＡコントローラとを有し、前記各ディスクリプタ
の内容をこれらディスクリプタの配置順に実行するとき
は前記各ディスクリプタアドレス選択ビットをインアク
ティブとして前記各ディスクリプタアドレス領域にディ
スクリプタアドレスを設定せず、前記各ディスクリプタ
の内容をこれらディスクリプタの配置順とは異なる順で
実行するときは所定のディスクリプタのディスクリプタ
アドレス領域に次に実行するディスクリプタのディスク
リプタアドレスを設定格納しかつ対応するディスクリプ
タアドレス選択ビットをアクティブとする構成を有して
いる。
は、ＤＭＡ転送の対象となるデータを格納するバッファ
領域と、制御情報を格納すると共にディスクリプタアド
レスの設定の有無を示すディスクリプタアドレス選択ビ
ットをもつコマンド領域、前記バッファ領域の転送デー
タ範囲の先頭アドレスを格納するアドレス領域、転送デ
ータ数を格納する転送サイズ領域、及び設定された前記
ディスクリプタアドレスを格納するディスクリプタアド
レス領域をそれぞれ備え順次配置された複数のディスク
リプタとを含む外部記憶部と、前記各ディスクリプタの
内容に従って前記バッファ領域のデータをＤＭＡ転送す
るＤＭＡコントローラとを有し、前記各ディスクリプタ
の内容をこれらディスクリプタの配置順に実行するとき
は前記各ディスクリプタアドレス選択ビットをインアク
ティブとして前記各ディスクリプタアドレス領域にディ
スクリプタアドレスを設定せず、前記各ディスクリプタ
の内容をこれらディスクリプタの配置順とは異なる順で
実行するときは所定のディスクリプタのディスクリプタ
アドレス領域に次に実行するディスクリプタのディスク
リプタアドレスを設定格納しかつ対応するディスクリプ
タアドレス選択ビットをアクティブとする構成を有して
いる。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の第１の実施例を示すブロッ
ク図である。
ク図である。
【００１４】外部記憶部３は、ＤＭＡ転送の対象となる
データを格納するバッファ領域４０と、制御情報を格納
すると共にディスクリプタアドレスの設定の有無を示す
ディスクリプタアドレス選択ビット３１ａをもつコマン
ド領域３１、バッファ領域４０の転送データ範囲の先頭
アドレスを格納するアドレス領域３２、転送データ数を
格納する転送サイズ領域３３、ＤＭＡ転送の実行結果を
格納するステータス領域３４、及び設定されたディスク
リプタアドレスを格納するディスクリプタアドレス領域
３５をそれぞれ備え順次配置された複数のディスクリプ
タ３０とを含んで構成される。
データを格納するバッファ領域４０と、制御情報を格納
すると共にディスクリプタアドレスの設定の有無を示す
ディスクリプタアドレス選択ビット３１ａをもつコマン
ド領域３１、バッファ領域４０の転送データ範囲の先頭
アドレスを格納するアドレス領域３２、転送データ数を
格納する転送サイズ領域３３、ＤＭＡ転送の実行結果を
格納するステータス領域３４、及び設定されたディスク
リプタアドレスを格納するディスクリプタアドレス領域
３５をそれぞれ備え順次配置された複数のディスクリプ
タ３０とを含んで構成される。
【００１５】ＤＭＡコントローラ２は、ディスクリプタ
アドレス・レジスタ２１，制御レジスタ２２，ＤＭＡア
ドレスレジスタ２３、及びＤＭＡサイズレジスタ２４を
含み、ホストシステム１の指示により外部記憶部３のデ
ィスクリプタ３０の内容に従って順次バッファ領域４０
のデータのＤＭＡ転送を行う。
アドレス・レジスタ２１，制御レジスタ２２，ＤＭＡア
ドレスレジスタ２３、及びＤＭＡサイズレジスタ２４を
含み、ホストシステム１の指示により外部記憶部３のデ
ィスクリプタ３０の内容に従って順次バッファ領域４０
のデータのＤＭＡ転送を行う。
【００１６】この実施例においても、３回のＤＭＡ転送
による一連の動作により１回のバッファ領域４０のデー
タ転送が完了することは従来例と同様である。
による一連の動作により１回のバッファ領域４０のデー
タ転送が完了することは従来例と同様である。
【００１７】この実施例において、ディスクリプタ３０
で制御されるＤＭＡコントローラ２により連続してＤＭ
Ａ転送する場合、ホストシステム１は、まず各ディスク
リプタ３０のディスクリプタアドレス選択ビット３１ａ
をすべてインアクティブ“０”に設定する。この後、Ｄ
ＭＡコントローラ２を起動し、連続した外部記憶部３上
の複数のディスクリプタ３０により、各ディスクリプタ
３０が指定する外部記憶部３上のバッファ領域４０のデ
ータの転送を開始する。各ディスクリプタ３０のチェイ
ニングにより連続してＤＭＡ転送を実行している途中で
そのチェイニングを中断し、バッファ領域４０の特定の
領域のみ再転送して再びディスクリプタ３０のチェイニ
ングを続行したい場合の動作について図２を参照して説
明する。
で制御されるＤＭＡコントローラ２により連続してＤＭ
Ａ転送する場合、ホストシステム１は、まず各ディスク
リプタ３０のディスクリプタアドレス選択ビット３１ａ
をすべてインアクティブ“０”に設定する。この後、Ｄ
ＭＡコントローラ２を起動し、連続した外部記憶部３上
の複数のディスクリプタ３０により、各ディスクリプタ
３０が指定する外部記憶部３上のバッファ領域４０のデ
ータの転送を開始する。各ディスクリプタ３０のチェイ
ニングにより連続してＤＭＡ転送を実行している途中で
そのチェイニングを中断し、バッファ領域４０の特定の
領域のみ再転送して再びディスクリプタ３０のチェイニ
ングを続行したい場合の動作について図２を参照して説
明する。
【００１８】図２において、外部記憶部１上の各ディス
クリプタ３０（アドレス２０１〜２１５）がすべてチェ
イニングされディスクリプタ３０（２０１）から順次Ｄ
ＭＡ転送を行っていき、ディスクリプタ３０（２１０）
によるＤＭＡ転送が終了したところでチェイニングが一
時中断され、ディスクリプタ３０（２０２，２０４，２
０５，２０８）で指定されるバッファ領域４０のデータ
を再転送する場合について説明する。
クリプタ３０（アドレス２０１〜２１５）がすべてチェ
イニングされディスクリプタ３０（２０１）から順次Ｄ
ＭＡ転送を行っていき、ディスクリプタ３０（２１０）
によるＤＭＡ転送が終了したところでチェイニングが一
時中断され、ディスクリプタ３０（２０２，２０４，２
０５，２０８）で指定されるバッファ領域４０のデータ
を再転送する場合について説明する。
【００１９】ホストシステム１がディスクリプタ３０（
２１０）のチェイニングの中断を認識すると、再実行さ
せる必要のある各ディスクリプタ３０に対しそのコマン
ド領域３１のディスクリプタアドレス選択ビット３１ａ
をアクティブ“１”に設定し、ディスクリプタアドレス
領域３５に次に実行させたいディスクリプタ３０の先頭
アドレスを書き込む。例えば、ディスクリプタ３０（２
０２）ではそのコマンド領域３１のディスクリプタアド
レス選択ビット３１ａをアクティブ“１”に書き直し、
ディスクリプタアドレス領域３５には次に実行するディ
スクリプタ３０（２０４）のアドレスを設定する。 またディスクリプタ３０（２０４）の次はディスクリプ
タ３０（２０５）を実行するので、ディスクリプタ３０
（２０４）のディスクリプタアドレス選択ビット３１ａ
はインアクティブ“０”のままで、かつディスクリプタ
アドレス領域３５にもアドレスを設定しない。ディスク
リプタ３０（２０５）ではそのコマンド領域３１のディ
スクリプタアドレス選択ビット３１ａをアクティブ“１
”にするように書き直し、ディスクリプタアドレス領域
３５には次に実行するディスクリプタ３０（２０８）の
アドレスを設定する。
２１０）のチェイニングの中断を認識すると、再実行さ
せる必要のある各ディスクリプタ３０に対しそのコマン
ド領域３１のディスクリプタアドレス選択ビット３１ａ
をアクティブ“１”に設定し、ディスクリプタアドレス
領域３５に次に実行させたいディスクリプタ３０の先頭
アドレスを書き込む。例えば、ディスクリプタ３０（２
０２）ではそのコマンド領域３１のディスクリプタアド
レス選択ビット３１ａをアクティブ“１”に書き直し、
ディスクリプタアドレス領域３５には次に実行するディ
スクリプタ３０（２０４）のアドレスを設定する。 またディスクリプタ３０（２０４）の次はディスクリプ
タ３０（２０５）を実行するので、ディスクリプタ３０
（２０４）のディスクリプタアドレス選択ビット３１ａ
はインアクティブ“０”のままで、かつディスクリプタ
アドレス領域３５にもアドレスを設定しない。ディスク
リプタ３０（２０５）ではそのコマンド領域３１のディ
スクリプタアドレス選択ビット３１ａをアクティブ“１
”にするように書き直し、ディスクリプタアドレス領域
３５には次に実行するディスクリプタ３０（２０８）の
アドレスを設定する。
【００２０】このようにして再実行させたいディスクリ
プタ３０に関してディスクリプタアドレス領域３５で次
のディスクリプタ３０のアドレスを設定しチェイニング
する。再実行させるディスクリプタ３０のチェイニング
作業終了後、中断されたディスクリプタ３０（２１１）
に実行を移すために、最後に再実行させるディスクリプ
タ３０（２０８）のディスクリプタアドレス領域３５に
中断されたディスクリプタ３０（２１１）のアドレスを
設定する。
プタ３０に関してディスクリプタアドレス領域３５で次
のディスクリプタ３０のアドレスを設定しチェイニング
する。再実行させるディスクリプタ３０のチェイニング
作業終了後、中断されたディスクリプタ３０（２１１）
に実行を移すために、最後に再実行させるディスクリプ
タ３０（２０８）のディスクリプタアドレス領域３５に
中断されたディスクリプタ３０（２１１）のアドレスを
設定する。
【００２１】ホストシステム１は、最初に再実行させる
ディスクリプタ３０の先頭アドレス、すなわち、ディス
クリプタ３０（２０２）の先頭アドレスをＤＭＡコント
ローラ２のディスクリプタアドレス・レジスタ２１に設
定してから、ＤＭＡコントローラ２を起動すると、再実
行を指定されたディスクリプタ３０がそのチェイニング
機能により各ディスクリプタ３０のディスクリプタアド
レス領域３５に従って順次実行される。
ディスクリプタ３０の先頭アドレス、すなわち、ディス
クリプタ３０（２０２）の先頭アドレスをＤＭＡコント
ローラ２のディスクリプタアドレス・レジスタ２１に設
定してから、ＤＭＡコントローラ２を起動すると、再実
行を指定されたディスクリプタ３０がそのチェイニング
機能により各ディスクリプタ３０のディスクリプタアド
レス領域３５に従って順次実行される。
【００２２】このようにして、ホストシステム１は特定
のディスクリプタ３０のみディスクリプタアドレス領域
３５でチェイニングさせ、そのＤＭＡ転送終了後、ホス
トシステム１の介在無しに中断していたディスクリプタ
３０から再びチェイニングによるバッファ領域４０のデ
ータ転送を実行可能とする。このため、ホストシステム
１は再実行するディスクリプタ３０が複数あっても、デ
ィスクリプタ３０によるＤＭＡ転送の起動を１回行うだ
けであり、起動後はホストシステム１がＤＭＡ転送の実
行状態を監視する必要がないため、ホストシステム１の
オーバーヘッドを低減し、システム全体の実効効率の低
下を防ぐことができる。
のディスクリプタ３０のみディスクリプタアドレス領域
３５でチェイニングさせ、そのＤＭＡ転送終了後、ホス
トシステム１の介在無しに中断していたディスクリプタ
３０から再びチェイニングによるバッファ領域４０のデ
ータ転送を実行可能とする。このため、ホストシステム
１は再実行するディスクリプタ３０が複数あっても、デ
ィスクリプタ３０によるＤＭＡ転送の起動を１回行うだ
けであり、起動後はホストシステム１がＤＭＡ転送の実
行状態を監視する必要がないため、ホストシステム１の
オーバーヘッドを低減し、システム全体の実効効率の低
下を防ぐことができる。
【００２３】図３は本発明の第２の実施例を示すブロッ
ク図である。
ク図である。
【００２４】この実施例は、ディスクリプタ３０ａにス
テータス領域をもたず、ＤＭＡ転送の実行結果は、ディ
スクリプタ３０ａ以外の外部記憶部３ａのあらかじめ指
定された領域に格納するようにしたもので、各ディスク
リプタ３０ａの２回目のＤＭＡ転送の実行に関する情報
量が可変の場合に有効である。
テータス領域をもたず、ＤＭＡ転送の実行結果は、ディ
スクリプタ３０ａ以外の外部記憶部３ａのあらかじめ指
定された領域に格納するようにしたもので、各ディスク
リプタ３０ａの２回目のＤＭＡ転送の実行に関する情報
量が可変の場合に有効である。
【００２５】
【発明の効果】以上説明したように本発明は、ディスク
リプタのコマンド領域にディスクリプタアドレスの設定
の有無を示すディスクリプタアドレス選択ビットを設け
、このディスクリプタアドレス選択ビットがアクティブ
のとき次に実行するディスクリプタのディスクリプタア
ドレスを設定格納するディスクリプタアドレス領域をデ
ィスクリプタ内に設けた構成とすることにより、外部記
憶部上に連続配置された複数のディスクリプタのチェイ
ニングに従いバッファ領域のデータを転送している途中
でそのチェイニングを中断し、特定のバッファ領域のみ
再転送して再び中断したディスクリプタのチェイニング
を続行したい場合、再実行させる特定のディスクリプタ
のみディスクリプタアドレス領域でチェイニングさせ、
そのＤＭＡて転送終了後、ホストシステムの介在無しに
中断していたディスクリプタから再びチェイニングによ
るバッファ領域の転送を実行可能であるため、ホストシ
ステムは再実行するディスクリプタが複数あっても、デ
ィスクリプタによるＤＭＡ転送の起動を１回行うだけで
済み、起動後はホストシステムがＤＭＡの実行状態を監
視する必要がないため、ホストシステムのオーバーヘッ
ドを低減し、システム全体の実効効率の低下を防ぐこと
ができる効果がある。
リプタのコマンド領域にディスクリプタアドレスの設定
の有無を示すディスクリプタアドレス選択ビットを設け
、このディスクリプタアドレス選択ビットがアクティブ
のとき次に実行するディスクリプタのディスクリプタア
ドレスを設定格納するディスクリプタアドレス領域をデ
ィスクリプタ内に設けた構成とすることにより、外部記
憶部上に連続配置された複数のディスクリプタのチェイ
ニングに従いバッファ領域のデータを転送している途中
でそのチェイニングを中断し、特定のバッファ領域のみ
再転送して再び中断したディスクリプタのチェイニング
を続行したい場合、再実行させる特定のディスクリプタ
のみディスクリプタアドレス領域でチェイニングさせ、
そのＤＭＡて転送終了後、ホストシステムの介在無しに
中断していたディスクリプタから再びチェイニングによ
るバッファ領域の転送を実行可能であるため、ホストシ
ステムは再実行するディスクリプタが複数あっても、デ
ィスクリプタによるＤＭＡ転送の起動を１回行うだけで
済み、起動後はホストシステムがＤＭＡの実行状態を監
視する必要がないため、ホストシステムのオーバーヘッ
ドを低減し、システム全体の実効効率の低下を防ぐこと
ができる効果がある。
【図１】本発明の第１の実施例を示すブロック図である
。
。
【図２】図１に示された実施例の動作を説明するための
外部記憶部のデータ配置図である。
外部記憶部のデータ配置図である。
【図３】本発明の第２の実施例を示すブロック図である
。
。
【図４】従来のＤＭＡ制御方式の一例を示すブロック図
である。
である。
１，１ａ，１ｂ ホストシステム２，２ａ，２ｂ
ＤＭＡコントローラ３，３ａ，３ｂ 外
部記憶部 ２１ ディスクリプタアドレス・レジスタ２２
制御レジスタ ２３ ＤＭＡアドレスレジスタ ２４ ＤＭＡサイズレジスタ ３０，３０ａ，３０ｂ ディスクリプタ３１，３
１ｂ コマンド領域 ３１ａ ディスクリプタアドレス選択ビット３２
アドレス領域 ３３ 転送サイズ領域 ３４ ステータス領域 ３５ ディスクリプタアドレス領域４０
バッファ領域
ＤＭＡコントローラ３，３ａ，３ｂ 外
部記憶部 ２１ ディスクリプタアドレス・レジスタ２２
制御レジスタ ２３ ＤＭＡアドレスレジスタ ２４ ＤＭＡサイズレジスタ ３０，３０ａ，３０ｂ ディスクリプタ３１，３
１ｂ コマンド領域 ３１ａ ディスクリプタアドレス選択ビット３２
アドレス領域 ３３ 転送サイズ領域 ３４ ステータス領域 ３５ ディスクリプタアドレス領域４０
バッファ領域
Claims (1)
- 【請求項１】 ＤＭＡ転送の対象となるデータを格納
するバッファ領域と、制御情報を格納すると共にディス
クリプタアドレスの設定の有無を示すディスクリプタア
ドレス選択ビットをもつコマンド領域、前記バッファ領
域の転送データ範囲の先頭アドレスを格納するアドレス
領域、転送データ数を格納する転送サイズ領域、及び設
定された前記ディスクリプタアドレスを格納するディス
クリプタアドレス領域をそれぞれ備え順次配置された複
数のディスクリプタとを含む外部記憶部と、前記各ディ
スクリプタの内容に従って前記バッファ領域のデータを
ＤＭＡ転送するＤＭＡコントローラとを有し、前記各デ
ィスクリプタの内容をこれらディスクリプタの配置順に
実行するときは前記各ディスクリプタアドレス選択ビッ
トをインアクティブとして前記各ディスクリプタアドレ
ス領域にディスクリプタアドレスを設定せず、前記各デ
ィスクリプタの内容をこれらディスクリプタの配置順と
は異なる順で実行するときは所定のディスクリプタのデ
ィスクリプタアドレス領域に次に実行するディスクリプ
タのディスクリプタアドレスを設定格納しかつ対応する
ディスクリプタアドレス選択ビットをアクティブとする
ことを特徴とするＤＭＡ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001323A JPH04296960A (ja) | 1991-01-10 | 1991-01-10 | Ｄｍａ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3001323A JPH04296960A (ja) | 1991-01-10 | 1991-01-10 | Ｄｍａ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04296960A true JPH04296960A (ja) | 1992-10-21 |
Family
ID=11498287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3001323A Pending JPH04296960A (ja) | 1991-01-10 | 1991-01-10 | Ｄｍａ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04296960A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014167670A1 (ja) * | 2013-04-10 | 2014-10-16 | 三菱電機株式会社 | データ転送装置及びデータ転送方法 |
-
1991
- 1991-01-10 JP JP3001323A patent/JPH04296960A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014167670A1 (ja) * | 2013-04-10 | 2014-10-16 | 三菱電機株式会社 | データ転送装置及びデータ転送方法 |
| JP6038292B2 (ja) * | 2013-04-10 | 2016-12-07 | 三菱電機株式会社 | データ転送装置及びデータ転送方法 |
| US9886411B2 (en) | 2013-04-10 | 2018-02-06 | Mitsubishi Electric Corporation | Data transfer device and data transfer method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPH06282515A (ja) | データ処理装置 | |
| JPH04277850A (ja) | ディスクリプタ制御方式 | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JP2000298641A (ja) | 情報処理装置およびそのデータ転送方法ならびにデータ転送制御プログラムを格納した記憶媒体 | |
| JPH071494B2 (ja) | チャネルコマンド語チェイン装置 | |
| JPH02114294A (ja) | グラフィックディスプレイ装置 | |
| JPS6048563A (ja) | チャネル制御方式 | |
| JPH01234957A (ja) | Ｄｍａ制御方法及び装置 | |
| JPS5918733B2 (ja) | デ−タ送受信制御装置 | |
| JPH01302456A (ja) | チャネル制御ブロックを用いたデータ転送制御方式 | |
| JPH054694B2 (ja) | ||
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPS63226757A (ja) | 情報処理システムのデ−タ転送方式 | |
| JPS63168720A (ja) | メモリバツフア装置 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH0285948A (ja) | 直接記憶アクセス制御方式 | |
| JPH03269613A (ja) | 外部記憶装置の多重記録方式 | |
| JPH04127230A (ja) | 情報処理装置 | |
| JPS6378260A (ja) | 入出力装置制御方式 | |
| JPS58217035A (ja) | 計算機システムの入出力制御方式 | |
| JPS60112160A (ja) | 入出力装置制御方式 | |
| JPS6113617B2 (ja) | ||
| JP2000010908A (ja) | Ｄｍａコントローラ |