JPH01302456A - チャネル制御ブロックを用いたデータ転送制御方式 - Google Patents
チャネル制御ブロックを用いたデータ転送制御方式Info
- Publication number
- JPH01302456A JPH01302456A JP13296988A JP13296988A JPH01302456A JP H01302456 A JPH01302456 A JP H01302456A JP 13296988 A JP13296988 A JP 13296988A JP 13296988 A JP13296988 A JP 13296988A JP H01302456 A JPH01302456 A JP H01302456A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data transfer
- control block
- channel control
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、ＣＰＵからの要求に応じて主記憶装置から
チャネルに取出したチャネルコマンド語を、入出力装置
を制御するコントローラが解読可能なチャネル制御ブロ
ックに変換し、このチャネル制御ブロックに従ってコン
トローラによるチャネル、入出力装置間のデータ転送が
行われるデータ転送制御方式に関する。
チャネルに取出したチャネルコマンド語を、入出力装置
を制御するコントローラが解読可能なチャネル制御ブロ
ックに変換し、このチャネル制御ブロックに従ってコン
トローラによるチャネル、入出力装置間のデータ転送が
行われるデータ転送制御方式に関する。
（従来の技術）
一般に、主記憶装置、ディスクドライブ間のデータ転送
は、ＣＰＵからチャネルに対して要求（スタートサブチ
ャネル命令）が発せられることにより、第３図に示す手
順で行われる。まずチャネルは、ＣＰＵからの要求を受
付けると、同要求で示される主記憶装置の領域からデー
タ転送に必要な情報（リード／ライトの転送種別、転送
サイズ、転送元および転送先を示すアドレス等を含む情
報）が記述されたチャネルコマンド語ＣＣＷをフェッチ
して解読し、このチャネルコマンド語ＣＣＷの指定する
主記憶装置との間のデータ転送のためのセットアツプ動
作を行う。またチャネルは、フェッチしたチャネルコマ
ンド語ＣＣＷをディスクコントローラが解読可能なフォ
ーマットのチャネル制御ブロックＣＣＢに変換（置換）
し、チャネル内のチャネル制御ブロック格納領域（以下
、ＣＣＢ格納領域と称する）ＣＣＢＡに格納する操作を
行う。この操作は、マイクロプログラム処理によって行
われる。
は、ＣＰＵからチャネルに対して要求（スタートサブチ
ャネル命令）が発せられることにより、第３図に示す手
順で行われる。まずチャネルは、ＣＰＵからの要求を受
付けると、同要求で示される主記憶装置の領域からデー
タ転送に必要な情報（リード／ライトの転送種別、転送
サイズ、転送元および転送先を示すアドレス等を含む情
報）が記述されたチャネルコマンド語ＣＣＷをフェッチ
して解読し、このチャネルコマンド語ＣＣＷの指定する
主記憶装置との間のデータ転送のためのセットアツプ動
作を行う。またチャネルは、フェッチしたチャネルコマ
ンド語ＣＣＷをディスクコントローラが解読可能なフォ
ーマットのチャネル制御ブロックＣＣＢに変換（置換）
し、チャネル内のチャネル制御ブロック格納領域（以下
、ＣＣＢ格納領域と称する）ＣＣＢＡに格納する操作を
行う。この操作は、マイクロプログラム処理によって行
われる。
チャネルは、ＣＣＢ格納領域ＣＣＢＡにチャネル制御ブ
ロックＣＣＢを格納すると、その旨をディスクコントロ
ーラに通知する。これによりディスクコントローラは、
チャネルのＣＣＢ格納領域ＣＣＢＡからチャネル制御ブ
ロックＣＣＢをフェッチし、同ブロックＣＣＢを解読す
る。次に、ディスクコントローラはチャネルにデータ転
送の要求を発し、チャネルから肯定応答が返されると、
上記フェッチしたブロックＣＣＢの指定するチャネル、
ディスクドライブ間のデータ転送を行う。
ロックＣＣＢを格納すると、その旨をディスクコントロ
ーラに通知する。これによりディスクコントローラは、
チャネルのＣＣＢ格納領域ＣＣＢＡからチャネル制御ブ
ロックＣＣＢをフェッチし、同ブロックＣＣＢを解読す
る。次に、ディスクコントローラはチャネルにデータ転
送の要求を発し、チャネルから肯定応答が返されると、
上記フェッチしたブロックＣＣＢの指定するチャネル、
ディスクドライブ間のデータ転送を行う。
このデータ転送と並行して、チャネル、主記憶装置間の
データ転送がチャネル内のハードウェア転送機構によっ
て行われる。ディスクコントローラは上記のデータ転送
を終了すると、その転送結果のステータス（転送結果ス
テータス）をチャネルに通知するために、同チャネルの
ＣＣＢ格納領域ＣＣＢＡにチャネル制御ブロックＣＣＢ
をリライトする処理（即ち、実行したデータ転送が正常
に終了したか否かを示す転送結果ステータスをＣＣＢの
所定フィールドに設定してチャネルに通知するＣＣＢリ
ライト処理）を行う。以上が１回のデータ転送の手順で
ある。ここで、ディスクコントローラにおけるＣＣＢフ
ェッチ、データ転送およびＣＣＢリライトから成る一連
の動作をＣＮＴ転送（コントローラ転送）と呼ぶ。
データ転送がチャネル内のハードウェア転送機構によっ
て行われる。ディスクコントローラは上記のデータ転送
を終了すると、その転送結果のステータス（転送結果ス
テータス）をチャネルに通知するために、同チャネルの
ＣＣＢ格納領域ＣＣＢＡにチャネル制御ブロックＣＣＢ
をリライトする処理（即ち、実行したデータ転送が正常
に終了したか否かを示す転送結果ステータスをＣＣＢの
所定フィールドに設定してチャネルに通知するＣＣＢリ
ライト処理）を行う。以上が１回のデータ転送の手順で
ある。ここで、ディスクコントローラにおけるＣＣＢフ
ェッチ、データ転送およびＣＣＢリライトから成る一連
の動作をＣＮＴ転送（コントローラ転送）と呼ぶ。
さて、チャネルの最大転送サイズを越える主記憶装置、
ディスクドライブ間のデータ転送を必要とする場合、こ
のデータ転送を何回かに分けて行う必要がある。この場
合、必要なデータ転送を分割して行うためにＣＣＷＩ
、ＣＣＷ２ 。
ディスクドライブ間のデータ転送を必要とする場合、こ
のデータ転送を何回かに分けて行う必要がある。この場
合、必要なデータ転送を分割して行うためにＣＣＷＩ
、ＣＣＷ２ 。
ＣＣＷ３・・・のように幾つかのチャネルコマンド語が
主記憶装置に生成され、第４図に示す手順でデータ転送
が行われる。まず、１回目の主記憶装置。
主記憶装置に生成され、第４図に示す手順でデータ転送
が行われる。まず、１回目の主記憶装置。
ディスクドライブ間のデータ転送は、第３図と同一手順
で行われる。次の２回目の転送は、１回目の転送（ＣＮ
Ｔ転送）の終了を待って、即ちコントローラによるＣＣ
Ｂリライトが終了してＣＣＢ格納領域ＣＣＢＡが解放さ
れるのを待って、チャネルが第４図に示すように２番目
のチャネルコマンド語ＣＣＷ２を対応するチャネル制御
ブロックＣＣＢ２に置換してＣＣＢ格納領域ＣＣＢＡに
格納した後に行われる。３回目の転送も、２回目の転送
と同様である。明らかなようにチャネルのマイクロプロ
グラム処理ルーチンは、２回目以降の転送では、ＣＣＷ
Ｃエフエッチ後コントローラがＣＣＢ格納領域ＣＣＢＡ
へのＣＣＢリライトを完了するまでアイドルループ状態
となる。このためＣＣＢへの置換が遅れ、データ転送の
遅延を招く。
で行われる。次の２回目の転送は、１回目の転送（ＣＮ
Ｔ転送）の終了を待って、即ちコントローラによるＣＣ
Ｂリライトが終了してＣＣＢ格納領域ＣＣＢＡが解放さ
れるのを待って、チャネルが第４図に示すように２番目
のチャネルコマンド語ＣＣＷ２を対応するチャネル制御
ブロックＣＣＢ２に置換してＣＣＢ格納領域ＣＣＢＡに
格納した後に行われる。３回目の転送も、２回目の転送
と同様である。明らかなようにチャネルのマイクロプロ
グラム処理ルーチンは、２回目以降の転送では、ＣＣＷ
Ｃエフエッチ後コントローラがＣＣＢ格納領域ＣＣＢＡ
へのＣＣＢリライトを完了するまでアイドルループ状態
となる。このためＣＣＢへの置換が遅れ、データ転送の
遅延を招く。
（発明が解決しようとする課題）
上記したように従来は、チャネルの最大転送サイズを越
えるようなデータ転送を、幾つかのチャネルコマンド語
に従って分割して行う場合、データ転送中チャネルのマ
イクロプログラムルーチンは、対応するコントローラの
データ転送が終了してＣＣＢリライトが完了するまでは
、次のチャネルコマンド語をチャネル制御ブロックに置
換する処理に進めず、したがって高速データ転送が行え
ないという問題があった。
えるようなデータ転送を、幾つかのチャネルコマンド語
に従って分割して行う場合、データ転送中チャネルのマ
イクロプログラムルーチンは、対応するコントローラの
データ転送が終了してＣＣＢリライトが完了するまでは
、次のチャネルコマンド語をチャネル制御ブロックに置
換する処理に進めず、したがって高速データ転送が行え
ないという問題があった。
したがってこの発明は、実行中のデータ転送が終了しな
くても、次のチャネルコマンド語をチャネル制御ブロッ
クに置換する処理が行え、もってデータ転送の高速化が
図れるようにすることを解決すべき課題とする。
くても、次のチャネルコマンド語をチャネル制御ブロッ
クに置換する処理が行え、もってデータ転送の高速化が
図れるようにすることを解決すべき課題とする。
［発明の構成］
（課題を解決するための手段）
この発明は、主記憶装置からチャネルにフェッチしたチ
ャネルコマンド語から変換されるチャネル制御ブロック
を交互に格納するための２つのチャネル制御ブロック格
納領域をチャネルに設けると共に、入出力装置を制御す
るコントローラに、上記チャネルから上記チャネル制御
ブロックをフェッチして同ブロックの指定するチャネル
、入出力装置間のデータ転送を行い、データ転送終了時
に同ブロックのリライト処理を行う操作を、上記２つの
チャネル制御ブロック格納領域を交互に切替えながら実
行するデータ転送手段を設けたことを特徴とする。
ャネルコマンド語から変換されるチャネル制御ブロック
を交互に格納するための２つのチャネル制御ブロック格
納領域をチャネルに設けると共に、入出力装置を制御す
るコントローラに、上記チャネルから上記チャネル制御
ブロックをフェッチして同ブロックの指定するチャネル
、入出力装置間のデータ転送を行い、データ転送終了時
に同ブロックのリライト処理を行う操作を、上記２つの
チャネル制御ブロック格納領域を交互に切替えながら実
行するデータ転送手段を設けたことを特徴とする。
（作用）
上記の構成によれば、２つのチャネル制御ブロック格納
領域の一方の領域に格納されているチャネル制御ブロッ
クに従うデータ転送中でも、次のデータ転送のために主
記憶装置からチャネルにフェッチした次のチャネルコマ
ンド語を、マイクロプログラム処理によって対応するチ
ャネル制御ブロックに変換して上記２つのチャネル制御
ブロック格納領域の他方の領域に格納することができる
。したがってコントローラは、実行中のデータ転送を終
了して上記一方のチャネル制御ブロック格納領域へのチ
ャネル制御ブロックのリライトを行うと、今度は他方の
チャネル制御ブロック格納領域から直ちに次のチャネル
制御ブロックをフェッチして次のデータ転送を行うこと
ができる。
領域の一方の領域に格納されているチャネル制御ブロッ
クに従うデータ転送中でも、次のデータ転送のために主
記憶装置からチャネルにフェッチした次のチャネルコマ
ンド語を、マイクロプログラム処理によって対応するチ
ャネル制御ブロックに変換して上記２つのチャネル制御
ブロック格納領域の他方の領域に格納することができる
。したがってコントローラは、実行中のデータ転送を終
了して上記一方のチャネル制御ブロック格納領域へのチ
ャネル制御ブロックのリライトを行うと、今度は他方の
チャネル制御ブロック格納領域から直ちに次のチャネル
制御ブロックをフェッチして次のデータ転送を行うこと
ができる。
（実施例）
第１図はこの発明を適用する情報処理システムの一実施
例を示すブロック構成図である。同図において、ｌＯは
システム全体を制御するＣＰＵ。
例を示すブロック構成図である。同図において、ｌＯは
システム全体を制御するＣＰＵ。
２０は主記憶装置、３０はＣＰＵｌ０からの要求（スタ
ートサブチャネル命令）に応じて主記憶装置２０との間
のデータ転送を行うチャネルである。チャネル３０は、
チャネル３０全体を制御するマイクロプロセッサ３１と
、このマイクロプロセッサ３１の制御プログラム等が格
納されるＲＯＭ３２と、ＲＡＭ３３とを有している。こ
のＲＡＭ１８には、マイクロプロセッサ３１のマイクロ
プログラム処理によってチャネルコマンド語から置換さ
れたチャネル制御ブロックを格納するための２つのＣＣ
Ｂ （チャネル制御ブロック）格納領域ＣＣＢＡＩ、Ｃ
ＣＢＡ２が確保されている。なお、主記憶装置２０との
間のデータ転送を行うハード、ウェア転送機構等は省略
されている。
ートサブチャネル命令）に応じて主記憶装置２０との間
のデータ転送を行うチャネルである。チャネル３０は、
チャネル３０全体を制御するマイクロプロセッサ３１と
、このマイクロプロセッサ３１の制御プログラム等が格
納されるＲＯＭ３２と、ＲＡＭ３３とを有している。こ
のＲＡＭ１８には、マイクロプロセッサ３１のマイクロ
プログラム処理によってチャネルコマンド語から置換さ
れたチャネル制御ブロックを格納するための２つのＣＣ
Ｂ （チャネル制御ブロック）格納領域ＣＣＢＡＩ、Ｃ
ＣＢＡ２が確保されている。なお、主記憶装置２０との
間のデータ転送を行うハード、ウェア転送機構等は省略
されている。
４０は入出力装置、例えば磁気ディスクドライブ、５０
は磁気ディスクドライブ４０を制御する磁気ディスクコ
ントローラである。磁気ディスクコントローラ５０は、
ＣＣＢ格納領域ＣＣＢＡＩおよびＣＣＢＡ２を交互に切
替え、その切替え領域のチャネル制御ブロックに従って
チャネル３０．磁気ディスクドライブ４０間のデータ転
送を行うように構成される。ＣＣＷＩ〜ＣＣＷ４は主記
憶装置２０に生成されたチャネルコマンド語である。こ
のチャネルコマンド語ＣＣＷＩ〜ＣＣＷ４は、主記憶装
置２０．磁気ディスクドライブ４０間のデータ転送に必
要な情報を有しており、この例ではチャネル３０の最大
転送サイズを越えた主記憶装置２０．磁気ディスクドラ
イブ４０間のデータ転送を分割して実行するために生成
されたものである。
は磁気ディスクドライブ４０を制御する磁気ディスクコ
ントローラである。磁気ディスクコントローラ５０は、
ＣＣＢ格納領域ＣＣＢＡＩおよびＣＣＢＡ２を交互に切
替え、その切替え領域のチャネル制御ブロックに従って
チャネル３０．磁気ディスクドライブ４０間のデータ転
送を行うように構成される。ＣＣＷＩ〜ＣＣＷ４は主記
憶装置２０に生成されたチャネルコマンド語である。こ
のチャネルコマンド語ＣＣＷＩ〜ＣＣＷ４は、主記憶装
置２０．磁気ディスクドライブ４０間のデータ転送に必
要な情報を有しており、この例ではチャネル３０の最大
転送サイズを越えた主記憶装置２０．磁気ディスクドラ
イブ４０間のデータ転送を分割して実行するために生成
されたものである。
次に、第１図の構成の動作を、ＣＰＵｌ０によって主記
憶装置２０に生成されたチャネルコマンド語ＣＣＷＩ〜
ＣＣＷ４に従って主記憶装置２０．磁気ディスクドライ
ブ４０間の連続したデータ転送が行われる場合を例に、
第２図のタイミングチャートを参照して説明する。
憶装置２０に生成されたチャネルコマンド語ＣＣＷＩ〜
ＣＣＷ４に従って主記憶装置２０．磁気ディスクドライ
ブ４０間の連続したデータ転送が行われる場合を例に、
第２図のタイミングチャートを参照して説明する。
まず、ＣＰＵｌ０からチャネル３０に要求（スタートサ
ブチャネル命令）が発せられる。チャネル３０のマイク
ロプロセッサ３１は、ＣＰＵｌ０からの要求を受付ける
と同要求により指定されている主記憶装置２０の領域か
ら第２図に示すようにチャネルコマンド語ＣＣＷＩをフ
ェッチする。そしてチャネル３０のマイクロプロセッサ
３１は、主記憶装置２０からフェッチしたチャネルコマ
ンド語ｃｃｗｉを解読し、同ＣＣＷＩの指定する主記憶
装置２０との間のデータ転送に必要な各種の転送パラメ
ータを図示せぬハードウェア転送機構にセットする。次
にマイクロプロセッサ３１は、上記フェッチしたチャネ
ルコマンド語ＣＣＷＩを磁気ディスクコントローラ５０
が解読可能なフォーマットのチャネル制御ブロックＣＣ
ＢＩに置換し、ＲＡＭ３８に確保されている２つのＣＣ
Ｂ格納領域ＣＣＢＡＩ。
ブチャネル命令）が発せられる。チャネル３０のマイク
ロプロセッサ３１は、ＣＰＵｌ０からの要求を受付ける
と同要求により指定されている主記憶装置２０の領域か
ら第２図に示すようにチャネルコマンド語ＣＣＷＩをフ
ェッチする。そしてチャネル３０のマイクロプロセッサ
３１は、主記憶装置２０からフェッチしたチャネルコマ
ンド語ｃｃｗｉを解読し、同ＣＣＷＩの指定する主記憶
装置２０との間のデータ転送に必要な各種の転送パラメ
ータを図示せぬハードウェア転送機構にセットする。次
にマイクロプロセッサ３１は、上記フェッチしたチャネ
ルコマンド語ＣＣＷＩを磁気ディスクコントローラ５０
が解読可能なフォーマットのチャネル制御ブロックＣＣ
ＢＩに置換し、ＲＡＭ３８に確保されている２つのＣＣ
Ｂ格納領域ＣＣＢＡＩ。
ＣＣＢＡ２のうちの例えばＣＣＢＡＩに格納する処理を
行う（第２図参照）。
行う（第２図参照）。
チャネル３０のマイクロプロセッサ３１は、ＣＣＢ格納
領域ＣＣＢＡＩへのチャネル制御ブロック格納処理を終
了すると、その旨を磁気ディスクコントローラ５０に通
知する。これにより磁気ディスクコントローラ５０は、
チャネル３０のＲＡＭ３３内のＣＣＢ格納領域ＣＣＢＡ
Ｉからチャネル制御ブロックＣＣＢＩをフェッチして解
読し、この解読結果をもとにチャネル制御ブロックＣＣ
ＢＩの指定するチャネル３０．磁気ディスクドライブ４
０間のデータ転送を行い、転送終了後にチャネル３０の
ＣＣＢ格納領域ＣＣＢＡＩにチャネル制御ブロックＣＣ
ＢＩをリライトして転送結果ステータスをチャネル３０
に通知するＣＮＴ転送を行う。上記のデータ転送と並行
して、主記憶装置２０．チャネル３０間のデータ転送が
チャネル３０内のハードウェア転送機構によって行われ
、結局主記憶装置２０．磁気ディスクドライブ４０間の
１回目のデータ転送が行われることになる。
領域ＣＣＢＡＩへのチャネル制御ブロック格納処理を終
了すると、その旨を磁気ディスクコントローラ５０に通
知する。これにより磁気ディスクコントローラ５０は、
チャネル３０のＲＡＭ３３内のＣＣＢ格納領域ＣＣＢＡ
Ｉからチャネル制御ブロックＣＣＢＩをフェッチして解
読し、この解読結果をもとにチャネル制御ブロックＣＣ
ＢＩの指定するチャネル３０．磁気ディスクドライブ４
０間のデータ転送を行い、転送終了後にチャネル３０の
ＣＣＢ格納領域ＣＣＢＡＩにチャネル制御ブロックＣＣ
ＢＩをリライトして転送結果ステータスをチャネル３０
に通知するＣＮＴ転送を行う。上記のデータ転送と並行
して、主記憶装置２０．チャネル３０間のデータ転送が
チャネル３０内のハードウェア転送機構によって行われ
、結局主記憶装置２０．磁気ディスクドライブ４０間の
１回目のデータ転送が行われることになる。
さて、２回目の転送は次の手順で行われる。
まず、チャネル３０のマイクロプロセッサ３１は上記チ
ャネル制御ブロックＣＣＢＩへの置換を行うと、ＣＰＵ
ｌ０から要求された次のチャネルコマンド語ＣＣＷ２を
、第２図に示すように１回目のデータ転送中に主記憶装
置２０からフェッチする。マイクロプロセッサ３１はＣ
ＣＷ２をフェッチすると、１回目のデータ転送（ＣＮＴ
転送）の終了を待つことなく同ＣＣＷ２を対応するチャ
ネル制御ブロックＣＣＢ２に置換し、先に用いたＣＣＢ
格納領域ＣＣＢＡＩとは別の格納領域、即ちＣＣＢ格納
領域ＣＣＢＡ２に格納するマイクロプログラム処理を行
う（第２図参照）。チャネル３０のマイクロプロセッサ
３１は、ＣＣＢ格納領域ＣＣＢＡ２へのチャネル制御ブ
ロック格納処理を終了すると、その旨を磁気ディスクコ
ントローラ５０に通知する。
ャネル制御ブロックＣＣＢＩへの置換を行うと、ＣＰＵ
ｌ０から要求された次のチャネルコマンド語ＣＣＷ２を
、第２図に示すように１回目のデータ転送中に主記憶装
置２０からフェッチする。マイクロプロセッサ３１はＣ
ＣＷ２をフェッチすると、１回目のデータ転送（ＣＮＴ
転送）の終了を待つことなく同ＣＣＷ２を対応するチャ
ネル制御ブロックＣＣＢ２に置換し、先に用いたＣＣＢ
格納領域ＣＣＢＡＩとは別の格納領域、即ちＣＣＢ格納
領域ＣＣＢＡ２に格納するマイクロプログラム処理を行
う（第２図参照）。チャネル３０のマイクロプロセッサ
３１は、ＣＣＢ格納領域ＣＣＢＡ２へのチャネル制御ブ
ロック格納処理を終了すると、その旨を磁気ディスクコ
ントローラ５０に通知する。
これにより磁気ディスクコントローラ５０は、上記した
１回目のデータ転送を終了するとＣＣＢ格納領域を切替
え、今度はＣＣＢ格納領域ＣＣＢＡ２からチャネル制御
ブロックＣＣＢ２をフェッチして第２図に示すように２
回目のデータ転送（ＣＮＴ転送）を行う。
１回目のデータ転送を終了するとＣＣＢ格納領域を切替
え、今度はＣＣＢ格納領域ＣＣＢＡ２からチャネル制御
ブロックＣＣＢ２をフェッチして第２図に示すように２
回目のデータ転送（ＣＮＴ転送）を行う。
チャネル３０のマイクロプロセッサ３１は、上記のよう
にチャネルコマンド語ＣＣＷ２をチャネル制御ブロック
ＣＣＢ２に置換すると、ＣＰＵＩＧからの要求に応じて
更に次のチャネルコマンド語ＣＣＷ３を主記憶装置２０
からフェッチする。そしてマイクロプロセッサ３１は、
第２図に示すように１回目のデータ転送が終了してＣＣ
Ｂ格納領域ＣＣＢＡＩが解放されているならば、フェッ
チしたＣＣＷ３を直ちに対応するチャネル制御ブロック
ＣＣＢ５に置換してＣＣＢ格納領域ＣＣＢＡＩに格納し
、その旨を磁気ディスクコントローラ５０に通知する。
にチャネルコマンド語ＣＣＷ２をチャネル制御ブロック
ＣＣＢ２に置換すると、ＣＰＵＩＧからの要求に応じて
更に次のチャネルコマンド語ＣＣＷ３を主記憶装置２０
からフェッチする。そしてマイクロプロセッサ３１は、
第２図に示すように１回目のデータ転送が終了してＣＣ
Ｂ格納領域ＣＣＢＡＩが解放されているならば、フェッ
チしたＣＣＷ３を直ちに対応するチャネル制御ブロック
ＣＣＢ５に置換してＣＣＢ格納領域ＣＣＢＡＩに格納し
、その旨を磁気ディスクコントローラ５０に通知する。
これにより磁気ディスクコントローラ５０は、上記した
２回目のデータ転送を終了するとＣＣＢ格納領域を再び
切替え、今度は１回目のデータ転送の場合と同様にＣＣ
Ｂ格納領域ＣＣＢ Ａ １．からチャネル制御ブロック
ＣＣＢ５をフェッチして第２図に示すように３回目のデ
ータ転送（ＣＮＴ転送）を行う。４回目以降も、同様の
手順でデータ転送が行われる。
２回目のデータ転送を終了するとＣＣＢ格納領域を再び
切替え、今度は１回目のデータ転送の場合と同様にＣＣ
Ｂ格納領域ＣＣＢ Ａ １．からチャネル制御ブロック
ＣＣＢ５をフェッチして第２図に示すように３回目のデ
ータ転送（ＣＮＴ転送）を行う。４回目以降も、同様の
手順でデータ転送が行われる。
以上は、磁気ディスク装置を対象にチャネル制御ブロッ
クを用いたデータ転送制御を行う場合について説明した
が、磁気ディスク装置以外の入出力装置を対象とする場
合にも同様に適用できる。
クを用いたデータ転送制御を行う場合について説明した
が、磁気ディスク装置以外の入出力装置を対象とする場
合にも同様に適用できる。
［発明の効果］
以上詳述したようにこの発明によれば、実行中のデータ
転送が終了しなくても（即ち入出力装置を制御するコン
トローラがビジーであっても）次のチャネルコマンド語
をチャネル制御ブロックに置換する処理を行うことがで
きるので、主記憶装置、入出力装置間のデータ転送が何
回かに分けて行われる場合には、データ転送の高速化が
図れる。
転送が終了しなくても（即ち入出力装置を制御するコン
トローラがビジーであっても）次のチャネルコマンド語
をチャネル制御ブロックに置換する処理を行うことがで
きるので、主記憶装置、入出力装置間のデータ転送が何
回かに分けて行われる場合には、データ転送の高速化が
図れる。
第１図はこの発明の一実施例を示すブロック構成図、第
２図は動作を説明するためのタイミングチャート、第３
図は１回のデータ転送の基本的な手順を示すタイミング
チャート、第４図はデータ転送を複数回に分けて行う場
合の従来の手順を示すタイミングチャートである。 １０・・・ＣＰＵ、２０・・・主記憶装置、３０・・・
チャネル、３１・・・マイクロプロセッサ、４０・・・
磁気ディスクドライブ、５０・・・磁気ディスクコント
ローラ、ＣＣＷ１〜ＣＣＷ４・・・チャネルコマンド語
、ＣＣＢＡＩ 。 ＣＣＢＡ２・・・ＣＣＢ （チャネル制御ブロック）格
納領域。 出願人代理人 弁理士 鈴江武彦 第３図 第４図
２図は動作を説明するためのタイミングチャート、第３
図は１回のデータ転送の基本的な手順を示すタイミング
チャート、第４図はデータ転送を複数回に分けて行う場
合の従来の手順を示すタイミングチャートである。 １０・・・ＣＰＵ、２０・・・主記憶装置、３０・・・
チャネル、３１・・・マイクロプロセッサ、４０・・・
磁気ディスクドライブ、５０・・・磁気ディスクコント
ローラ、ＣＣＷ１〜ＣＣＷ４・・・チャネルコマンド語
、ＣＣＢＡＩ 。 ＣＣＢＡ２・・・ＣＣＢ （チャネル制御ブロック）格
納領域。 出願人代理人 弁理士 鈴江武彦 第３図 第４図
Claims (1)
- 【特許請求の範囲】 ＣＰＵからの要求に応じて主記憶装置から取出したチャ
ネルコマンド語を、入出力装置を制御するコントローラ
が解読可能なフォーマットのチャネル制御ブロックにマ
イクロプログラム処理により変換すると共に、上記主記
憶装置との間でデータ転送を行うチャネルを備えた情報
処理システムにおいて、 上記チャネルに、上記チャネルコマンド語から変換され
る上記チャネル制御ブロックを交互に格納するための２
つのチャネル制御ブロック格納領域を設けると共に、上
記コントローラに、上記チャネル制御ブロック格納領域
から上記チャネル制御ブロックを取出して同ブロックの
指定する上記チャネルと上記入出力装置との間のデータ
転送を行い、データ転送終了時に同ブロックのリライト
処理を行う操作を、上記２つのチャネル制御ブロック格
納領域を交互に切替えながら実行するデータ転送手段を
設け、上記２つのチャネル制御ブロック格納領域の一方
の領域が解放される前に次の上記チャネルコマンド語を
上記主記憶装置から取出した場合でも、同コマンド語を
対応する上記チャネル制御ブロックに変換して上記２つ
のチャネル制御ブロック格納領域の他方の領域に格納す
るようにしたことを特徴とするチャネル制御ブロックを
用いたデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13296988A JPH01302456A (ja) | 1988-05-31 | 1988-05-31 | チャネル制御ブロックを用いたデータ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13296988A JPH01302456A (ja) | 1988-05-31 | 1988-05-31 | チャネル制御ブロックを用いたデータ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01302456A true JPH01302456A (ja) | 1989-12-06 |
Family
ID=15093733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13296988A Pending JPH01302456A (ja) | 1988-05-31 | 1988-05-31 | チャネル制御ブロックを用いたデータ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01302456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517670A (en) * | 1992-12-30 | 1996-05-14 | International Business Machines Corporation | Adaptive data transfer channel employing extended data block capability |
-
1988
- 1988-05-31 JP JP13296988A patent/JPH01302456A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517670A (en) * | 1992-12-30 | 1996-05-14 | International Business Machines Corporation | Adaptive data transfer channel employing extended data block capability |
| US5539918A (en) * | 1992-12-30 | 1996-07-23 | International Business Machines Corporation | Extension of data block capability in a data transfer channel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62243044A (ja) | デイスクキヤツシユメモリの制御方式 | |
| JPS5851327A (ja) | 入出力制御システム | |
| JPH06103460B2 (ja) | プログラム転送方式 | |
| JPH01302456A (ja) | チャネル制御ブロックを用いたデータ転送制御方式 | |
| JP2518029B2 (ja) | 入出力制御方式 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH0145657B2 (ja) | ||
| JPH0343818A (ja) | 磁気ディスク制御装置 | |
| JPH05189357A (ja) | デ−タチェイニング制御方法および装置 | |
| JPS6160468B2 (ja) | ||
| JPS63132362A (ja) | コマンド動作制御方式 | |
| JP2000181810A (ja) | 周辺制御処理装置 | |
| JPH071494B2 (ja) | チャネルコマンド語チェイン装置 | |
| JPS60193050A (ja) | マイクロプログラム制御装置 | |
| JPH04296960A (ja) | Ｄｍａ制御方式 | |
| JP2000010899A (ja) | 入出力処理システム及びその周辺装置制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPH03269613A (ja) | 外部記憶装置の多重記録方式 | |
| JPS5875261A (ja) | 磁気デイスク制御方式 | |
| JPS63226757A (ja) | 情報処理システムのデ−タ転送方式 | |
| JPH01255037A (ja) | 電子計算機 | |
| JPH06103065A (ja) | 命令プリフェッチ装置 | |
| JPH03158943A (ja) | バッファ記憶・転送方式 | |
| JPH02255927A (ja) | 周辺装置制御方式 | |
| JPS61243550A (ja) | 半導体記憶装置のデ−タ退避方式 | |
| JPH0675789A (ja) | 情報処理装置 |