JPH04298721A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH04298721A JPH04298721A JP3064127A JP6412791A JPH04298721A JP H04298721 A JPH04298721 A JP H04298721A JP 3064127 A JP3064127 A JP 3064127A JP 6412791 A JP6412791 A JP 6412791A JP H04298721 A JPH04298721 A JP H04298721A
- Authority
- JP
- Japan
- Prior art keywords
- wiring electrode
- mim
- display
- nonlinear resistance
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】この発明はスイッチング素子とし
てＭＩＭ素子を画素ごとに組み込んだ液晶表示装置に関
する。
てＭＩＭ素子を画素ごとに組み込んだ液晶表示装置に関
する。
【０００２】
【従来の技術】近年、液晶表示装置は、時計・電卓等の
比較的簡単なものから、パ−ソナル・コンピュ−タ、ワ
−ドプロセッサ−、更にはＯＡ用の端末機器、ＴＶ画像
表示等の大容量情報表示の用途に使用されている。従来
、液晶表示装置においては、マトリクス表示のマルチプ
レックス駆動方式、いわゆる単純マトリクス方式を用い
るのが一般的であった。しかしながら、この方式は走査
線数の増加に伴って、表示部分と非表示部分のコントラ
スト比が劣化するため、大規模なマトリクス表示には適
していないという欠点があった。
比較的簡単なものから、パ−ソナル・コンピュ−タ、ワ
−ドプロセッサ−、更にはＯＡ用の端末機器、ＴＶ画像
表示等の大容量情報表示の用途に使用されている。従来
、液晶表示装置においては、マトリクス表示のマルチプ
レックス駆動方式、いわゆる単純マトリクス方式を用い
るのが一般的であった。しかしながら、この方式は走査
線数の増加に伴って、表示部分と非表示部分のコントラ
スト比が劣化するため、大規模なマトリクス表示には適
していないという欠点があった。
【０００３】そこで、この欠点を解決する一つの手段と
して、個々の画素をスイッチング素子によって駆動する
方法、いわゆるアクティブマトリクス方式が開発されて
いる。ここで、スイッチング素子として、薄膜トランジ
スタや非線形抵抗素子を用いるが、このうち非線形抵抗
素子は、基本的に二端子で構造が簡単なため、製造コス
トの面で有利である。
して、個々の画素をスイッチング素子によって駆動する
方法、いわゆるアクティブマトリクス方式が開発されて
いる。ここで、スイッチング素子として、薄膜トランジ
スタや非線形抵抗素子を用いるが、このうち非線形抵抗
素子は、基本的に二端子で構造が簡単なため、製造コス
トの面で有利である。
【０００４】非線形抵抗素子としては様々の方式が開発
されているが、そのなかで金属−絶縁物−金属（ＭＩＭ
）構造を有するものが現在唯一実用化されている。この
ＭＩＭ素子をスイッチング素子として用いた場合、表示
容量の増加に伴うコントラスト比の劣化は単純マトリク
ス方式のときより明らかに小さい。しかしながら、ＭＩ
Ｍ素子を用いても、走査線数が５００本を超えるような
大規模なマトリクス表示を行う場合には、単純マトリク
ス方式の場合と同様なコントラスト比の劣化が発生する
。そこで、配線電極を中央で分割し独立に駆動すること
により、見掛けの走査線数を半分にする手法が取られる
ことがある。
されているが、そのなかで金属−絶縁物−金属（ＭＩＭ
）構造を有するものが現在唯一実用化されている。この
ＭＩＭ素子をスイッチング素子として用いた場合、表示
容量の増加に伴うコントラスト比の劣化は単純マトリク
ス方式のときより明らかに小さい。しかしながら、ＭＩ
Ｍ素子を用いても、走査線数が５００本を超えるような
大規模なマトリクス表示を行う場合には、単純マトリク
ス方式の場合と同様なコントラスト比の劣化が発生する
。そこで、配線電極を中央で分割し独立に駆動すること
により、見掛けの走査線数を半分にする手法が取られる
ことがある。
【０００５】図４はこの種のＭＩＭ素子アレイにおける
分割部分に隣接する二画素分の製造工程を示す平面図で
ある。まず、ガラス基板上にＴａからなる第一の金属層
をスパッタリング法により薄膜形成した後、一回目のフ
ォトリソグラフィ―工程を用いて、図４（ａ）に示すよ
うに、ＭＩＭ素子の下部金属１及び配線電極２にパタ―
ニングする。次に、陽極酸化法等を用いて、第一の金属
層の表面にＭＩＭ素子の絶縁膜となる酸化膜（図示せず
）を形成する。続いて、ガラス基板上に第二の金属層を
スパッタリング法により薄膜形成した後、二回目のフォ
トリソグラフィ―工程を用いて、図４（ｂ）に示すよう
に、ＭＩＭ素子の上部金属３にパタ―ニングする。次に
、ガラス基板上にＩＴＯ膜を薄膜形成した後、三回目の
フォトリソグラフィ―工程を用いて、図４（ｃ）に示す
ように、画素表示電極４にパタ―ニングして、工程が完
了する。
分割部分に隣接する二画素分の製造工程を示す平面図で
ある。まず、ガラス基板上にＴａからなる第一の金属層
をスパッタリング法により薄膜形成した後、一回目のフ
ォトリソグラフィ―工程を用いて、図４（ａ）に示すよ
うに、ＭＩＭ素子の下部金属１及び配線電極２にパタ―
ニングする。次に、陽極酸化法等を用いて、第一の金属
層の表面にＭＩＭ素子の絶縁膜となる酸化膜（図示せず
）を形成する。続いて、ガラス基板上に第二の金属層を
スパッタリング法により薄膜形成した後、二回目のフォ
トリソグラフィ―工程を用いて、図４（ｂ）に示すよう
に、ＭＩＭ素子の上部金属３にパタ―ニングする。次に
、ガラス基板上にＩＴＯ膜を薄膜形成した後、三回目の
フォトリソグラフィ―工程を用いて、図４（ｃ）に示す
ように、画素表示電極４にパタ―ニングして、工程が完
了する。
【０００６】
【発明が解決しようとする課題】ＭＩＭ素子をスイッチ
ング素子として用いる場合、素子の特性不良は画素単位
の表示欠陥、いわゆる点欠陥となる。素子の特性不良に
は様々な要因が考えられるが、ＭＩＭ素子に関しては、
その絶縁膜が５００〜７００オングストロ―ム程度と薄
いため耐圧が低く、工程中に発生する静電気により絶縁
破壊を起こしやすい。液晶表示装置においては、基板上
に配向膜を形成した後、布で擦るラビング工程があり、
このとき、特に静電気が発生しやすくこの発生を完全に
抑えること困難である。一般に、電荷は端部に集中する
ため、上述したように配線電極を中央で分割した場合、
分割部分に電荷が集中する。このため、分割部を境とし
て電位差ができてしまい、配線電極端とこれに近接する
画素表示電極の間で放電が発生し、素子が絶縁破壊を起
こすことがある。この結果、分割部分に点欠陥が集中す
るという不良が発生する。
ング素子として用いる場合、素子の特性不良は画素単位
の表示欠陥、いわゆる点欠陥となる。素子の特性不良に
は様々な要因が考えられるが、ＭＩＭ素子に関しては、
その絶縁膜が５００〜７００オングストロ―ム程度と薄
いため耐圧が低く、工程中に発生する静電気により絶縁
破壊を起こしやすい。液晶表示装置においては、基板上
に配向膜を形成した後、布で擦るラビング工程があり、
このとき、特に静電気が発生しやすくこの発生を完全に
抑えること困難である。一般に、電荷は端部に集中する
ため、上述したように配線電極を中央で分割した場合、
分割部分に電荷が集中する。このため、分割部を境とし
て電位差ができてしまい、配線電極端とこれに近接する
画素表示電極の間で放電が発生し、素子が絶縁破壊を起
こすことがある。この結果、分割部分に点欠陥が集中す
るという不良が発生する。
【０００７】図５はＭＩＭ素子アレイにおける配線電極
２の分割部分に隣接する画素の不良の発生の様子の一例
を示す平面図であり、図４と対応する部分には同一の符
号を付してある。図５において、矢印は発生した静電気
の流れを表し、○は正常な画素、×は欠陥画素を示して
いる。図５からわかるように、配線電極２の分割部分で
は全画素のうち半分が欠陥画素となっている。
２の分割部分に隣接する画素の不良の発生の様子の一例
を示す平面図であり、図４と対応する部分には同一の符
号を付してある。図５において、矢印は発生した静電気
の流れを表し、○は正常な画素、×は欠陥画素を示して
いる。図５からわかるように、配線電極２の分割部分で
は全画素のうち半分が欠陥画素となっている。
【０００８】この発明はこのような従来の事情に鑑みな
されたものであり、静電気による分割部分における表示
欠陥の発生を抑える構造の液晶表示装置を提供すること
を目的とする。 ［発明の構成］
されたものであり、静電気による分割部分における表示
欠陥の発生を抑える構造の液晶表示装置を提供すること
を目的とする。 ［発明の構成］
【０００９】
【課題を解決するための手段】この発明は、相対向する
２枚の基板のうち少なくとも一方の基板に、複数の画素
電極及びその各々に電気的に接続したＭＩＭ素子を形成
し、配線電極によりＭＩＭ素子を行ごとに接続せしめ且
つ配線電極を中央部分で分割してなる液晶表示装置につ
いてのものであり、配線電極の分割部分の少なくとも一
方に保護用の非線形抵抗素子を配置している。
２枚の基板のうち少なくとも一方の基板に、複数の画素
電極及びその各々に電気的に接続したＭＩＭ素子を形成
し、配線電極によりＭＩＭ素子を行ごとに接続せしめ且
つ配線電極を中央部分で分割してなる液晶表示装置につ
いてのものであり、配線電極の分割部分の少なくとも一
方に保護用の非線形抵抗素子を配置している。
【００１０】
【作用】この発明では、中央の分割部分に表示に寄与し
ない保護用の素子を放電・破壊されやすい位置に配置し
てあるため、工程中に静電気が発生して分割部分で電位
差が生じても、保護用の素子が先に破壊されて電位差を
緩和するため、画素表示電極部分の素子を保護すること
が可能となる。
ない保護用の素子を放電・破壊されやすい位置に配置し
てあるため、工程中に静電気が発生して分割部分で電位
差が生じても、保護用の素子が先に破壊されて電位差を
緩和するため、画素表示電極部分の素子を保護すること
が可能となる。
【００１１】
【実施例】以下、この発明の詳細を図面を参照して説明
する。
する。
【００１２】図１はこの発明の一実施例を説明するため
の図であり、図１（ａ）〜（ｃ）はこの実施例における
ＭＩＭ素子アレイの分割部分に隣接する二画素分の製造
工程を示す平面図、図１（ｄ）は図１（ｃ）のＡ−Ａ´
面に相当するこの実施例の断面図を表している。
の図であり、図１（ａ）〜（ｃ）はこの実施例における
ＭＩＭ素子アレイの分割部分に隣接する二画素分の製造
工程を示す平面図、図１（ｄ）は図１（ｃ）のＡ−Ａ´
面に相当するこの実施例の断面図を表している。
【００１３】図１において製造工程に従って説明すると
、例えばガラスからなる基板１０上に、例えばＴａから
なる第一の金属層をスパッタリング法により薄膜形成し
た後、一回目のフォトリソグラフィ―工程を用いて、図
１（ａ）に示すように、表示用のＭＩＭ素子の下部金属
１１、配線電極１２、及び保護用の非線形抵抗素子の下
部金属１３にパタ―ニングする。次に、陽極酸化法等を
用いて、第一の金属層の表面に表示用のＭＩＭ素子の絶
縁膜となる酸化膜１４と、保護用の非線形抵抗素子の絶
縁膜となる酸化膜１５とを形成する。続いて、基板１０
上に第二の金属層をスパッタリング法により薄膜形成し
た後、二回目のフォトリソグラフィ―工程を用いて、図
１（ｂ）に示すように、表示用のＭＩＭ素子の上部金属
１６と、保護用の非線形抵抗素子の上部金属１７とにパ
タ―ニングする。こうして、下部金属１１−酸化膜１４
−上部金属１６構造のＭＩＭ素子１８と、下部金属１３
−酸化膜１５−上部金属１７構造の保護用の非線形抵抗
素子１９が完成する。次に、基板１０上にＩＴＯ膜を薄
膜形成した後、三回目のフォトリソグラフィ―工程を用
いて、図１（ｃ）に示すように、画素表示電極２０にパ
タ―ニングして、工程が完了する。
、例えばガラスからなる基板１０上に、例えばＴａから
なる第一の金属層をスパッタリング法により薄膜形成し
た後、一回目のフォトリソグラフィ―工程を用いて、図
１（ａ）に示すように、表示用のＭＩＭ素子の下部金属
１１、配線電極１２、及び保護用の非線形抵抗素子の下
部金属１３にパタ―ニングする。次に、陽極酸化法等を
用いて、第一の金属層の表面に表示用のＭＩＭ素子の絶
縁膜となる酸化膜１４と、保護用の非線形抵抗素子の絶
縁膜となる酸化膜１５とを形成する。続いて、基板１０
上に第二の金属層をスパッタリング法により薄膜形成し
た後、二回目のフォトリソグラフィ―工程を用いて、図
１（ｂ）に示すように、表示用のＭＩＭ素子の上部金属
１６と、保護用の非線形抵抗素子の上部金属１７とにパ
タ―ニングする。こうして、下部金属１１−酸化膜１４
−上部金属１６構造のＭＩＭ素子１８と、下部金属１３
−酸化膜１５−上部金属１７構造の保護用の非線形抵抗
素子１９が完成する。次に、基板１０上にＩＴＯ膜を薄
膜形成した後、三回目のフォトリソグラフィ―工程を用
いて、図１（ｃ）に示すように、画素表示電極２０にパ
タ―ニングして、工程が完了する。
【００１４】一方別に、図１（ｄ）に示すように、例え
ばガラスからなる基板２１上に、例えばＩＴＯからなる
走査電極２２を配線電極１２と直交する方向に形成する
。そして、基板１０，２１を５〜２０μｍの間隔を保っ
て保持させ、この間隙に液晶２３を注入する。こうして
、所望の液晶表示装置が完成する。
ばガラスからなる基板２１上に、例えばＩＴＯからなる
走査電極２２を配線電極１２と直交する方向に形成する
。そして、基板１０，２１を５〜２０μｍの間隔を保っ
て保持させ、この間隙に液晶２３を注入する。こうして
、所望の液晶表示装置が完成する。
【００１５】図２はこの実施例において静電気が発生し
たときの様子を示す図であり、図１と対応する部分には
同一の符号を付してある。図２においては図５と同様に
、矢印は発生した静電気の流れを表し、○は正常な画素
、×は欠陥画素を示している。この実施例では、表示に
寄与しない非線形抵抗素子１９を配線電極１２の分割部
分に対向する形で配置しているため、配線電極１２の分
割部分で電位差が発生して放電が起きたとき、非線形抵
抗素子１９が静電破壊を起こしＭＩＭ素子１８が保護さ
れる。この結果、図２からわかるように、この実施例で
は図５に示した従来例に比べ、欠陥画素が全くなくなっ
ている。
たときの様子を示す図であり、図１と対応する部分には
同一の符号を付してある。図２においては図５と同様に
、矢印は発生した静電気の流れを表し、○は正常な画素
、×は欠陥画素を示している。この実施例では、表示に
寄与しない非線形抵抗素子１９を配線電極１２の分割部
分に対向する形で配置しているため、配線電極１２の分
割部分で電位差が発生して放電が起きたとき、非線形抵
抗素子１９が静電破壊を起こしＭＩＭ素子１８が保護さ
れる。この結果、図２からわかるように、この実施例で
は図５に示した従来例に比べ、欠陥画素が全くなくなっ
ている。
【００１６】なお、図１において、対向する非線形抵抗
素子１９間の放電を起こりやすくするために、対向する
上部金属１７間のギャップｄ１ は、対向する画素表示
電極２０間のギャップｄ２ に比べ狭くすることが望ま
しい。
素子１９間の放電を起こりやすくするために、対向する
上部金属１７間のギャップｄ１ は、対向する画素表示
電極２０間のギャップｄ２ に比べ狭くすることが望ま
しい。
【００１７】図３はこの発明の他の実施例におけるＭＩ
Ｍ素子アレイの分割部分に隣接する二画素分を示す平面
図であり、図１と対応する部分には同一の符号を付して
ある。図３（ａ）の例では、保護用の非線形抵抗素子１
９が配線電極１２の分割部分の一方のみに設けられてい
るが、この場合にも、図１に示した実施例と同様の効果
を有する。図３（ｂ）の例では、保護用の非線形抵抗素
子１９における上部金属１７の先端を尖らせ、対向する
非線形抵抗素子１９間で放電を起こりやすくしてあるた
め、図１に示した実施例の場合よりも、ＭＩＭ素子１８
を保護する効果を強めることができる。
Ｍ素子アレイの分割部分に隣接する二画素分を示す平面
図であり、図１と対応する部分には同一の符号を付して
ある。図３（ａ）の例では、保護用の非線形抵抗素子１
９が配線電極１２の分割部分の一方のみに設けられてい
るが、この場合にも、図１に示した実施例と同様の効果
を有する。図３（ｂ）の例では、保護用の非線形抵抗素
子１９における上部金属１７の先端を尖らせ、対向する
非線形抵抗素子１９間で放電を起こりやすくしてあるた
め、図１に示した実施例の場合よりも、ＭＩＭ素子１８
を保護する効果を強めることができる。
【００１８】
【発明の効果】この発明では、配線電極の分割部分の少
なくとも一方に保護用の非線形抵抗素子を配置している
ので、配線電極の分割部分の表示用のＭＩＭ素子が製造
工程中に発生する静電気により破壊するのを防ぐことが
できる。
なくとも一方に保護用の非線形抵抗素子を配置している
ので、配線電極の分割部分の表示用のＭＩＭ素子が製造
工程中に発生する静電気により破壊するのを防ぐことが
できる。
【図１】この発明の一実施例を説明するための平面図及
び断面図である。
び断面図である。
【図２】図１に示した実施例において静電気が発生した
ときの様子を示す図である。
ときの様子を示す図である。
【図３】この発明の他の実施例におけるＭＩＭ素子アレ
イを示す平面図である。
イを示す平面図である。
【図４】従来のＭＩＭ素子アレイの製造工程の一例を示
す平面図である。
す平面図である。
【図５】従来のＭＩＭ素子アレイにおける画素の不良の
発生の様子の一例を示す平面図である。
発生の様子の一例を示す平面図である。
１０，２１……基板
１２……配線電極
１８……ＭＩＭ素子
１９……非線形抵抗素子
Claims (1)
- 【請求項１】 相対向する２枚の基板のうち少なくと
も一方の基板に、複数の画素電極及びその各々に電気的
に接続した金属ー絶縁体ー金属構造のＭＩＭ（Ｍｅｔａ
ｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ ）素子を形成し
、配線電極により前記ＭＩＭ素子を行ごとに接続せしめ
且つ前記配線電極を中央部分で分割してなる液晶表示装
置において、前記配線電極の分割部分の少なくとも一方
に保護用の非線形抵抗素子を配置することを特徴とする
液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064127A JPH04298721A (ja) | 1991-03-28 | 1991-03-28 | 液晶表示装置 |
| EP92104570A EP0504792B1 (en) | 1991-03-20 | 1992-03-17 | Liquid crystal display device |
| DE69202893T DE69202893T2 (de) | 1991-03-20 | 1992-03-17 | Flüssigkristall-Anzeigevorrichtung. |
| KR92004572A KR960008980B1 (en) | 1991-03-20 | 1992-03-19 | Liquid crystal display device |
| US07/854,095 US5227901A (en) | 1991-03-20 | 1992-03-19 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064127A JPH04298721A (ja) | 1991-03-28 | 1991-03-28 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04298721A true JPH04298721A (ja) | 1992-10-22 |
Family
ID=13249099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3064127A Pending JPH04298721A (ja) | 1991-03-20 | 1991-03-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04298721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928907B2 (en) | 2012-12-03 | 2015-01-06 | Samsung Electronics Co., Ltd. | Method of sensing connection of USB device in power save mode and image forming apparatus for performing the same |
-
1991
- 1991-03-28 JP JP3064127A patent/JPH04298721A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928907B2 (en) | 2012-12-03 | 2015-01-06 | Samsung Electronics Co., Ltd. | Method of sensing connection of USB device in power save mode and image forming apparatus for performing the same |
| US9696783B2 (en) | 2012-12-03 | 2017-07-04 | S-Printing Solution Co., Ltd. | Method of sensing connection of USB device in power save mode and image forming apparatus for performing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1927888B1 (en) | Thin film transistor substrate and display device therefor | |
| JP3302625B2 (ja) | 液晶表示装置 | |
| US6512556B1 (en) | Liquid crystal display and method of manufacturing the same | |
| EP0645663B1 (en) | Liquid crystal display | |
| JPH10509533A (ja) | 液晶表示装置 | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| EP0504792B1 (en) | Liquid crystal display device | |
| JP3209652B2 (ja) | 液晶表示装置 | |
| JP2957901B2 (ja) | アクティブマトリックスアレイ基板とその製造方法 | |
| JP3603468B2 (ja) | 液晶表示パネル | |
| JPH05142578A (ja) | 液晶表示装置 | |
| JPH04298721A (ja) | 液晶表示装置 | |
| JP3380857B2 (ja) | 液晶表示装置 | |
| JP3380855B2 (ja) | 液晶表示装置 | |
| JPH08286213A (ja) | 液晶表示装置 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JPH0527268A (ja) | 液晶表示装置 | |
| JP3380856B2 (ja) | 液晶表示装置 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JP3744203B2 (ja) | 液晶表示装置 | |
| JPH0519299A (ja) | 液晶表示装置 | |
| JP2001013516A (ja) | 液晶表示装置 | |
| JPH08148770A (ja) | 配線基板 | |
| JP2526949Y2 (ja) | マトリクス形液晶表示装置 | |
| JPH0511276A (ja) | 液晶表示装置 |