JPH0511276A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0511276A JPH0511276A JP3166989A JP16698991A JPH0511276A JP H0511276 A JPH0511276 A JP H0511276A JP 3166989 A JP3166989 A JP 3166989A JP 16698991 A JP16698991 A JP 16698991A JP H0511276 A JPH0511276 A JP H0511276A
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- liquid crystal
- crystal display
- electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 静電気が生じ絶縁破壊が生じても表示欠陥を
生じにくい液晶表示装置を提供する。 【構成】 ガラス基板１上に、配線電極２および非線形
抵抗素子３を構成する下部金属４のパターニングを行な
う。平行な等ピッチの複数個のグループの引き出し用の
配線部５および外部接続用のパッド部６を形成する。下
部金属４の表面に、非線形抵抗素子３の酸化膜を形成す
る。非線形抵抗素子３の上部金属７のパターニングを行
なう。ＩＴＯを全面に薄膜形成後、画素表示電極８をパ
ターニングする。パッド部６にもＩＴＯ膜９を残すとと
もに、導電体のべた膜のパターン部10を隣接するパッド
部６，６間に配置する。
生じにくい液晶表示装置を提供する。 【構成】 ガラス基板１上に、配線電極２および非線形
抵抗素子３を構成する下部金属４のパターニングを行な
う。平行な等ピッチの複数個のグループの引き出し用の
配線部５および外部接続用のパッド部６を形成する。下
部金属４の表面に、非線形抵抗素子３の酸化膜を形成す
る。非線形抵抗素子３の上部金属７のパターニングを行
なう。ＩＴＯを全面に薄膜形成後、画素表示電極８をパ
ターニングする。パッド部６にもＩＴＯ膜９を残すとと
もに、導電体のべた膜のパターン部10を隣接するパッド
部６，６間に配置する。
Description
【０００１】
【産業上の利用分野】本発明は、金属ー絶縁体ー金属
（Metal-Insulator-Metal ）の非線形抵抗素子をスイッ
チング素子として基板に設けた液晶表示装置に関する。
（Metal-Insulator-Metal ）の非線形抵抗素子をスイッ
チング素子として基板に設けた液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、時計・電卓等の
比較的小容量のものから、パーソナル・コンピュータ、
ワード・プロセッサ、さらにはオフィスオートメーショ
ン用の端末機器、テレビ画像表示などの大容量表示用途
に使用されてきている。
比較的小容量のものから、パーソナル・コンピュータ、
ワード・プロセッサ、さらにはオフィスオートメーショ
ン用の端末機器、テレビ画像表示などの大容量表示用途
に使用されてきている。
【０００３】そして、従来の液晶表示装置においては、
マトリクス表示のマルチプレックス駆動方式、いわゆる
単純マトリクス方式を用いるのが一般的である。ところ
が、この単純マトリクス方式では、走査線数の増加に伴
って表示部分と非表示部分のコントラスト比が劣化する
ため、大規模なマトリクス表示には不適である。
マトリクス表示のマルチプレックス駆動方式、いわゆる
単純マトリクス方式を用いるのが一般的である。ところ
が、この単純マトリクス方式では、走査線数の増加に伴
って表示部分と非表示部分のコントラスト比が劣化する
ため、大規模なマトリクス表示には不適である。
【０００４】そこで、個々の画素をスイッチング素子に
よって駆動する、いわゆるアクティブマトリクス方式が
開発されている。スイッチング素子としては薄膜トラン
ジスタや非線形抵抗素子を用いるが、なかでも非線形抵
抗素子は基本的に二端子で構造が簡単なため、製造コス
トの面で有利である。
よって駆動する、いわゆるアクティブマトリクス方式が
開発されている。スイッチング素子としては薄膜トラン
ジスタや非線形抵抗素子を用いるが、なかでも非線形抵
抗素子は基本的に二端子で構造が簡単なため、製造コス
トの面で有利である。
【０００５】また、非線形抵抗素子としては種々の方式
が開発されているが、そのなかで金属ー絶縁体ー金属
（Metal-Insulator-Metal）構造を持つもののみが、現
在唯一実用化がなされている。
が開発されているが、そのなかで金属ー絶縁体ー金属
（Metal-Insulator-Metal）構造を持つもののみが、現
在唯一実用化がなされている。
【０００６】そして、金属ー絶縁体ー金属構造を持つ非
線形抵抗素子を有する従来の液晶表示装置を説明する。
線形抵抗素子を有する従来の液晶表示装置を説明する。
【０００７】まず、ガラス基板１上にタンタル（Ｔａ）
からなる第１の金属層をスパッタリング法により薄膜形
成した後、１回目のフォトリソグラフィー工程により、
図３に示すように、配線電極２およびこの配線電極２か
ら垂直方向に突設された非線形抵抗素子３を構成する下
部金属４のパターニングを行なう。このとき同時に、図
７に示すように等ピッチの複数個のグループの引き出し
用の配線部５および配線電極であるパッド部６を形成す
る。
からなる第１の金属層をスパッタリング法により薄膜形
成した後、１回目のフォトリソグラフィー工程により、
図３に示すように、配線電極２およびこの配線電極２か
ら垂直方向に突設された非線形抵抗素子３を構成する下
部金属４のパターニングを行なう。このとき同時に、図
７に示すように等ピッチの複数個のグループの引き出し
用の配線部５および配線電極であるパッド部６を形成す
る。
【０００８】次に、陽極酸化法等を用いて第１の金属層
にて形成された下部金属４の表面に、非線形抵抗素子３
の絶縁膜となる酸化膜を形成する。
にて形成された下部金属４の表面に、非線形抵抗素子３
の絶縁膜となる酸化膜を形成する。
【０００９】さらに、全面に非線形抵抗素子３の上部金
属７となる第２の金属層をスパッタリング法により薄膜
形成した後、２回目のフォトリソグラフィー工程を用い
て図４に示すように、下部金属４に交差させた非線形抵
抗素子３の上部金属７のパターニングを行なう。
属７となる第２の金属層をスパッタリング法により薄膜
形成した後、２回目のフォトリソグラフィー工程を用い
て図４に示すように、下部金属４に交差させた非線形抵
抗素子３の上部金属７のパターニングを行なう。
【００１０】最後に、ＩＴＯ（Indium Tin Oxide）を全
面に薄膜形成後、３回目のフォトリソグラフィー工程に
より、図５に示すように、画素表示電極８をパターニン
グする。このとき、図７に示すように、パッド部６にも
ＩＴＯ膜９を残すことにより液晶表示装置が形成され
る。
面に薄膜形成後、３回目のフォトリソグラフィー工程に
より、図５に示すように、画素表示電極８をパターニン
グする。このとき、図７に示すように、パッド部６にも
ＩＴＯ膜９を残すことにより液晶表示装置が形成され
る。
【００１１】
【発明が解決しようとする課題】一方、本液晶表示装置
のように、非線形抵抗素子３をスイッチング素子として
用いる場合、素子の特性不良として画素表示電極８単位
の表示欠陥がいわゆる点欠陥となる。
のように、非線形抵抗素子３をスイッチング素子として
用いる場合、素子の特性不良として画素表示電極８単位
の表示欠陥がいわゆる点欠陥となる。
【００１２】また、素子の特性不良には様々な要因が考
えられるが、金属ー絶縁体ー金属（Metal-Insulator-Me
tal ）構造を持つＭＩＭ素子である非線形抵抗素子３に
関しては、絶縁膜である酸化膜が５００〜７００オング
ストローム程度と薄いため、耐電圧が低く、工程中に発
生する静電気によって絶縁破壊を起こしやすい。なお、
液晶表示装置のアレイ工程中は、各配線電極２はパッド
部６の外側において、図示しないショートリングによっ
て短絡されているため、比較的静電気に対して強い。
えられるが、金属ー絶縁体ー金属（Metal-Insulator-Me
tal ）構造を持つＭＩＭ素子である非線形抵抗素子３に
関しては、絶縁膜である酸化膜が５００〜７００オング
ストローム程度と薄いため、耐電圧が低く、工程中に発
生する静電気によって絶縁破壊を起こしやすい。なお、
液晶表示装置のアレイ工程中は、各配線電極２はパッド
部６の外側において、図示しないショートリングによっ
て短絡されているため、比較的静電気に対して強い。
【００１３】しかしながら、ショートリングは液晶表示
装置のセル化後に切り落とされるため、セル化後は、各
配線電極２は電気的に独立となり、静電気に対して無防
備な状態となる。このため、セル工程からモジュール工
程にかけて静電気が発生した場合、パッド部６を介し
て、配線電極２に接続したスイッチング素子である非線
形抵抗素子３の絶縁破壊を引き起こし、その結果配線電
極２に沿って点欠陥が発生することがある。
装置のセル化後に切り落とされるため、セル化後は、各
配線電極２は電気的に独立となり、静電気に対して無防
備な状態となる。このため、セル工程からモジュール工
程にかけて静電気が発生した場合、パッド部６を介し
て、配線電極２に接続したスイッチング素子である非線
形抵抗素子３の絶縁破壊を引き起こし、その結果配線電
極２に沿って点欠陥が発生することがある。
【００１４】とくに図７に示す液晶表示装置のように、
パッド部６を複数個のグループに分割するような場合、
パッド部６のグループ間はガラス面が露出した形となり
静電気が発生しやすい。その結果、分割部分のパッド部
６、すなわちパッド部６のグループの両端に接続された
配線電極２上の非線形抵抗素子３は絶縁破壊を起こしや
すい。したがって、このように図８に示すように、グル
ープの両端のパッド部６，６間に静電気が発生すると、
×印の部分に絶縁破壊が生じ、表示欠陥となる問題を有
している。。
パッド部６を複数個のグループに分割するような場合、
パッド部６のグループ間はガラス面が露出した形となり
静電気が発生しやすい。その結果、分割部分のパッド部
６、すなわちパッド部６のグループの両端に接続された
配線電極２上の非線形抵抗素子３は絶縁破壊を起こしや
すい。したがって、このように図８に示すように、グル
ープの両端のパッド部６，６間に静電気が発生すると、
×印の部分に絶縁破壊が生じ、表示欠陥となる問題を有
している。。
【００１５】本発明は、上記問題点に鑑みなされたもの
で、静電気が生じ絶縁破壊が生じても表示欠陥を生じに
くい液晶表示装置を提供することを目的とする。
で、静電気が生じ絶縁破壊が生じても表示欠陥を生じに
くい液晶表示装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の液晶表示装置
は、複数の画素表示電極と、これら複数の画素表示電極
に電気的に接続された金属ー絶縁体ー金属構造の非線形
抵抗素子と、等ピッチの複数個のグループ毎に配線電極
により前記非線形抵抗素子に接続された電極端子とが基
板上に形成された液晶表示装置において、前記電極端子
のグループ間に導電体を配設したものである。
は、複数の画素表示電極と、これら複数の画素表示電極
に電気的に接続された金属ー絶縁体ー金属構造の非線形
抵抗素子と、等ピッチの複数個のグループ毎に配線電極
により前記非線形抵抗素子に接続された電極端子とが基
板上に形成された液晶表示装置において、前記電極端子
のグループ間に導電体を配設したものである。
【００１７】
【作用】本発明は、電極端子のグループ間に導電体のパ
ターンを配置することにより、電極端子のグループ間で
の基板上の静電気の発生を抑え、グループ端部での静電
破壊を防ぎ、画素表示電極の表示欠陥を防ぐ。
ターンを配置することにより、電極端子のグループ間で
の基板上の静電気の発生を抑え、グループ端部での静電
破壊を防ぎ、画素表示電極の表示欠陥を防ぐ。
【００１８】
【実施例】以下、本発明の液晶表示電極の一実施例を図
面を参照して説明する。
面を参照して説明する。
【００１９】従来例と同様に、まず、ガラス基板１上に
タンタル（Ｔａ）からなる第１の金属層をスパッタリン
グ法により薄膜形成した後、１回目のフォトリソグラフ
ィー工程により、図３に示すように、配線電極２および
この配線電極２から垂直方向に突設された非線形抵抗素
子３を構成する下部金属４のパターニングを行なう。こ
のとき同時に、図２に示すように等ピッチの複数個のグ
ループの引き出し用の配線部５および外部接続用の電極
部であるパッド部６を形成する。
タンタル（Ｔａ）からなる第１の金属層をスパッタリン
グ法により薄膜形成した後、１回目のフォトリソグラフ
ィー工程により、図３に示すように、配線電極２および
この配線電極２から垂直方向に突設された非線形抵抗素
子３を構成する下部金属４のパターニングを行なう。こ
のとき同時に、図２に示すように等ピッチの複数個のグ
ループの引き出し用の配線部５および外部接続用の電極
部であるパッド部６を形成する。
【００２０】次に、陽極酸化法等を用いて第１の金属層
にて形成された下部金属４の表面に、非線形抵抗素子３
の絶縁膜となる酸化膜を形成する。
にて形成された下部金属４の表面に、非線形抵抗素子３
の絶縁膜となる酸化膜を形成する。
【００２１】さらに、全面に非線形抵抗素子３の上部金
属７となる第２の金属層をスパッタリング法により薄膜
形成した後、２回目のフォトリソグラフィー工程を用い
て図４に示すように、下部金属４に交差させた非線形抵
抗素子３の上部金属７のパターニングを行なう。
属７となる第２の金属層をスパッタリング法により薄膜
形成した後、２回目のフォトリソグラフィー工程を用い
て図４に示すように、下部金属４に交差させた非線形抵
抗素子３の上部金属７のパターニングを行なう。
【００２２】最後に、ＩＴＯ（Indium Tin Oxide）を全
面に薄膜形成後、３回目のフォトリソグラフィー工程に
より、図５に示すように、画素表示電極８をパターニン
グする。このとき、図１に示すように、パッド部６にも
ＩＴＯ膜９を残すとともに、導電体のべた膜のパターン
部10を隣接するパッド部６，６間に配置し液晶表示装置
が形成される上記実施例では、パッド部６，６間に配置
するパターン部10として画素表示電極８の材料であるＩ
ＴＯを用いている。これは、パッド部６のグループ両端
にＴＡＢ法のアウターリードボンディング（Outer Lead
Bonding）用のアライメントマークを配置した場合を考
慮しており、通常光学的なアライメントを行なっている
ために、パッド部６のグループ間にパターン部10を配置
しても光学的な干渉を起こさせないためである。
面に薄膜形成後、３回目のフォトリソグラフィー工程に
より、図５に示すように、画素表示電極８をパターニン
グする。このとき、図１に示すように、パッド部６にも
ＩＴＯ膜９を残すとともに、導電体のべた膜のパターン
部10を隣接するパッド部６，６間に配置し液晶表示装置
が形成される上記実施例では、パッド部６，６間に配置
するパターン部10として画素表示電極８の材料であるＩ
ＴＯを用いている。これは、パッド部６のグループ両端
にＴＡＢ法のアウターリードボンディング（Outer Lead
Bonding）用のアライメントマークを配置した場合を考
慮しており、通常光学的なアライメントを行なっている
ために、パッド部６のグループ間にパターン部10を配置
しても光学的な干渉を起こさせないためである。
【００２３】上記のような光学的なアライメントを行な
わない場合、パッド部６のグループ間に配置されるパタ
ーンは第１の金属層、第２の金属層、ＩＴＯのいずれの
導電体でも同様の効果が得られる。
わない場合、パッド部６のグループ間に配置されるパタ
ーンは第１の金属層、第２の金属層、ＩＴＯのいずれの
導電体でも同様の効果が得られる。
【００２４】上記実施例によれば、図６に示すようにパ
ッド部６，６のグループ間の基板１上で静電気の発生が
抑えられるため配線電極２を介してスイッチング素子と
なる非線形抵抗素子３に絶縁破壊される静電気が生じな
いので、画素表示電極８に表示欠陥が発生しにくい。
ッド部６，６のグループ間の基板１上で静電気の発生が
抑えられるため配線電極２を介してスイッチング素子と
なる非線形抵抗素子３に絶縁破壊される静電気が生じな
いので、画素表示電極８に表示欠陥が発生しにくい。
【００２５】
【発明の効果】本発明の液晶表示装置によれば、電極端
子のグループ間に導電体のパターンを配置することによ
り、電極端子のグループ間での基板上の静電気の発生を
抑え、グループ端部での静電破壊を防ぎ、画素表示電極
の表示欠陥を防ぐことができる。
子のグループ間に導電体のパターンを配置することによ
り、電極端子のグループ間での基板上の静電気の発生を
抑え、グループ端部での静電破壊を防ぎ、画素表示電極
の表示欠陥を防ぐことができる。
【図１】本発明の液晶表示装置の一実施例で図２の次の
工程を示す平面図である。
工程を示す平面図である。
【図２】同上一工程を示す平面図である。
【図３】同上画素表示電極近傍を拡大した一工程図であ
る。
る。
【図４】同上図３の次の工程図である。
【図５】同上図４の次の工程図である。
【図６】同上動作を示す説明図である。
【図７】従来例の液晶表示装置を示す平面図である。
【図８】同上動作を示す説明図である。
２ 配線電極 ３ 非線形抵抗素子 ６ 配線電極としてのパッド部 ８ 画素表示電極 10 導電体としてのパターン部
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数の画素表示電極と、これら複数の画
素表示電極に電気的に接続された金属ー絶縁体ー金属構
造の非線形抵抗素子と、等ピッチの複数個のグループ毎
に配線電極により前記非線形抵抗素子に接続された電極
端子とが基板上に形成された液晶表示装置において、 前記電極端子のグループ間に導電体を配設したことを特
徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166989A JPH0511276A (ja) | 1991-07-08 | 1991-07-08 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166989A JPH0511276A (ja) | 1991-07-08 | 1991-07-08 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0511276A true JPH0511276A (ja) | 1993-01-19 |
Family
ID=15841338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3166989A Pending JPH0511276A (ja) | 1991-07-08 | 1991-07-08 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0511276A (ja) |
-
1991
- 1991-07-08 JP JP3166989A patent/JPH0511276A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642086B2 (en) | Method for fabricating thin film transistor array substrate for liquid crystal display | |
| US20080198108A1 (en) | Array substrate and display unit using it and production method for array substrate | |
| KR19990070487A (ko) | 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치 | |
| US20030112382A1 (en) | Liquid crystal display device | |
| EP0645663A1 (en) | Liquid crystal display | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JP3847419B2 (ja) | 液晶表示装置 | |
| US4630893A (en) | LCD pixel incorporating segmented back-to-back diode | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| EP0504792A2 (en) | Liquid crystal display device | |
| JPH05142578A (ja) | 液晶表示装置 | |
| JPH0511276A (ja) | 液晶表示装置 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JP2778746B2 (ja) | 液晶表示装置及び電極基板の製造方法 | |
| KR100361624B1 (ko) | 액정표시장치 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH03212621A (ja) | 液晶表示装置 | |
| JP3327739B2 (ja) | アクティブマトリクス基板 | |
| JP3545879B2 (ja) | 表示素子の製造方法 | |
| JPH04298721A (ja) | 液晶表示装置 | |
| JPH04253033A (ja) | 液晶表示装置 | |
| JPH05323384A (ja) | 液晶表示装置 | |
| JPH0519299A (ja) | 液晶表示装置 | |
| JPH05297415A (ja) | 液晶表示装置およびその製造方法 |