JPH04298897A - 双方向シフトレジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体素子により構成
された記憶素子に関するもので、特に、制御信号により
情報を順方向にも逆方向にもシフトできる双方向シフト
レジスタに関するものである。

【０００２】

【従来の技術】従来の双方向にシフトできるシフトレジ
スタの構成例を図７を用いて説明する。

【０００３】図７のうち、１１０はクロック信号φＡが
ハイの時、前段の出力を次段に伝搬し、φＡがローの時
、前段の出力を次段に伝搬しないように機能するスイッ
チング素子である。１００はφＡの反転かまたはφＡと
ハイ期間が重ならず、また、φＡがハイの期間にインバ
ータなどに蓄えられた電荷が次段のインバータを充電さ
せることができるようにハイ期間が設定されたクロック
信号φＢが、ハイの時、前段の出力を次段に伝搬し、φ
Ｂがローの時、前段の出力を次段に伝搬しないように機
能するスイッチング素子である。４０１，４０３はスイ
ッチング素子１１０の出力を入力とし、その出力をスイ
ッチング素子１００の入力とするように接続された、制
御入力Ｓ０がハイで制御入力Ｓ１がロウの時、インバー
タとして機能する、例えば図８（ａ）　に示した回路構
成のクロックドインバータであり、４００，４０２はス
イッチング素子１００の出力を入力とし、その出力をス
イッチング素子１１０の入力とするように接続された、
制御入力Ｓ０がハイで制御入力Ｓ１がロウの時、インバ
ータとして機能する４０１，４０３と同様の、図８（ａ
）に示した回路構成のクロックドインバータであり、ま
た、５００，５０１，５０２，５０３はそれぞれクロッ
クドインバータ４００，４０１，４０２，４０３の出力
を入力とし、その出力をクロックドインバータ４００，
４０１，４０２，４０３の入力に帰還する、制御入力Ｓ
Ｉがハイで制御入力Ｓ０がロウの時にインバータとして
機能する、例えば図８（ｂ）　で示した回路で構成され
るクロックドインバータである。

【０００４】次に、上記に示した従来例の動作を図９の
タイミングチャートを用いて説明する。Ｓ０がハイで、
Ｓ１がローの期間はインバータ４００，４０１，４０２
，４０３が動作可能となり、インバータ５００，５０１
，５０２，５０３が動作停止状態となる。この結果、図
中、左から右方向に動作するインバータのみが動作状態
となる。

【０００５】φＡがハイの期間、スイッチング素子１１
０が前の段の出力を通過する。この間、インバータ４０
１は入力を取り込み、入力の状態に応じてインバータ４
０１の入力容量やスイッチング素子１１０の出力容量に
電荷が保持される。φＡがローとなると電荷を放出し、
長期間ローを維持すると、情報である電荷を消失するこ
とになるが、インバータ４０１の入力容量やスイッチン
グ素子１１０の出力容量にまだインバータ４０２の入力
容量やスイッチング素子１００の出力容量に情報である
電荷を蓄えさせるだけの十分な電荷のあるうちにφＢが
ハイになると、スイッチング素子１００が開き、インバ
ータ４０１やスイッチング素子１１０に蓄えられた電荷
の状態により、インバータ４０２の入力容量やスイッチ
ング素子１００の出力容量に情報である電荷を蓄える。 このように記憶すべき情報を電荷の形で次々と次段へと
伝搬することで順方向に記憶をシフトする。

【０００６】Ｓ１がハイで、Ｓ０がローの期間はインバ
ータ５００，５０１，５０２，５０３が動作可能となり
、インバータ４００，４０１，４０２，４０３が動作停
止状態となる。この結果、図中、右から左方向に動作す
るインバータのみが動作状態になる。その結果、Ｓ０が
ハイで、Ｓ１がローの期間と同様な動作が、この場合は
インバータ５００，５０１，５０２，５０３で行われる
ので逆方向のシフトが可能になる。

【０００７】

【発明が解決しようとする課題】以上のように、従来の
双方向シフトレジスタは、基本となる１段が、図７に示
したようなトランジスタ４つで構成されるクロックドイ
ンバータ２つと、トランジスタ２つで構成されるトラン
スミッションゲート１つ、即ち、計１０個ものトランジ
スタから構成されており、素子数が多く、このため回路
規模が大きいものとなっていた。

【０００８】また、従来の図７に示した双方向シフトレ
ジスタは、入力通過，非通過を制御するスイッチング素
子がオフになると、情報が消失されていくダイナミック
型であるため、スタテイックに情報を保持することがで
きないという問題があった。

【０００９】この発明は上記のような問題点を解消する
ためになされたもので、少ない素子数で構成できるスタ
ティック型の双方向シストレジスタを提供することを目
的とする。

【００１０】また、さらには、ダイナミック型ものであ
っても、従来例の構造に比して素子数を大幅に低減でき
る双方向シフトレジスタを提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明に係る双方向シフ
トレジスタは、入力信号の通過，非通過を制御信号によ
り制御するスイッチング手段と、該スイッチング手段の
出力を入力とし一定の時間以上入力を記憶する情報保持
手段とからなる記憶手段が、複数段、直列接続されてな
るシフトレジスタにおいて、ｎ段目の記憶手段と（ｎ−
１）段目の記憶手段との間に、ｎ段目の記憶手段の情報
保持手段の出力を入力とし、ｎ段目の記憶手段のスイッ
チング手段にその出力が接続されている，（ｎ−１）段
目の記憶手段の情報保持手段の入力にその出力を帰還し
、かつ、その入力の通過，非通過が制御信号により制御
される帰還信号スイッチング手段を設けたものである。

【００１２】

【作用】この発明における双方向シフトレジスタは、ｎ
段目の記憶手段と（ｎ−１）段目の記憶手段との間に、
ｎ段目の記憶手段の情報保持手段の出力を入力とし、（
ｎ−１）段目の記憶手段の情報保持手段の入力にその出
力を帰還し、かつ、その入力の通過，非通過が制御信号
により制御される帰還信号スイッチング手段を設けたか
ら、制御信号によって通過，非通過を制御できる帰還ル
ープが形成され、記憶した情報を次の段にシフトするこ
とも、前の段のフリップフロップに帰還することも可能
となり、少ない素子数で双方向シフトレジスタを提供す
ることが可能となる。

【００１３】

【実施例】以下、本発明の第１の実施例による双方向シ
ストレジスタの構成を図１を用いて説明する。図１にお
いて、２００，２０１，２０２及び３００，３０１，３
０２は、例えば図５（ｂ）　に示したような順方向のイ
ンバータ１のサイズを逆方向の帰還インバータ２のサイ
ズよりも大きくしたり、例えば図５（ｃ）　に示したよ
うに、入力が入る期間だけ帰還インバータ２の動作をト
ランスミッションゲート３で停止することで構成した、
スタティックに情報を保存する機能を持つ、情報保持手
段としてのフリップフロップ回路である。なお、図５ｂ
，図５（ｃ）　のインバータ１，２はそれぞれ図６に示
したような、電源と接地間に直列接続されたｎＭＯＳト
ランジスタ，ｐＭＯＳトランジスタの２個のトランジス
タから構成されるものである。

【００１４】また、２１は逆方向に記憶をシフトしたい
ときは常にローであり、順方向にシフトしたいときはハ
イとローを周期的に出力するクロック信号φＡが、ハイ
の期間、前段の出力を次段に通過し、該クロック信号φ
Ａがローの期間は前段の出力を次段に通過しないように
機能する、スイッチング素子である。

【００１５】３１は逆方向に記憶をシフトしたいときは
常にローであり、順方向にシフトしたいときはクロック
信号φＡとハイ期間が重ならないようにハイ期間が設定
されるクロック信号φＢが、ハイの期間、前段の出力を
次段に通過し、該クロック信号φＢがローの期間は前段
の出力を次段に通過しないように機能するスイッチング
素子である。

【００１６】２２は順方向に記憶をシフトしたいときは
常にローであり、順方向にシフトしたいときはハイとロ
ーを周期的に出力するクロック信号φＣが、ハイの期間
、前段の出力を次段に通過し、該クロック信号φＣがロ
ーの期間は前段の出力を次段に通過しないように機能す
るスイッチング素子である。

【００１７】３２は順方向に記憶をシフトしたいときは
常にローであり、順方向にシフトしたいときはクロック
信号φＣとハイ期間が重ならないようにハイ期間が設定
されるクロック信号φＤが、ハイの期間、前段の出力を
次段に通過し、該クロック信号φＤがローの期間は前段
の出力を次段に通過しないように機能するスイッチング
素子である。そしてスイッチング素子２１，２２，３１
，３２は例えば、トランスミッションゲート等により構
成されている。

【００１８】次に、図１に示した回路の動作を図２のタ
イミングチャート用いて説明する。まず、クロック信号
φＣ及びφＤがローである期間は順方向にシフトするシ
フトレジスタとして動作する。クロック信号φＡがハイ
の期間、スイッチング素子２１は入力を出力に通過させ
る。フリップフロップ２００，２０１，２０２はクロッ
ク信号φＡがハイの期間にスイッチング素子２１の出力
を取り込み、次にクロック信号φＡがハイになるまで情
報を記憶する。この結果、例えばフリップフロップ３０
０の出力がフリップフロップ２０１に取り込まれる。同
様に、クロック信号φＢがハイの期間にフリップフロッ
プ３００，３０１，３０２はスイッチング素子３１の出
力を取り込み、次にクロック信号φＢがハイになるまで
情報を記憶する。この結果、例えばフリップフロップ２
０１の出力がフリップフロップ３０１に取り込まれる。 このような動作を繰り返すと、例えばはじめフリップフ
ロップ３００に記憶されていた情報が２０１，３０１，
２０２，３０２の各フリップフロップに順方向にシフト
されていく。

【００１９】次に、クロック信号φＡ及びφＢがローで
ある期間は逆方向にシフトするシフトレジスタとして動
作する。クロック信号φＣがハイの期間、スイッチング
素子２２は入力を出力に通過させる。フリップフロップ
２００，２０１，２０２はφＣがハイの期間にスイッチ
ング素子２２の出力を取り込み、次にクロック信号φＣ
がハイになるまで情報を記憶する。この結果、フリップ
フロップ３００，３０１，３０２に記憶されていた情報
がそれぞれ順方向の場合に説明したのと逆のフリップフ
ロップである２００，２０１，２０２にシフトされる。 同様に、クロック信号φＤがハイの期間はフリップフロ
ップである３００，３０１，３０２にスイッチング素子
３２の出力を取り込み、次にφＤがハイになるまで情報
を記憶する。この結果、フリップフロップ２０１，２０
２に記憶されていた情報がそれぞれ順方向の場合説明し
たのと逆のフリップフロップである３００，３０１にシ
フトされる。このような動作を繰り返すと、例えばはじ
めフリップフロップ３０２に記憶されていた情報が２０
２，３０１，２０１，３００の各フリップフロップに逆
方向にシフトされていく。

【００２０】このような本実施例によれば、双方向にシ
フト可能なシストレジスタの情報保持手段を、フリップ
フロップ回路を用いて構成したので、入力通過，非通過
を制御するスイッチング素子がオフになっても情報が消
失される恐れがなく、スタテイックに情報を保持するこ
とができる。

【００２１】また、さらには、本実施例においては、従
来例で述べた基本となる１段に相当する、スタティック
な動作を行うシフトレジスタの単位素子を１つのフリッ
プフロップと２つのスイッチング素子で構成することが
でき、例えば、フリップフロップを図５ｂに示した大，
小の２つのインバータ１，２により構成した場合には、
単位素子は、トランジスタ４つで構成されるフリップフ
ロップ回路１つと、トランジスタ２つで構成されるスイ
ッチング素子２つ、即ち、計８個のトランジスタにより
構成することができ、さらに、フリップフロップを図５
（ｃ）　示した２つのインバータ１，２とトランスミッ
ションゲート３により構成した場合には、単位素子は、
トランジスタ６つで構成されるフリップフロップ回路１
つとトランジスタ２つで構成されるスイッチング素子２
つ、即ち、計１０個のトランジスタにより構成すること
ができ、従来と同等の素子数あるいはそれ以下の素子数
でスタティック型の双方向シストレジスタを作製するこ
とができる。

【００２２】次に本発明の第２の実施例による双方向シ
ストレジスタの構成例を図３を用いて説明する。図３に
おいて、２１０，２１１，２１２及び３１０，３１１，
３１２は出力がなされるまではその電荷を図中点線で示
したような入力容量などの形態で保存することができる
、情報保持手段としてのインバータであり、その具体的
には図６に示すように、電源と接地間に直列接続された
ｎＭＯＳトランジスタ，ｐＭＯＳトランジスタの２個の
トランジスタから構成している。また、２１，２２，３
１，３２はそれぞれ図１に示した実施例と同様な働きを
行うスイッチング素子である。

【００２３】次に図３に示した回路の動作を図４のタイ
ミングチャートを用いて説明する。まず、クロック信号
φＣ及びφＤがローである期間は順方向にシフトするシ
フトレジスタとして動作する。クロック信号φＡがハイ
の期間、スイッチング素子２１は入力を出力に通過させ
る。インバータ２１１，２１２はクロック信号φＡがハ
イの期間にスイッチング素子２１の出力を取り込み、イ
ンバータの入力容量やスイッチング素子２１の出力容量
に、入力であるそれぞれインバータ３１０，３１１の情
報に従って、情報として電荷を保存する。この結果、例
えばインバータ３１０の出力がインバータ２１１に取り
込まれる。同様に、クロック信号φＢがハイの期間にイ
ンバータ３１０，３１１，３１２はスイッチング素子３
１の出力を取り込み、次にクロック信号φＢがハイにな
るまで情報を記憶する。この結果、入力であるそれぞれ
インバータ２１０，２１１，２１２の情報に従って、情
報として電荷を保存する。例えばインバータ２１１の出
力がインバータ３１１に取り込まれる。このような動作
を繰り返すと、例えば、はじめインバータ３１０に記憶
されていた情報が、２１１，３１１，２１２，３１２の
各インバータ順方向にシフトされていく。

【００２４】次に、クロック信号φＡ及びφＢがローで
ある期間は逆方向にシフトするシフトレジスタとして動
作する。クロック信号φＣがハイの期間、スイッチング
素子２２が入力を通過する。そのため、スイッチング素
子２２は入力を出力に通過させる。インバータ２１０，
２１１，２１２はクロック信号φＣがハイの期間にスイ
ッチング素子２２の出力を取り込み、インバータ２１０
，２１１，２１２の入力容量やスイッチング素子２２の
出力容量に、入力であるそれぞれインバータ３１０，３
１１，３１２の情報に従って、情報として電荷を保存す
る。この結果、インバータ３１０，３１１，３１２に記
憶されていた情報がそれぞれ順方向の場合説明したのと
逆のインバータである２１０，２１１，２１２にシフト
される。同様に、クロック信号φＤがハイの期間はスイ
ッチング素子３２が通過する。そのため、インバータ３
１０，３１１，３１２はスイッチング素子３２のアドレ
スを取り込み、次にクロック信号φＤがハイになるまで
情報を記憶する。この結果、インバータ２１１，２１２
に記憶されていた情報がそれぞれ順方向の場合説明した
のと逆のインバータである３１０，３１１にシフトされ
る。このような動作を繰り返すと、例えばはじめインバ
ータ３１２に記憶されていた情報が２１２，３１１，２
１１，３１０の各インバータに逆方向にシフトされてい
く。

【００２５】このような本実施例においては、従来と同
様の双方向にシフト可能なダイナミックな動作を行うシ
フトレジスタを、従来例で述べた基本となる１段に相当
する、単位素子をトランジスタ２つで形成できる１つの
インバータとトランジスタ２つで形成できる２つのスイ
ッチング素子の合計６個のトランジスタで構成すること
ができ、従来例のものよりも大幅に少ない素子数で回路
を構成することができる。

【００２６】

【発明の効果】以上のように、この発明によれば、ｎ段
目の記憶手段と（ｎ−１）段目の記憶手段との間に、ｎ
段目の記憶手段の情報保持手段の出力を入力とし、（ｎ
−１）段目の記憶手段の情報保持手段の入力にその出力
を帰還し、かつ、その入力の通過，非通過が制御信号に
より制御される帰還信号スイッチング手段を設けたので
、制御信号によって通過，非通過を制御できる帰還ルー
プを形成でき、記憶した情報を次の段にシフトすること
も、前の段に帰還することも可能となり、少ない素子数
で双方向シフトレジスタを提供できる効果がある。

【００２７】さらに、双方向にシフト可能なシフトレジ
スタの情報保持手段をフリップフロップにより構成した
ので、スタテイックに情報を保持することができるもの
が得られるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による双方向シフトレジス
タのスタティックレジスタを用いた構成例を示す図であ
る。

【図２】図１の双方向のシフトレジスタの動作を説明す
るためのタイミングチャート図である。

【図３】この発明の一実施例による双方向シフトレジス
タのダイナミックレジスタを用いた構成例を示す図であ
る。

【図４】図３の双方向のシフトレジスタの動作を説明す
るためのタイミングチャート図である。

【図５】図１の双方向シストレジスタの、スタティック
レジスタであるフリップフロップ回路の回路構成の一実
施例を示す図である。

【図６】図２の双方向シストレジスタの、ダイナミック
レジスタであるインバータ回路の回路構成の一実施例を
示す図である。

【図７】クロックドインバータを用いたダイナミックレ
ジスタを用いた従来の双方向シフトレジスタを示す図で
ある。

【図８】従来の双方向シフトレジスタに用いたクロック
ドインバータの一実施例を示す回路図である。

【図９】図７に示した従来の双方向のシフトレジスタの
動作を説明するためのタイミングチャート図である。

【符号の説明】

１，２　　　　　　　　　　　　　　　　　　　　　　
　　　　インバータ３　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　トランスミッションゲ
ート ２１，２２，３１，３２　　　　　　　　　　スイッチ
ング素子１００，１１０　　　　　　　　　　　　　　
　　　　スイッチング素子２００，２０１，２０２　　
　　　　　　　　フリップフロップ（情報保持手段） ３００，３０１，３０２　　　　　　　　　　フリップ
フロップ（情報保持手段） ２１０，２１１，２１２　　　　　　　　　　インバー
タ（情報保持手段） ３１０，３１１，３１２　　　　　　　　　　インバー
タ（情報保持手段） ４１０，４００，４１１，４０１　　インバータ（情報
保持手段） ５１０，５００，５１１，５０１　　インバータ（情報
保持手段）

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力信号の通過，非通過を制御信号に
   より制御するスイッチング手段と、該スイッチング手段
   の出力を入力とし一定の時間以上入力を記憶する情報保
   持手段とからなる記憶手段が、複数段、直列接続されて
   なるシフトレジスタにおいて、ｎ段目の記憶手段と（ｎ
   −１）段目の記憶手段との間に、ｎ段目の記憶手段の情
   報保持手段の出力を入力とし、（ｎ−１）段目の記憶手
   段の情報保持手段の入力にその出力を帰還し、かつ、そ
   の入力の通過，非通過が制御信号により制御される帰還
   信号スイッチング手段を設けたことを特徴とするシフト
   レジスタ。