JPH0573487A - バス制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 ２つのデータバス間のアクセス速度の相違を
調停しながら両データバス間のデータ転送を司るための
バス制御回路を実現する。 【構成】 第１及び第２のＰチャンネルトランジスタ
１，２、第１及び第２の反転回路４，５並びに第１及び
第２のＮチャンネルトランジスタ６，７で構成されたプ
リチャージ方式の従来のバス制御回路に、プリセット可
能なレジスタ１４をさらに設ける。高速の第１のデータ
バス１５から低速の第２のデータバス１９へのデータ転
送の場合には、レジスタ１４の出力を“Ｈ”レベルにセ
ットしたうえで該レジスタ１４に第１のデータバス１５
上のデータをラッチさせ、このラッチデータを第２のデ
ータバス１９へ転送させる。第２のデータバス１９から
第１のデータバス１５へのデータ転送の場合には、レジ
スタ１４を経由せずにデータを転送させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２つのデータバスの間
のデータ転送を司るためのバス制御回路に関するもので
ある。

【０００２】

【従来の技術】図３は従来のプリチャージ方式のバス制
御回路を示すものであって、１，２はクロック信号ＮＣ
ＬＫが“Ｌ”レベルになった期間に第１及び第２のデー
タバス３ａ，３ｂを各々電源に接続することにより該第
１及び第２のデータバス３ａ，３ｂをプリチャージする
ための第１及び第２のＰチャンネルトランジスタ、４，
５は第１及び第２のデータバス３ａ，３ｂの各々の論理
レベルをそれぞれ反転して出力する第１及び第２の反転
回路、６は第１の反転回路４の出力信号８が“Ｈ”レベ
ルになった期間に第２のデータバス３ｂを接地すること
により該第２のデータバス３ｂをディスチャージするた
めの第１のＮチャンネルトランジスタ、７は第２の反転
回路５の出力信号９が“Ｈ”レベルになった期間に第１
のデータバス３ａを接地することにより該第１のデータ
バス３ａをディスチャージするための第２のＮチャンネ
ルトランジスタである。

【０００３】以上のように構成された従来のバス制御回
路について、以下その動作を説明する。

【０００４】まず、クロック信号ＮＣＬＫをアクティブ
すなわち“Ｌ”レベルにすると、第１及び第２のＰチャ
ンネルトランジスタ１，２はいずれもＯＮ状態となり、
該第１及び第２のデータバス３ａ，３ｂはともにプリチ
ャージされて“Ｈ”レベルになる。この際、第１及び第
２の反転回路４，５の各々の出力信号８，９はともに
“Ｌ”レベルとなるので、第１及び第２のＮチャンネル
トランジスタ６，７はいずれもＯＦＦ状態になり、第１
及び第２のデータバス３ａ，３ｂはともに“Ｈ”レベル
を保持する。

【０００５】次にクロック信号ＮＣＬＫが“Ｈ”レベル
に戻されると、第１及び第２のＰチャンネルトランジス
タ１，２はいずれもＯＦＦ状態に転じる。この時点で例
えば第１のデータバス３ａ上にデータを与える。

【０００６】この第１のデータバス３ａ上に与えられた
データが“Ｈ”レベルである場合は、第１の反転回路４
の出力信号８は“Ｌ”レベルであって第１のＮチャンネ
ルトランジスタ６がプリチャージ時のＯＦＦ状態を保持
するので、第２のデータバス３ｂは“Ｈ”レベルのまま
となる。つまり、第１のデータバス３ａ上の“Ｈ”レベ
ルのデータが、“Ｈ”レベルのまま第２のデータバス３
ｂへ転送される。

【０００７】これとは逆に第１のデータバス３ａ上に与
えられたデータが“Ｌ”レベルである場合は、第１の反
転回路４の出力信号８が“Ｈ”レベルに転じるので、第
１のＮチャンネルトランジスタ６はＯＮ状態に転じて第
２のデータバス３ｂをディスチャージする。この結果、
第２のデータバス３ｂは“Ｌ”レベルとなる。つまり、
第１のデータバス３ａ上の“Ｌ”レベルのデータが、
“Ｌ”レベルのまま第２のデータバス３ｂへ転送され
る。

【０００８】以上のとおり、第１のデータバス３ａ上の
データは、その論理レベルを保ったまま即座に第２のデ
ータバス３ｂへ転送されるのである。

【０００９】第１及び第２のデータバス３ａ，３ｂを上
記と同様にしてプリチャージした後に第１及び第２のＰ
チャンネルトランジスタ１，２をいずれもＯＦＦ状態と
した時点で上記とは反対に第２のデータバス３ｂにデー
タを与えると、該第２のデータバス３ｂ上に与えられた
データが“Ｈ”レベルである場合は、第２のＮチャンネ
ルトランジスタ７がプリチャージ時のＯＦＦ状態を保持
するので、第１のデータバス３ａは“Ｈ”レベルのまま
となる。これとは逆に第２のデータバス３ｂ上に与えら
れたデータが“Ｌ”レベルである場合は、第２のＮチャ
ンネルトランジスタ７はＯＮ状態に転じて第１のデータ
バス３ａをディスチャージするので、該第１のデータバ
ス３ａは“Ｌ”レベルとなる。つまり、第２のデータバ
ス３ｂ上のデータは、その論理レベルを保ったまま即座
に第１のデータバス３ａへ転送されるのである。

【００１０】

【発明が解決しようとする課題】上記従来のバス制御回
路は、クロック信号ＮＣＬＫが“Ｌ”レベルから“Ｈ”
レベルへ遷移すると即座に一方のデータバスの論理レベ
ルが他方のデータバスへ伝達される構成を採用していた
ため、アクセス速度の異なる２つのデータバス間のデー
タ転送の場合に該アクセス速度の相違をうまく調停する
ことができない問題があった。

【００１１】例えば上記第２のデータバス３ｂのアクセ
ス速度が第１のデータバス３ａに比べて遅く、第２のデ
ータバス３ｂにアクセス速度の遅い周辺レジスタが接続
されているものとすると、第１のデータバス３ａから第
２のデータバス３ｂへのデータ転送の場合には、第１の
データバス３ａは、第２のデータバス３ｂに接続された
周辺レジスタが該第２のデータバス３ｂ上のデータを読
み取るまで、転送すべきデータを保持していなければな
らない。これとは反対に第２のデータバス３ｂから第１
のデータバス３ａへのデータ転送の場合には、第２のデ
ータバス３ｂへデータをのせるように周辺レジスタに指
令を与えても該第２のデータバス３ｂ上のデータがなか
なか確定せず、未確定のデータが第２のデータバス３ｂ
から第１のデータバス３ａへ転送されることになる。

【００１２】本発明の目的は、２つのデータバス間のア
クセス速度の相違を調停しながら両データバス間のデー
タ転送を司るためのバス制御回路を提供することにあ
る。

【００１３】

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、図１に示すように、第１のデータバス１
５と該第１のデータバス１５よりアクセス速度の遅い第
２のデータバス１９との間のデータ転送を司るためのバ
ス制御回路において、第１のデータバス１５から第２の
データバス１９へのデータ転送の場合には第１のデータ
バス１５上のデータをラッチして該ラッチしたデータを
第２のデータバス１９へ出力することにより第２のデー
タバス１９に接続される周辺レジスタがゆっくりとデー
タを読み取れるようにするとともに、第２のデータバス
１９から第１のデータバス１５へのデータ転送の場合に
は第２のデータバス１９上のデータの論理レベルが確定
するのを待って該データを第１のデータバス１５へ出力
することにより第１のデータバス１５への未確定データ
の転送を防止する構成を採用したものである。

【００１４】具体的に説明すると、請求項１の発明は、
データ転送に先立って第１のデータバス１５の論理レベ
ルを特定の論理レベルに設定するための第１の設定手段
２１と、データ転送に先立って第２のデータバス１９の
論理レベルを前記特定の論理レベルと同じ論理レベルに
設定するための第２の設定手段２２と、第１のデータバ
ス１５から第２のデータバス１９へのデータ転送の場合
に前記第１及び第２の設定手段２１，２２による第１及
び第２のデータバス１５，１９の各々の論理レベルの設
定後に第１のデータバス１５上のデータの論理レベルが
確定した時点で該データをラッチして該ラッチしたデー
タを出力として保持するための保持手段２３と、第２の
データバス１９の論理レベルが前記保持手段２３の出力
の論理レベルと等しくなるように第２のデータバス１９
を操作するための第１の操作手段２４と、第２のデータ
バス１９から第１のデータバス１５へのデータ転送の場
合に前記第１及び第２の設定手段２１，２２による第１
及び第２のデータバス１５，１９の各々の論理レベルの
設定後に第２のデータバス１９上のデータの論理レベル
の確定を待って第１のデータバス１５の論理レベルが該
確定した第２のデータバス１９上のデータの論理レベル
と等しくなるように第１のデータバス１５を操作するた
めの第２の操作手段２５とを備えた構成を採用したもの
である。

【００１５】また、請求項２の発明は、前記保持手段２
３によるデータのラッチに先立って該保持手段２３の出
力を前記特定の論理レベルと同じ論理レベルにプリセッ
トするためのプリセット手段２６をさらに備えた構成を
採用したものである。

【００１６】

【作用】請求項１の発明によれば、高速の第１のデータ
バス１５から低速の第２のデータバス１９へのデータ転
送の場合には、第１及び第２の設定手段２１，２２によ
る第１及び第２のデータバス１５，１９の各々の論理レ
ベルの設定後に、保持手段２３は、第１のデータバス１
５上のデータの論理レベルが確定した時点で該データを
ラッチして、該ラッチしたデータを出力として保持す
る。第１の操作手段２４は、この保持手段２３の出力を
受けて、第２のデータバス１９の論理レベルが保持手段
２３の出力の論理レベルと等しくなるように第２のデー
タバス１９を操作する。これにより、第１のデータバス
１５上のデータは、その論理レベルを保ったまま第２の
データバス１９へ転送される。しかも、この第２のデー
タバス１９上のデータは保持手段２３のラッチ出力であ
るので、該第２のデータバス１９上に有効な確定データ
が長い時間保持される。したがって、この第２のデータ
バス１９に接続される周辺レジスタは、該第２のデータ
バス１９上のデータを第１のデータバス１５とは独立し
て十分なアクセス時間をかけて読み取ることができる。

【００１７】反対に低速の第２のデータバス１９から高
速の第１のデータバス１５へのデータ転送の場合には、
上記第１のデータバス１５から第２のデータバス１９へ
のデータ転送の場合の保持手段２３及び第１の操作手段
２４に代わって第２の操作手段２５が機能する。該第２
の操作手段２５は、第１及び第２の設定手段２１，２２
による第１及び第２のデータバス１５，１９の各々の論
理レベルの設定後に、第２のデータバス１９上のデータ
の論理レベルの確定を待って、第１のデータバス１５の
論理レベルが該確定した第２のデータバス１９上のデー
タの論理レベルと等しくなるように第１のデータバス１
５を操作する。これにより、第２のデータバス１９上の
データはその論理レベルを保ったまま第１のデータバス
１５へ転送され、しかも第１のデータバス１５への未確
定データの転送が防止できる。

【００１８】また、請求項２の発明によれば、第１のデ
ータバス１５から第２のデータバス１９へのデータ転送
に際して、保持手段２３は第１のデータバス１５上のデ
ータをラッチする前にプリセット手段２６により特定の
論理レベルにプリセットされ、第１の操作手段２４によ
る第２のデータバス１９の論理レベルの誤操作を確実に
防止できる。

【００１９】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００２０】図１は、本発明の一実施例におけるバス制
御回路を示す。このバス制御回路は、４相のシステムク
ロックとしての第１〜第４相のクロック信号Ｓ０，Ｓ
１，Ｓ２，Ｓ３と、書き込み制御信号ＷＥと、読み出し
制御信号ＲＥとによって動作が制御されるものである。

【００２１】同図において、１，２は第１及び第２のＰ
チャンネルトランジスタ、４，５は第１及び第２の反転
回路、６，７は第１及び第２のＮチャンネルトランジス
タ、８，９は各々第１及び第２の反転回路４，５の出力
信号であって、これらは前記従来例の構成と同じであ
る。

【００２２】また、１０は第１相のクロック信号Ｓ０と
第３相のクロック信号Ｓ２とを入力として第１のＰチャ
ンネルトランジスタ１のＯＮ・ＯＦＦを制御するための
ＮＯＲ回路、１１は第１相のクロック信号Ｓ０を入力と
して第２のＰチャンネルトランジスタ２のＯＮ・ＯＦＦ
を制御するための第３の反転回路、１２は第４相のクロ
ック信号Ｓ３と読み出し制御信号ＲＥとを入力とする第
１のＡＮＤ回路、１３は第２のＮチャンネルトランジス
タ７に対して直列に接続されて第１のＡＮＤ回路１２に
よってＯＮ・ＯＦＦが制御される第３のＮチャンネルト
ランジスタ、１４は第１のデータバス１５上のデータを
ラッチするためのレジスタである。ただし、このレジス
タ１４は、データ入力端子Ｄ、セット端子Ｓ、書き込み
イネーブル端子Ｅ及び出力端子Ｑを備えたものであっ
て、データ入力端子Ｄが第１のデータバス１５に接続さ
れ、セット端子Ｓに第１相のクロック信号Ｓ０が印加さ
れ、出力端子Ｑが第１の反転回路４の入力側に接続され
ている。さらに、１６は書き込み制御信号ＷＥと第２相
のクロック信号Ｓ１とを入力としてレジスタ１４の書き
込みイネーブル端子Ｅに出力を与える第２のＡＮＤ回
路、１７は書き込み制御信号ＷＥと第１相のクロック信
号Ｓ０とを入力とする第３のＡＮＤ回路である。ただ
し、該第３のＡＮＤ回路１７に与えられる第１相のクロ
ック信号Ｓ０は反転を受ける。１８は第１のＮチャンネ
ルトランジスタ６に対して直列に接続されて第３のＡＮ
Ｄ回路１７によってＯＮ・ＯＦＦが制御される第４のＮ
チャンネルトランジスタ、１９は第１のデータバス１５
よりアクセス速度が遅い第２のデータバスである。

【００２３】図２は、以上に説明した本実施例に係るバ
ス制御回路における第１のデータバス１５から第２のデ
ータバス１９へのデータ転送の動作と、第２のデータバ
ス１９から第１のデータバス１５へのデータ転送の動作
とを示したタイムチャート図である。ただし、第２のデ
ータバス１９にはアクセス時間の長い不図示の周辺レジ
スタが接続されているものとする。

【００２４】以下、図１及び図２を参照しながら上記バ
ス制御回路の動作を説明する。

【００２５】まず、書き込み制御信号ＷＥを“Ｈ”レベ
ル（読み出し制御信号ＲＥは“Ｌ”レベル）にした状態
で実行される高速の第１のデータバス１５から低速の第
２のデータバス１９へのデータ転送について説明する。

【００２６】はじめに、第１相のクロック信号Ｓ０を
“Ｈ”レベルにする。この第１相のクロック信号Ｓ０が
“Ｈ”レベルである期間は、ＮＯＲ回路１０及び第３の
反転回路１１の出力はいずれも“Ｌ”レベルであるた
め、第１及び第２のＰチャンネルトランジスタ１，２は
ともにＯＮ状態になり、第１及び第２のデータバス１
５，１９はいずれもプリチャージされて“Ｈ”レベルと
なる。また、レジスタ１４は、セット端子Ｓに“Ｈ”レ
ベルの第１相のクロック信号Ｓ０を受けるのでプリセッ
トされ、出力端子Ｑから“Ｈ”レベルの信号を出力す
る。これにより第１の反転回路４の出力信号８が“Ｌ”
レベルとなるため、第１のＮチャンネルトランジスタ６
はＯＦＦ状態となる。したがって、第２のデータバス１
９は“Ｈ”レベルを保持し、第２の反転回路５の出力信
号９は“Ｌ”レベルとなる。この結果、第１のＮチャン
ネルトランジスタ６と同様に第２のＮチャンネルトラン
ジスタ７もＯＦＦ状態となり、第１のデータバス１５は
“Ｈ”レベルを保持する。

【００２７】このようにして第１相のクロック信号Ｓ０
により第１及び第２のデータバス１５，１９をプリチャ
ージし、かつレジスタ１４の出力を“Ｈ”レベルにプリ
セットした後、第１相のクロック信号Ｓ０を“Ｌ”レベ
ルに戻すとともに第２相のクロック信号Ｓ１を“Ｈ”レ
ベルにすると、第１及び第２のＰチャンネルトランジス
タ１，２がいずれもＯＦＦ状態に転じると同時に第２の
ＡＮＤ回路１６の出力が“Ｈ”レベルに転じる。また、
第３のＡＮＤ回路１７の出力が“Ｈ”レベルになって第
４のＮチャンネルトランジスタ１８がＯＮ状態となる。
レジスタ１４では、第２のＡＮＤ回路１６から“Ｈ”レ
ベルに転じた信号が書き込みイネーブル端子Ｅに入力さ
れるので、データ入力端子Ｄに与えられた第１のデータ
バス１５上のデータが該レジスタ１４にラッチされる。
まずレジスタ１４にラッチされたデータが“Ｈ”レベル
である場合は、第１の反転回路４の出力信号８は“Ｌ”
レベルであって第１のＮチャンネルトランジスタ６が上
記プリチャージ時のＯＦＦ状態を保持するので、第２の
データバス１９は“Ｈ”レベルのままとなる。これとは
逆にレジスタ１４にラッチされたデータが“Ｌ”レベル
である場合は、第１の反転回路４の出力信号８は“Ｈ”
レベルとなって第１のＮチャンネルトランジスタ６がＯ
Ｎ状態に転じるので、第２のデータバス１９は第１及び
第４のＮチャンネルトランジスタ６，１８を通してディ
スチャージされて“Ｌ”レベルとなる。つまり、書き込
み制御信号ＷＥと第２相のクロック信号Ｓ１とがいずれ
も“Ｈ”レベルである場合に、図２中に“ａ”で示すよ
うに第１のデータバス１５から第２のデータバス１９へ
データが転送されるのである。なお、読み出し制御信号
ＲＥが“Ｌ”レベルであるために、第３のＮチャンネル
トランジスタ１３は第２のデータバス１９の論理レベル
にかかわりなくＯＦＦ状態を保持するので、データ転送
中に第１のデータバス１５がディスチャージされること
はない。

【００２８】続いて第２相のクロック信号Ｓ１を“Ｌ”
レベルに戻すとともに第３相のクロック信号Ｓ２を
“Ｈ”レベルにすると、第１のＰチャンネルトランジス
タ１は再びＯＮ状態になって第１のデータバス１５が再
度プリチャージされる。ところが、第１相のクロック信
号Ｓ０は“Ｌ”レベルであるので、第２のＰチャンネル
トランジスタ２はＯＦＦ状態を、第４のＮチャンネルト
ランジスタ１８はＯＮ状態をそれぞれ保持する。一方、
レジスタ１４は前に第２相のクロック信号Ｓ１でラッチ
したデータを保持するので、第２のデータバス１９上の
データが変化することはない。

【００２９】次に、第３相のクロック信号Ｓ２を“Ｌ”
レベルに戻すとともに第４相のクロック信号Ｓ３を
“Ｈ”レベルにすると、第１のデータバス１５に対する
プリチャージは停止するけれども、第２のＰチャンネル
トランジスタ２及び第４のＮチャンネルトランジスタ１
８は各々依然としてそれぞれＯＦＦ状態及びＯＮ状態を
保持し、かつレジスタ１４は前記のラッチデータを保持
するので、第２のデータバス１９上のデータが変化する
ことはない。ただし、第４相のクロック信号Ｓ３を
“Ｌ”レベルに戻すとともに第１相のクロック信号Ｓ０
を再度“Ｈ”レベルにすると、第２のデータバス１９
は、前記のとおり第１のデータバス１５とともにプリチ
ャージされる。つまり、第１のデータバス１５から第２
のデータバス１９へ転送されたデータは、図２中に
“ｂ”で示すように、第２相のクロック信号Ｓ１から第
４相のクロック信号Ｓ３までの３クロック分の期間にわ
たって第２のデータバス１９上で有効な確定データとな
る。そして、書き込み制御信号ＷＥと第４相のクロック
信号Ｓ３とがいずれも“Ｈ”レベルになっている間に、
図２中に“ｃ”で示すように、第２のデータバス１９上
のデータが該第２のデータバス１９に接続されている周
辺レジスタに書き込まれる。つまり、この周辺レジスタ
は、第２相のクロック信号Ｓ１から第４相のクロック信
号Ｓ３までの３クロック分の期間のうちに第２のデータ
バス１９上のデータを読み取ればよいのである。

【００３０】なお、レジスタ１４は、上記のとおり第１
のデータバス１５上のデータを第２相のクロック信号Ｓ
１によりラッチする前に第１相のクロック信号Ｓ０によ
って“Ｈ”レベルにプリセットされるので、第２のデー
タバス１９の誤ディスチャージを確実に防止できる。

【００３１】次に、読み出し制御信号ＲＥを“Ｈ”レベ
ル（書き込み制御信号ＷＥは“Ｌ”レベル）にした状態
で実行される低速の第２のデータバス１９から高速の第
１のデータバス１５へのデータ転送について説明する。

【００３２】はじめに、上記第１のデータバス１５から
第２のデータバス１９へのデータ転送の場合とは違って
書き込み制御信号ＷＥは“Ｌ”レベルであるので、レジ
スタ１４の書き込みイネーブル端子Ｅへの入力信号が
“Ｈ”レベルになることはなく、しかも第４のＮチャン
ネルトランジスタ１８は常にＯＦＦ状態となる。

【００３３】“Ｈ”レベルの第１相のクロック信号Ｓ０
によって第１及び第２のＰチャンネルトランジスタ１，
２がともにＯＮ状態となって第１及び第２のデータバス
１５，１９がいずれもプリチャージされ、しかも該
“Ｈ”レベルの第１相のクロック信号Ｓ０によりレジス
タ１４の出力が“Ｈ”レベルにプリセットされる点は、
第１のデータバス１５から第２のデータバス１９へのデ
ータ転送の場合と同様である。レジスタ１４の出力が
“Ｈ”レベルにプリセットされると、第１のＮチャンネ
ルトランジスタ６は、第４のＮチャンネルトランジスタ
１８と同じくＯＦＦ状態となって第２のデータバス１９
のディスチャージを阻止する。また、第２及び第３のＮ
チャンネルトランジスタ７，１３はいずれもＯＦＦ状態
であって、第１のデータバス１５がディスチャージされ
ることもない。

【００３４】続いて第１相のクロック信号Ｓ０を“Ｌ”
レベルに戻すとともに第２相のクロック信号Ｓ１を
“Ｈ”レベルにすると、第１及び第２のＰチャンネルト
ランジスタ１，２はいずれもＯＦＦ状態に転じるけれど
も、第２のＡＮＤ回路１６の出力は“Ｌ”レベルを保持
するので、レジスタ１４は前に第１相のクロック信号Ｓ
０によりプリセットされた“Ｈ”レベルを保持する。こ
の結果、第１のＮチャンネルトランジスタ６は、第４の
Ｎチャンネルトランジスタ１８と同じくＯＦＦ状態を保
持する。したがって、第２相のクロック信号Ｓ１を
“Ｈ”レベルにした期間では、第２のデータバス１９は
チャージされることもディスチャージされることもな
い。この期間に図２中に“ｄ”で示すように周辺レジス
タから第２のデータバス１９へのデータの読み出しが実
行されて該第２のデータバス１９の論理レベルが確定す
ると、まず第２のデータバス１９への読み出しデータが
“Ｈ”レベルである場合は、第２の反転回路５の出力信
号９は“Ｌ”レベルであって第２のＮチャンネルトラン
ジスタ７がＯＦＦ状態を保持する。これとは逆に第２の
データバス１９への読み出しデータが“Ｌ”レベルであ
る場合は、第２の反転回路５の出力信号９は“Ｈ”レベ
ルとなって第２のＮチャンネルトランジスタ７がＯＮ状
態に転じる。ところが、この時点では第３のＮチャンネ
ルトランジスタ１３がＯＦＦ状態を保持しているので、
第２のデータバス１９上のデータが第１のデータバス１
５へ転送されることはない。

【００３５】続いて第２相のクロック信号Ｓ１を“Ｌ”
レベルに戻すとともに第３相のクロック信号Ｓ２を
“Ｈ”レベルにしても、第２のＰチャンネルトランジス
タ２並びに第１、第３及び第４のＮチャンネルトランジ
スタ６，１３，１８は依然としていずれもＯＦＦ状態を
保持するので、第２のデータバス１９から第１のデータ
バス１５へのデータ転送は、まだ実行されない。

【００３６】次に、第３相のクロック信号Ｓ２を“Ｌ”
レベルに戻すとともに第４相のクロック信号Ｓ３を
“Ｈ”レベルにすると、第１のＡＮＤ回路１２の出力が
“Ｈ”レベルに転じて第３のＮチャンネルトランジスタ
１３がＯＮ状態に転じるので、第２のデータバス１９か
ら第１のデータバス１５へのデータ転送が可能になる。
つまり、第２のデータバス１９に接続された周辺レジス
タは、図２中に“ｅ”で示すように第２相のクロック信
号Ｓ１が“Ｈ”レベルになった時点から第４相のクロッ
ク信号Ｓ３が“Ｈ”レベルになる時点までに第２のデー
タバス１９の論理レベルを確定させ、かつ第４相のクロ
ック信号Ｓ３が“Ｈ”レベルになっている期間は該論理
レベルを保持しておけばよい。第４相のクロック信号Ｓ
３が“Ｈ”レベルになる時点の第２のデータバス１９上
の確定データが“Ｈ”レベルである場合は上記のとおり
第２のＮチャンネルトランジスタ７がＯＦＦ状態である
から、第３のＮチャンネルトランジスタ１３がＯＮ状態
に転じても第１のデータバス１５は“Ｈ”レベルのまま
となる。ところが、該第２のデータバス１９上の確定デ
ータが“Ｌ”レベルである場合は上記のとおり第２のＮ
チャンネルトランジスタ７がＯＮ状態になっているの
で、第１のデータバス１５は第２及び第３のＮチャンネ
ルトランジスタ７，１３を通してディスチャージされて
“Ｌ”レベルとなる。つまり、読み出し制御信号ＲＥと
第４相のクロック信号Ｓ３とがいずれも“Ｈ”レベルで
ある場合に、図２中に“ｆ”で示すように第２のデータ
バス１９から第１のデータバス１５へ確定データが転送
されるのである。

【００３７】

【発明の効果】以上説明してきたとおり請求項１の発明
によれば、高速の第１のデータバスから低速の第２のデ
ータバスへのデータ転送の場合には第１のデータバス上
のデータを保持手段によりラッチして該ラッチしたデー
タを第２のデータバスへ出力するとともに、低速の第２
のデータバスから高速の第１のデータバスへのデータ転
送の場合には第２のデータバス上のデータの論理レベル
が確定するのを待って該確定データを第１のデータバス
へ出力する構成を採用したので、該第１及び第２のデー
タバス間のアクセス速度の相違を調停しながら両データ
バス間のデータ転送を司るバス制御回路を実現すること
ができる。

【００３８】また、請求項２の発明によれば、上記第１
のデータバスから第２のデータバスへのデータ転送に際
してデータのラッチに先立って保持手段の出力を特定の
論理レベルにプリセットするためのプリセット手段をさ
らに備えた構成を採用したので、第２のデータバスの論
理レベルの誤操作を確実に防止できる。

【図面の簡単な説明】

【図１】 本発明の一実施例におけるバス制御回路の回
路図である。

【図２】 図１のバス制御回路の動作を示したタイムチ
ャート図である。

【図３】 従来のバス制御回路の回路図である。

【符号の説明】

１，２ Ｐチャンネルトランジスタ ４，５，１１ 反転回路 ６，７，１３，１８ Ｎチャンネルトランジスタ １０ ＮＯＲ回路 １２，１６，１７ ＡＮＤ回路 １４ レジスタ １５ 第１のデータバス １９ 第２のデータバス ２１ 第１の設定手段 ２２ 第２の設定手段 ２３ 保持手段 ２４ 第１の操作手段 ２５ 第２の操作手段 ２６ プリセット手段 Ｓ０ 第１相のクロック信号 Ｓ１ 第２相のクロック信号 Ｓ２ 第３相のクロック信号 Ｓ３ 第４相のクロック信号 ＷＥ 書き込み制御信号 ＲＥ 読み出し制御信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１のデータバスと該第１のデータバス
   よりアクセス速度の遅い第２のデータバスとの間のデー
   タ転送を司るためのバス制御回路であって、 データ転送に先立って前記第１のデータバスの論理レベ
   ルを特定の論理レベルに設定するための第１の設定手段
   と、 データ転送に先立って前記第２のデータバスの論理レベ
   ルを前記特定の論理レベルと同じ論理レベルに設定する
   ための第２の設定手段と、 前記第１のデータバスから前記第２のデータバスへのデ
   ータ転送の場合に、前記第１及び第２の設定手段による
   該第１及び第２のデータバスの各々の論理レベルの設定
   後に、該第１のデータバスの上のデータの論理レベルが
   確定した時点で該データをラッチし、該ラッチしたデー
   タを出力として保持するための保持手段と、 前記第２のデータバスの論理レベルが前記保持手段の出
   力の論理レベルと等しくなるように該第２のデータバス
   を操作するための第１の操作手段と、 前記第２のデータバスから前記第１のデータバスへのデ
   ータ転送の場合に、前記第１及び第２の設定手段による
   該第１及び第２のデータバスの各々の論理レベルの設定
   後に、該第２のデータバスの上のデータの論理レベルの
   確定を待って、該第１のデータバスの論理レベルが該確
   定した第２のデータバスの上のデータの論理レベルと等
   しくなるように該第１のデータバスを操作するための第
   ２の操作手段とを備えたことを特徴とするバス制御回
   路。
2. 【請求項２】 請求項１記載のバス制御回路において、 前記保持手段によるデータのラッチに先立って該保持手
   段の出力を前記特定の論理レベルと同じ論理レベルにプ
   リセットするためのプリセット手段をさらに備えたこと
   を特徴とするバス制御回路。