JPH04299543A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH04299543A JPH04299543A JP6423491A JP6423491A JPH04299543A JP H04299543 A JPH04299543 A JP H04299543A JP 6423491 A JP6423491 A JP 6423491A JP 6423491 A JP6423491 A JP 6423491A JP H04299543 A JPH04299543 A JP H04299543A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- elements
- resins
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体製造装置に関し、
特に樹脂封止型半導体装置の製造装置に関する。
特に樹脂封止型半導体装置の製造装置に関する。
【０００２】
【従来の技術】従来技術による半導体装置の製造装置は
、図５の断面図に示すように、樹脂封止未了の半導体装
置１、例えば、（１）金属製リードフレームのアイラン
ド部に接着剤を用いて能動素子や受動素子等を搭載し、
各素子とリードフレームのインナーリード部とが金属細
線により電気的および機械的接続がなされているもの、
（２）金属製リードフレームのアイランド部に回路基板
が固着され、回路基板上に接着剤を用いて能動素子や受
動素子を搭載し、金属細線や導電ペースト剤等を用いて
回路形成がなされているもの、（３）プリント基板に回
路パターンが形成され、この回路パターン上に接着剤を
用いて受動素子や能動素子を搭載し、金属細線や導電ペ
ースト剤等を用いて回路形成がなされているもの等で、
それぞれ板厚が０．１５〜４．０ｍｍ程度のものを、上
金型３と下金型６により圧力８０〜１００ｋｇ／ｃｍ２
で型締めを行い、上金型３に付属しているプランジャ
ー２により樹脂４をゲート８を通して圧入している。こ
のように、従来の製造装置では、同時に使用可能な樹脂
は１種類に限られる。
、図５の断面図に示すように、樹脂封止未了の半導体装
置１、例えば、（１）金属製リードフレームのアイラン
ド部に接着剤を用いて能動素子や受動素子等を搭載し、
各素子とリードフレームのインナーリード部とが金属細
線により電気的および機械的接続がなされているもの、
（２）金属製リードフレームのアイランド部に回路基板
が固着され、回路基板上に接着剤を用いて能動素子や受
動素子を搭載し、金属細線や導電ペースト剤等を用いて
回路形成がなされているもの、（３）プリント基板に回
路パターンが形成され、この回路パターン上に接着剤を
用いて受動素子や能動素子を搭載し、金属細線や導電ペ
ースト剤等を用いて回路形成がなされているもの等で、
それぞれ板厚が０．１５〜４．０ｍｍ程度のものを、上
金型３と下金型６により圧力８０〜１００ｋｇ／ｃｍ２
で型締めを行い、上金型３に付属しているプランジャ
ー２により樹脂４をゲート８を通して圧入している。こ
のように、従来の製造装置では、同時に使用可能な樹脂
は１種類に限られる。
【０００３】
【発明が解決しようとする課題】この従来の半導体製造
装置では、同一金型内に１個のゲートと１個のプランジ
ャーを備えた構造であるため、１種類の樹脂しか使用す
ることができない。このため、光関係の素子を封止する
場合には、光素子である受光素子と発光素子に透明な樹
脂あるいは青、赤、緑、黄等の透光性樹脂を使用しなけ
ればならず、またトランジスタ、ＩＣ、ダイオード等の
素子には黒、赤、青、緑等の透明ではない樹脂を各々使
用しなければ、各々の素子機能を発揮させることはでき
ない。また高機能素子を有するマイコン、ゲートアレイ
、ＳＲＡＭ、ＲＯＭ等は、素子サイズが増々大型化傾向
となり、クラック、応力ひずみ等による素子特性に与え
る影響は非常に大きい。さらにα線障害等についても考
慮しなければならない。従って、従来は封止樹脂が１種
類に限られるため、各素子に適合した樹脂を使用するこ
とができないという問題点があった。
装置では、同一金型内に１個のゲートと１個のプランジ
ャーを備えた構造であるため、１種類の樹脂しか使用す
ることができない。このため、光関係の素子を封止する
場合には、光素子である受光素子と発光素子に透明な樹
脂あるいは青、赤、緑、黄等の透光性樹脂を使用しなけ
ればならず、またトランジスタ、ＩＣ、ダイオード等の
素子には黒、赤、青、緑等の透明ではない樹脂を各々使
用しなければ、各々の素子機能を発揮させることはでき
ない。また高機能素子を有するマイコン、ゲートアレイ
、ＳＲＡＭ、ＲＯＭ等は、素子サイズが増々大型化傾向
となり、クラック、応力ひずみ等による素子特性に与え
る影響は非常に大きい。さらにα線障害等についても考
慮しなければならない。従って、従来は封止樹脂が１種
類に限られるため、各素子に適合した樹脂を使用するこ
とができないという問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体製造装置
は、各素子が必要とする樹脂を用いることができるよう
に、同一金型内に複数個のゲートと複数個のプランジャ
ーとを備え、複数種類の樹脂を用いて複数の素子にそれ
ぞれ樹脂封止可能としている。
は、各素子が必要とする樹脂を用いることができるよう
に、同一金型内に複数個のゲートと複数個のプランジャ
ーとを備え、複数種類の樹脂を用いて複数の素子にそれ
ぞれ樹脂封止可能としている。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の実施例１を示す断面図である。樹脂封
止未了の半導体装置１ａ（基板厚０．１５〜４．０ｍｍ
位）を上金型３ａと下金型６ａにより圧力５０〜１００
ｋｇ／ｃｍ２ で型締めする。上金型３ａにはプランジ
ャー２ａ（外径５〜２０ｍｍ位）とゲート８ａ（幅２〜
５ｍｍ、厚さ０．１〜２．０ｍｍ位）があり、この機構
により半導体装置１ａの上面部分に圧力４０〜１２０ｋ
ｇ／ｃｍ２ で樹脂４ａを圧入し封止する。また上金型
３ａにはもう一つのプランジャー２ｂを設け、ゲート８
ｂは下金型６ａに設ける。このプランジャー２ｂとゲー
ト８ｂにより、半導体装置１ａの下面部分に樹脂４ｂを
圧入し封止する。このように、１個の半導体装置１ａに
、ゲート８ａ，８ｂの２個と、プランジャー２ａ，２ｂ
の２個を設けたことにより、樹脂４ａ，４ｂの２種類を
用いた半導体装置が製造できる。
。図１は本発明の実施例１を示す断面図である。樹脂封
止未了の半導体装置１ａ（基板厚０．１５〜４．０ｍｍ
位）を上金型３ａと下金型６ａにより圧力５０〜１００
ｋｇ／ｃｍ２ で型締めする。上金型３ａにはプランジ
ャー２ａ（外径５〜２０ｍｍ位）とゲート８ａ（幅２〜
５ｍｍ、厚さ０．１〜２．０ｍｍ位）があり、この機構
により半導体装置１ａの上面部分に圧力４０〜１２０ｋ
ｇ／ｃｍ２ で樹脂４ａを圧入し封止する。また上金型
３ａにはもう一つのプランジャー２ｂを設け、ゲート８
ｂは下金型６ａに設ける。このプランジャー２ｂとゲー
ト８ｂにより、半導体装置１ａの下面部分に樹脂４ｂを
圧入し封止する。このように、１個の半導体装置１ａに
、ゲート８ａ，８ｂの２個と、プランジャー２ａ，２ｂ
の２個を設けたことにより、樹脂４ａ，４ｂの２種類を
用いた半導体装置が製造できる。
【０００６】図２は本発明の実施例２を示す断面図であ
る。樹脂封止未了の半導体装置１ｂを上金型３ｂと下金
型６ｂとにより型締めする。上金型３ｂにはプランジャ
ー２ｃとゲート８ｃ、プランジャー２ｄとゲート８ｄが
備えてあり、両機能により樹脂４ｃと樹脂４ｄを圧入し
封止する。本実施例の場合、半導体装置１ｂに設けられ
た貫通穴１６（例えば径２〜５ｍｍ）により、図１に示
したような半導体装置１ａの上下面に異なる樹脂を配置
するのではなく、半導体装置１ｂの上下対向面に同種樹
脂を、また左右に異種樹脂を配置した半導体装置が製造
できる。
る。樹脂封止未了の半導体装置１ｂを上金型３ｂと下金
型６ｂとにより型締めする。上金型３ｂにはプランジャ
ー２ｃとゲート８ｃ、プランジャー２ｄとゲート８ｄが
備えてあり、両機能により樹脂４ｃと樹脂４ｄを圧入し
封止する。本実施例の場合、半導体装置１ｂに設けられ
た貫通穴１６（例えば径２〜５ｍｍ）により、図１に示
したような半導体装置１ａの上下面に異なる樹脂を配置
するのではなく、半導体装置１ｂの上下対向面に同種樹
脂を、また左右に異種樹脂を配置した半導体装置が製造
できる。
【０００７】図３は本発明の実施例３を示す図で、同図
（ａ）は平面図であり、同図（ｂ）はそのＡ−Ａ及びＢ
−Ｂ断面図である。樹脂封止未了の半導体装置１ｃを上
金型３ｃと下金型６ｃにより型締めする。上金型３ｃは
プランジャー２ｅとゲート８ｅ、プランジャー２ｆとゲ
ート８ｆの２プランジャー，２ゲートを備えている。下
金型６ｃはプランジャー２ｇとゲート８ｇ、プランジャ
ー２ｈとゲート８ｈの２プランジャー，２ゲートを備え
ている。すなわち、４プランジャー，４ゲートの機能に
より、樹脂４ｅ，４ｆ，４ｇ，４ｈの４種類の異った樹
脂が圧入封止される。従って、半導体装置１ｃの上下面
、左右に異った４種類の樹脂が配置された半導体装置が
製造できる。
（ａ）は平面図であり、同図（ｂ）はそのＡ−Ａ及びＢ
−Ｂ断面図である。樹脂封止未了の半導体装置１ｃを上
金型３ｃと下金型６ｃにより型締めする。上金型３ｃは
プランジャー２ｅとゲート８ｅ、プランジャー２ｆとゲ
ート８ｆの２プランジャー，２ゲートを備えている。下
金型６ｃはプランジャー２ｇとゲート８ｇ、プランジャ
ー２ｈとゲート８ｈの２プランジャー，２ゲートを備え
ている。すなわち、４プランジャー，４ゲートの機能に
より、樹脂４ｅ，４ｆ，４ｇ，４ｈの４種類の異った樹
脂が圧入封止される。従って、半導体装置１ｃの上下面
、左右に異った４種類の樹脂が配置された半導体装置が
製造できる。
【０００８】図４は本発明の実施例４を示す断面図であ
る。樹脂封止未了の半導体装置１ｄ（基板厚さ０．１５
〜４．０ｍｍ等）は、一端が樹脂から突出しない構造で
あるため上金型３ｄと下金型６ｄにより片側のみ型締め
する。上金型３ｄにはプランジャー２ｉとゲート８ｉ、
プランジャー２ｊとゲート８ｊを備えており、２プラン
ジャー，２ゲートの機能により２種類の樹脂を圧入し封
止する。この場合、樹脂４ｉの圧入時には貫通穴１８は
必要であるが、樹脂４ｊ圧入時には貫通穴１７は有無ど
ちらでもよい。これにより、半導体装置１ｄの上下対向
面に同種樹脂を、また左右に異種樹脂を配置した半導体
装置が製造できる。さらに、半導体装置１ｄの片方は樹
脂４ｊから突出しない構造であるため耐湿性の向上がは
かれる。
る。樹脂封止未了の半導体装置１ｄ（基板厚さ０．１５
〜４．０ｍｍ等）は、一端が樹脂から突出しない構造で
あるため上金型３ｄと下金型６ｄにより片側のみ型締め
する。上金型３ｄにはプランジャー２ｉとゲート８ｉ、
プランジャー２ｊとゲート８ｊを備えており、２プラン
ジャー，２ゲートの機能により２種類の樹脂を圧入し封
止する。この場合、樹脂４ｉの圧入時には貫通穴１８は
必要であるが、樹脂４ｊ圧入時には貫通穴１７は有無ど
ちらでもよい。これにより、半導体装置１ｄの上下対向
面に同種樹脂を、また左右に異種樹脂を配置した半導体
装置が製造できる。さらに、半導体装置１ｄの片方は樹
脂４ｊから突出しない構造であるため耐湿性の向上がは
かれる。
【０００９】
【発明の効果】以上説明したように本発明は、同一金型
内に複数個のゲートと複数個のプランジャーとを備えた
ことにより、１個の半導体装置内に複数種類の樹脂を配
置することができる。従って、従来は不可能であった光
関係素子（発光、受光素子等）とそれ以外の素子（トラ
ンジスタ、ＩＣ、ダイオード等）との組合せが、光関係
素子には透明系樹脂を使用し、それ以外の素子には黒色
系樹脂を使用することによって可能となる。また、素子
寸法、厚さ、α線等の問題についても、各素子に適合し
た樹脂を使用することができるため、各素子の特性を十
分引き出せるという効果がある。
内に複数個のゲートと複数個のプランジャーとを備えた
ことにより、１個の半導体装置内に複数種類の樹脂を配
置することができる。従って、従来は不可能であった光
関係素子（発光、受光素子等）とそれ以外の素子（トラ
ンジスタ、ＩＣ、ダイオード等）との組合せが、光関係
素子には透明系樹脂を使用し、それ以外の素子には黒色
系樹脂を使用することによって可能となる。また、素子
寸法、厚さ、α線等の問題についても、各素子に適合し
た樹脂を使用することができるため、各素子の特性を十
分引き出せるという効果がある。
【図１】本発明の実施例１を示す断面図である。
【図２】本発明の実施例２を示す断面図である。
【図３】本発明の実施例３を示す図で、同図（ａ）は平
面図、同図（ｂ）はそのＡ−ＡおよびＢ−Ｂ断面図であ
る。
面図、同図（ｂ）はそのＡ−ＡおよびＢ−Ｂ断面図であ
る。
【図４】本発明の実施例４を示す断面図である。
【図５】従来の製造装置を示す断面図である。
１，１ａ〜１ｄ 半導体装置
２，２ａ〜２ｊ プランジャー
３，３ａ〜３ｄ 上金型
４，４ａ〜４ｊ 樹脂
６，６ａ〜６ｄ 下金型
８，８ａ〜８ｊ ゲート
１６，１７，１８ 貫通穴
Claims (1)
- 【請求項１】 半導体装置を樹脂封止する半導体製造
装置において、同一金型内にそれぞれ性質の異なる樹脂
を圧入する複数個のゲートと複数個のプランジャーとを
備えたことを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064234A JP2771340B2 (ja) | 1991-03-28 | 1991-03-28 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064234A JP2771340B2 (ja) | 1991-03-28 | 1991-03-28 | 半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04299543A true JPH04299543A (ja) | 1992-10-22 |
| JP2771340B2 JP2771340B2 (ja) | 1998-07-02 |
Family
ID=13252233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3064234A Expired - Lifetime JP2771340B2 (ja) | 1991-03-28 | 1991-03-28 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771340B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100762927B1 (ko) * | 2004-09-07 | 2007-10-04 | 미크론정공 주식회사 | 반도체 패키지 몰딩장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137078A (ja) * | 1974-04-17 | 1975-10-30 | ||
| JPS6262435U (ja) * | 1985-10-04 | 1987-04-17 |
-
1991
- 1991-03-28 JP JP3064234A patent/JP2771340B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137078A (ja) * | 1974-04-17 | 1975-10-30 | ||
| JPS6262435U (ja) * | 1985-10-04 | 1987-04-17 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100762927B1 (ko) * | 2004-09-07 | 2007-10-04 | 미크론정공 주식회사 | 반도체 패키지 몰딩장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2771340B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713868B2 (en) | Semiconductor device having leadless package structure | |
| KR100343432B1 (ko) | 반도체 패키지 및 그 패키지 방법 | |
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| JP2987101B2 (ja) | 半導体装置の接続方法並びに半導体装置の接続器 | |
| JPS629639A (ja) | 半導体装置の製造方法 | |
| WO2018176545A1 (zh) | 显示模组及终端 | |
| US20080128889A1 (en) | Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof | |
| KR940001363A (ko) | 로우 프로필 오버몰드된 패드 배열 반도체 디바이스 및 그 제조방법 | |
| US4994896A (en) | Semiconductor device | |
| KR200291282Y1 (ko) | 반도체패키지용 인쇄회로기판 | |
| JP2008304493A (ja) | 液晶表示装置及び液晶表示パネル | |
| US9543279B2 (en) | Method of manufacturing a single light-emitting structure | |
| KR100286746B1 (ko) | 반도체 장치 | |
| JPH04299543A (ja) | 半導体製造装置 | |
| US20030043650A1 (en) | Multilayered memory device | |
| US20070164404A1 (en) | Semiconductor package | |
| JPH04255264A (ja) | 混成集積回路 | |
| JPS63200550A (ja) | リ−ドフレ−ム | |
| KR950021455A (ko) | 수지 봉지형 반도체 장치 | |
| TWI702404B (zh) | 探針卡測試裝置 | |
| JP3466354B2 (ja) | 半導体装置 | |
| KR20050024226A (ko) | 반도체 장치, 반도체 모듈 및 반도체 모듈의 제조 방법 | |
| JP2003124251A5 (ja) | ||
| JPH0237761A (ja) | 混成集積回路装置 | |
| KR920007131A (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970610 |