JPH04299848A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH04299848A
JPH04299848A JP3064829A JP6482991A JPH04299848A JP H04299848 A JPH04299848 A JP H04299848A JP 3064829 A JP3064829 A JP 3064829A JP 6482991 A JP6482991 A JP 6482991A JP H04299848 A JPH04299848 A JP H04299848A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
lead frame
die stage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3064829A
Other languages
English (en)
Inventor
Takuya Kachi
加知 卓哉
Kazuto Tsuji
和人 辻
Yoshiyuki Yoneda
義之 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP3064829A priority Critical patent/JPH04299848A/ja
Priority to EP91310135A priority patent/EP0484180A1/en
Publication of JPH04299848A publication Critical patent/JPH04299848A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関する。詳
しくは、放熱ブロックを用いた低熱抵抗のプラスチック
パッケージに関する。
【0002】近年、IC等の半導体集積回路は、ハイパ
ワー及びハイスピード化してきており、それに伴って多
量の熱を発生するようになってきている。従って熱抵抗
の低いパッケージが要求されている。
【0003】従来、低熱抵抗のパッケージには主として
熱伝導の良いセラミックパッケージが用いられている。 しかしセラミックパッケージは高価であるため、低価格
のプラスチックパッケージで低熱抵抗とすることが要求
されている。
【0004】
【従来の技術】図3に従来の低熱抵抗のプラスチックパ
ッケージを示す。これはダイステージ部1とインナーリ
ード部2とアウターリード部3とを有するリードフレー
ムの、ダイステージ部1に半導体素子4が搭載され、該
半導体素子4の電極とインナーリード部2間がワイヤ5
でワイヤボンディングされ、さらに該半導体素子4とダ
イステージ部1及びインナーリード部2が樹脂6でモー
ルドされ、その一方の面に放熱ブロック7が接合されて
いる。
【0005】
【発明が解決しようとする課題】上記従来の低熱抵抗の
プラスチックパッケージでは半導体素子4と放熱ブロッ
ク7との間に樹脂6が介在するため放熱効率は良好とは
言い難い。そこで放熱効率を向上するため、図4に示す
ように半導体素子4を搭載したダイステージ部1の裏面
に直接接触するように放熱ブロック7を設けることが考
えられる。
【0006】ところが上記方式では放熱ブロック7の周
囲側面と樹脂6が密着しているため、半導体素子4が発
熱した場合、両者の熱膨張率の差による応力が生じ、樹
脂6にクラックが発生するという問題が生ずる。
【0007】また上記方式の半導体装置の製造方法とし
ては、■リードフレームのダイステージ部1の一方の面
に半導体素子4を、他方の面に放熱ブロック7を接着し
、次いで半導体素子4とリードフレームのインナーリー
ド2間をワイヤボンディングし、その後樹脂モールドす
る方法と、■リードフレームのダイステージ部1に半導
体素子4を搭載し、次いでワイヤボンディングした後に
、ダイステージ部1の裏面に放熱ブロック7を接着し、
その後樹脂モールドする方法とが考えられる。
【0008】ところか上記製造方法において、■のワイ
ヤボンディング前に放熱ブロック7を接着しておく方法
は、ワイヤボンディング時にリードフレームを加熱する
ための熱が放熱ブロック7に遮ぎられるため、リードフ
レームに伝わりにくく、ワイヤボンディングが困難にな
るという問題が生ずる。
【0009】また■のワイヤボンディング後に放熱ブロ
ック7を接着する方法は、ダイステージ部1に放熱ブロ
ック7を接着するとき、リードフレームにサポートバー
で支持されているダイステージ部1が動き、半導体素子
4の電極にボンディングされている25〜38μm程度
の細い金のワイヤ5のネック部に力がかかり、そこが切
断し、歩留りが低下するという問題が生ずる。
【0010】本発明は、ローコストで、且つモールド樹
脂にクラックが発生しないようにした低熱抵抗の半導体
装置を実現しようとする。
【0011】
【課題を解決するための手段】本発明の半導体装置にお
いては、半導体素子を搭載するダイステージ部と、イン
ナーリード部及びアウターリード部を有するリードフレ
ームの、該ダイステージ部に半導体素子が搭載され、該
半導体素子とリードフレームのインナーリード部が樹脂
にてモールドされて成る半導体装置において、上記リー
ドフレームのダイステージ部の半導体素子が搭載された
面の裏面に接して放熱ブロックが接合され、且つ該放熱
ブロックの外周側面と樹脂との間に間隙が設けられて成
ることを特徴とする。
【0012】また、それに加えて上記放熱ブロックと樹
脂との間隙が50μm乃至 500μmであることを特
徴とする。
【0013】また、本発明の半導体装置の製造方法にお
いては、リードフレームのダイステージ部の一方の面に
半導体素子をダイボンディングし、さらに該半導体素子
の電極とリードフレームのインナーリード部との間をワ
イヤボンディングする工程と、上型と下型とよりなる金
型のキャビティ内に、前記リードフレームのダイステー
ジ部を支承する突起と、該突起の表面に開口する真空吸
引孔とが形成された金型を用いて、前記半導体素子及び
リードフレームのインナーリード部を樹脂にてモールド
する工程と、ダイステージ部の半導体素子搭載面の反対
面に、放熱ブロックを、その外周側面と樹脂との間に間
隙ができるように接着する工程とよりなることを特徴と
する。この構成を採ることに依り、ローコストで、且つ
モールド樹脂にクラックが発生しない低熱抵抗の半導体
装置が得られる。
【0014】
【作用】半導体素子4を封止したモールド樹脂6と放熱
ブロック7の外周側面との間に間隙8を設けたことによ
り、放熱ブロック7と樹脂6との熱膨張率の差により樹
脂6内に生ずる応力を緩和し、クラックの発生を防止す
ることができる。
【0015】また製造時には樹脂モールド後に放熱ブロ
ック7をダイステージ部に接合するようにしたことによ
り、モールド樹脂のポストキュアと放熱ブロックを接着
した接着剤のキュアを同時に行なうことができ、工数が
節減され、またボンディングワイヤの切断もなく、歩留
りが向上し低コストとなる。
【0016】
【実施例】図1は本発明の半導体装置の実施例を示す図
である。同図において、1はリードフレームのダイステ
ージ部であり、該ダイステージ部1の一方の面には半導
体素子4がダイボンディングされ、他方の面には放熱ブ
ロック7が接合されている。2はリードフレームのイン
ナーリード部で、該インナーリード部2と半導体素子4
の電極との間は金線等のワイヤ5でワイヤボンディング
されている。3はリードフレームのインナーリード2に
接続しているアウターリードである。
【0017】そして半導体素子4及びダイステージ部1
とインナーリード部2は樹脂6でモールドされているが
、該樹脂6と放熱ブロック7の外周側面との間には間隙
8が設けられている。なお放熱ブロック7としては熱伝
導の良いAl ,Cu 等の金属又はセラミック等が用
いられる。
【0018】このように構成された本実施例は、半導体
素子4からの発熱があった場合、放熱ブロック7と樹脂
6との間に熱膨張率の差があっても、該放熱ブロック7
と樹脂6との間には間隙8があるため、樹脂6は発生す
る応力は緩和される。従って樹脂6おけるクラックの発
生は防止される。
【0019】次に本発明の半導体装置の製造方法の実施
例を図2により説明する。本実施例の製造方法は、先ず
図2(a)の如くリードフレームのダイステージ部1に
半導体素子4をダイボンディングし、次いで該半導体素
子4の電極とリードフレームのインナーリード部2との
間をワイヤ5でワイヤボンディングする。
【0020】次に図2(b)に示すように半導体素子4
とダイステージ部1及びインナーリード部2を樹脂にて
モールドする。このとき用いるモールド金型9は上型9
aと下型9bとよりなり、キャビティ9cと下型9b側
にはリードフレームのダイステージ部1を支承できる突
起10と、該突起10の表面に開口し、ダイステージ部
1を吸着できる真空吸引孔11とが設けられ、該真空吸
引孔11は真空ポンプ12に接続されている。そして突
起10にダイステージ部1を吸着した状態で半導体素子
4及びインナーリード2と共に樹脂モールドするのであ
る。
【0021】次に図2(c)の如く樹脂モールドした半
成品13を金型9より取り出し、次いで図2(d)の如
く放熱ブロック7を用意し、この放熱ブロック7を図2
(e)を示す如く、金型9の突起10により形成された
凹部に接着剤を用いて接着し、最後に加熱処理して樹脂
6及び接着剤を硬化させて完成するのである。
【0022】なお放熱ブロックの位置決めのためと、接
着剤が外部から見えない様にするため、該放熱ブロック
7の外周側面と樹脂6の凹部側壁との間の間隙は50〜
 500μm程度とすることが好ましい。
【0023】本実施例によれば、ダイステージ部1に放
熱ブロック7を接合する前にワイヤボンディングを行な
うため、リードフレームの加熱を充分に行なうことがで
き、ワイヤボンディングが容易となり、またハンドリン
グも容易となり、ワイヤの切断も発生しない。またモー
ルド樹脂6のポストキュアと、放熱ブロック7を接着し
た接着剤の硬化とを同時に行なうことができるので従来
に比して工数の節減ができる。
【0024】
【発明の効果】本発明に依れば、放熱ブロックを直接ダ
イステージ部に接合することにより、低熱抵抗の半導体
装置が実現できる。また放熱ブロックの周囲側面とモー
ルド樹脂との間に間隙を設けることにより、放熱ブロッ
クと樹脂との熱膨張率の差に起因して樹脂に生ずるクラ
ックの発生を防止することができる。さらにプラスチッ
クパッケージであること、及び製造段階での歩留りの向
上、工数の節減等によりローコスト化が実現できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の実施例を示す図である。
【図2】本発明の半導体装置の製造方法の実施例を説明
するための図である。
【図3】従来の低熱抵抗のプラスチックパッケージを示
す図である。
【図4】発明が解決しようとする課題を説明するための
図である。
【符号の説明】
1…ダイステージ部 2…インナーリード部 3…アウターリード部 4…半導体素子 5…ワイヤ 6…樹脂 7…放熱ブロック 8…隙間 9…モールド金型 10…突起 11…真空吸引孔 12…真空ポンプ 13…半成品

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  半導体素子を搭載するダイステージ部
    (1)と、インナーリード部(2)及びアウターリード
    部(3)を有するリードフレームの、該ダイステージ部
    (1)に半導体素子(4)が搭載され、該半導体素子(
    4)とリードフレームのインナーリード部(2)が樹脂
    (6)にてモールドされて成る半導体装置において、上
    記リードフレームのダイステージ部(1)の半導体素子
    (4)が搭載された面の裏面に接して放熱ブロック(7
    )が接合され、且つ該放熱ブロック(7)の外周側面と
    樹脂(6)との間に間隙(8)が設けられて成ることを
    特徴とする半導体装置。
  2. 【請求項2】  上記放熱ブロック(7)と樹脂(6)
    との間隙(8)が50μm乃至 500μmであること
    を特徴とする請求項1の半導体装置。
  3. 【請求項3】  リードフレームのダイステージ部(1
    )の一方の面に半導体素子(4)をダイボンディングし
    、さらに該半導体素子(4)の電極とリードフレームの
    インナーリード部(2)との間をワイヤボンディングす
    る工程と、上型(9a)と下型(9b)とよりなる金型
    のキャビティ(9c)内に、前記リードフレームのダイ
    ステージ部(1)を支承する突起(10)と、該突起(
    10)の表面に開口する真空吸引孔(11)とが形成さ
    れた金型(9)を用いて、前記半導体素子(4)及びリ
    ードフレームのインナーリード部(2)を樹脂(6)に
    てモールドする工程と、ダイステージ部(1)の半導体
    素子搭載面の反対面に、放熱ブロック(7)を、その外
    周側面と樹脂(6)との間に間隙(8)ができるように
    接着する工程とによりなることを特徴とする半導体装置
    の製造方法。
JP3064829A 1990-11-01 1991-03-28 半導体装置とその製造方法 Pending JPH04299848A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3064829A JPH04299848A (ja) 1991-03-28 1991-03-28 半導体装置とその製造方法
EP91310135A EP0484180A1 (en) 1990-11-01 1991-11-01 Packaged semiconductor device having an optimized heat dissipation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3064829A JPH04299848A (ja) 1991-03-28 1991-03-28 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH04299848A true JPH04299848A (ja) 1992-10-23

Family

ID=13269529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3064829A Pending JPH04299848A (ja) 1990-11-01 1991-03-28 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH04299848A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110713A (ja) * 2000-09-29 2002-04-12 Toppan Forms Co Ltd Icチップ保護部とその形成方法
JP2012222000A (ja) * 2011-04-04 2012-11-12 Toyota Motor Corp 半導体モジュール及びその製造方法
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JPWO2012137760A1 (ja) * 2011-04-04 2014-07-28 ローム株式会社 半導体装置および半導体装置の製造方法
US20150102479A1 (en) * 2013-10-15 2015-04-16 Infineon Technologies Ag Electrically insulating thermal interface on the discontinuity of an encapsulation structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110713A (ja) * 2000-09-29 2002-04-12 Toppan Forms Co Ltd Icチップ保護部とその形成方法
JP2012222000A (ja) * 2011-04-04 2012-11-12 Toyota Motor Corp 半導体モジュール及びその製造方法
JPWO2012137760A1 (ja) * 2011-04-04 2014-07-28 ローム株式会社 半導体装置および半導体装置の製造方法
US10290565B2 (en) 2011-04-04 2019-05-14 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10573584B2 (en) 2011-04-04 2020-02-25 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10770380B2 (en) 2011-04-04 2020-09-08 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
US20150102479A1 (en) * 2013-10-15 2015-04-16 Infineon Technologies Ag Electrically insulating thermal interface on the discontinuity of an encapsulation structure
US9437513B2 (en) * 2013-10-15 2016-09-06 Infineon Technologies Ag Electrically insulating thermal interface on the discontinuity of an encapsulation structure
US20160372399A1 (en) * 2013-10-15 2016-12-22 Infineon Technologies Ag Electrically insulating thermal interface on the discontinuity of an encapsulation structure
US11049790B2 (en) * 2013-10-15 2021-06-29 Infineon Technologies Ag Electrically insulating thermal interface on the discontinuity of an encapsulation structure

Similar Documents

Publication Publication Date Title
CN100452441C (zh) 光传感器封装
JPH08255860A (ja) リードフレームおよびリードフレームを形成する方法
JPH0846090A (ja) 半導体チップパッケージ
JPH08111491A (ja) 半導体装置
JP2560205B2 (ja) 電力素子用プラスチックパッケージ構造及びその組立方法
CN105390469A (zh) 引线框架和制造引线框架的方法
JPH04299848A (ja) 半導体装置とその製造方法
JPH0384958A (ja) マルチチップパッケージの製造方法
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2001007256A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JP2600617B2 (ja) 半導体装置およびその製造方法
JPH06244312A (ja) 半導体装置及びその製造方法
JP2000012741A (ja) 半導体装置及びその製造方法
JPH0661391A (ja) 液冷却型半導体装置及びその製造方法
JPH0964266A (ja) リードフレーム
JP3920172B2 (ja) 蓋保持フレーム及び電子部品の封止方法
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JPH02144946A (ja) 半導体装置
JPH11214589A (ja) 半導体装置
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0555280A (ja) 樹脂封止型半導体装置の樹脂封止方法
JP2000150763A (ja) リードフレームおよびリードフレームを用いた半導体装置
JP2666696B2 (ja) 樹脂封止型半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990413