JPH04301782A - テスト容易化回路 - Google Patents

テスト容易化回路

Info

Publication number
JPH04301782A
JPH04301782A JP3089066A JP8906691A JPH04301782A JP H04301782 A JPH04301782 A JP H04301782A JP 3089066 A JP3089066 A JP 3089066A JP 8906691 A JP8906691 A JP 8906691A JP H04301782 A JPH04301782 A JP H04301782A
Authority
JP
Japan
Prior art keywords
circuit
circuits
output
verifying
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3089066A
Other languages
English (en)
Other versions
JP2838599B2 (ja
Inventor
Shunji Matsuno
竣治 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13960484&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04301782(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP3089066A priority Critical patent/JP2838599B2/ja
Publication of JPH04301782A publication Critical patent/JPH04301782A/ja
Application granted granted Critical
Publication of JP2838599B2 publication Critical patent/JP2838599B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタル論理回路の
テスト容易化回路に関し、特に、ディジタル論理回路の
内部の信号を取出してテストする技術に関する。
【０００２】
【従来の技術】ディジタル論理回路が、大規模複雑化す
るにつれて、ディジタル論理回路の動作テストが困難に
なっている。そのため、テスト容易化技術の必要性が高
まっている。図３に従来のテスト容易化回路の例を示す
。従来は、図３のように、動作検証回路５に、機能回路
９の動作結果出力８と共に、この動作結果出力８だけで
は検証しにくい論理回路、すなわち、ＡＮＤ回路１，３
、ＮＯＲ回路２，４の出力を信号線７を介して各々入力
していた。
【０００３】
【発明が解決しようとする課題】上記従来技術は、テス
トだけのために、動作検証回路５に対して多数の信号線
７を設ける必要があり、さらに、この信号線７の数に比
例して動作検証回路５の規模が大きくなるという問題点
があった。
【０００４】本発明は、動作検証回路５に接続される信
号線７の数を減らすことを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、機能回路に設けられている論理回路の出
力端を、ＯＲ回路又はＡＮＤ回路を介して、動作検証回
路に接続したものである。
【０００６】また、上記目的を達成するために、本発明
は、機能回路に設けられている論理回路が、ＡＮＤ回路
とＮＯＲ回路で構成されているとき、論理回路の出力端
を、ＯＲ回路を介して、動作検証回路に接続したもので
ある。
【０００７】さらに、上記目的を達成するために、本発
明は、機能回路に設けられている論理回路が、ＮＡＮＤ
回路とＯＲ回路で構成されているとき、論理回路の出力
端を、ＡＮＤ回路を介して、動作検証回路に接続したも
のである。
【０００８】
【実施例】まづ、本発明の一実施例を図１により説明す
る。
【０００９】図１において、機能回路９は、電子部品（
ＩＣ，ＬＳＩなど）を搭載したパッケージあるいは専用
のＬＳＩなどに相当し、動作検証回路５は、テスタに相
当している。機能回路９の動作結果は、動作結果出力８
に出力され、動作検証回路５によって、その動作結果が
正しいかどうかが検証される。論理回路であるＡＮＤ回
路１，３及びＮＯＲ回路２，４は、動作結果出力８を検
証するだけでは、動作が正しいかどうか十分に検証でき
ない回路であり、かつ、これらの論理回路は、出力が論
理「１」になる頻度が低いものである。例えば、入力値
がランダムであるとすると、論理「１」になる頻度は、
１／２の４乗、すなわち、１／１６であり、これら４つ
の論理回路の出力が、２つ以上同時に「１］になる頻度
は、およそ１／１６×３／１６＝３／２５６である。従
って、ＯＲ回路６の入力端に、これら４つの論理回路の
出力を加え、ＯＲ回路６の出力端である信号線から論理
和を取り出して、動作検証回路５で検証しても、十分検
証できる。その結果、動作検証回路５に接続される信号
線の数は、４つから１つに減ったことになる。
【００１０】つぎに、本発明の第２実施例を図２により
説明する。
【００１１】図２において、機能回路９は、電子部品（
ＩＣ，ＬＳＩなど）を搭載したパッケージあるいは専用
のＬＳＩなどに相当し、動作検証回路５は、テスタに相
当している。機能回路９の動作結果は、動作結果出力８
に出力され、動作検証回路５によって、その動作結果が
正しいかどうか検証される。論理回路であるＮＡＮＤ回
路１１，１３及びＯＲ回路１２，１４は、動作結果出力
８を検証するだけでは、動作が正しいかどうか十分に検
証できない回路であり、かつ、これらの論理回路は、出
力が論理「０」になる頻度が低いものである。例えば、
入力値がランダムであるとすると、本発明の第１実施例
と同様になり、ＡＮＤ回路１６の入力端に、これら４つ
の論理回路の出力を加え、ＡＮＤ回路１６の出力端であ
る信号線から論理積を取り出して、動作検証回路５で検
証しても、十分検証できる。その結果、動作検証回路５
に接続される信号線の数は、４つから１つに減ったこと
になる。
【００１２】以上説明したように、本発明の第１実施例
及び第２実施例は、動作検証回路５に接続される信号線
の数を４つから１つに減らすという効果を有する。
【００１３】
【発明の効果】本発明によれば、機能回路に設けられて
いる論理回路の出力端を、ＯＲ回路又はＡＮＤ回路を介
して、動作検証回路に接続しているので、動作検証回路
に接続される信号線の数を減らすことができるという効
果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】従来のテスト容易化回路を示す図である。
【符号の説明】
１　　ＡＮＤ回路 ２　　ＮＯＲ回路 ３　　ＡＮＤ回路 ４　　ＮＯＲ回路 ５　　動作検証回路 ６　　ＯＲ回路 ８　　動作結果出力 ９　　機能回路 １１　　ＮＡＮＤ回路 １２　　ＯＲ回路 １３　　ＮＡＮＤ回路 １４　　ＯＲ回路 １６　　ＡＮＤ回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】機能回路に設けられている論理回路の出力
    端を、ＯＲ回路又はＡＮＤ回路を介して、動作検証回路
    に接続したことを特徴とするテスト容易化回路。
  2. 【請求項２】機能回路に設けられている論理回路が、Ａ
    ＮＤ回路とＮＯＲ回路で構成されているとき、論理回路
    の出力端を、ＯＲ回路を介して、動作検証回路に接続し
    た請求項１記載のテスト容易化回路。
  3. 【請求項３】機能回路に設けられている論理回路が、Ｎ
    ＡＮＤ回路とＯＲ回路で構成されているとき、論理回路
    の出力端を、ＡＮＤ回路を介して、動作検証回路に接続
    した請求項１記載のテスト容易化回路。
JP3089066A 1991-03-29 1991-03-29 テスト容易化回路 Expired - Fee Related JP2838599B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3089066A JP2838599B2 (ja) 1991-03-29 1991-03-29 テスト容易化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3089066A JP2838599B2 (ja) 1991-03-29 1991-03-29 テスト容易化回路

Publications (2)

Publication Number Publication Date
JPH04301782A true JPH04301782A (ja) 1992-10-26
JP2838599B2 JP2838599B2 (ja) 1998-12-16

Family

ID=13960484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3089066A Expired - Fee Related JP2838599B2 (ja) 1991-03-29 1991-03-29 テスト容易化回路

Country Status (1)

Country Link
JP (1) JP2838599B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487189A (en) * 1977-12-23 1979-07-11 Fujitsu Ltd Test method for lsi
JPS6298657A (ja) * 1985-10-24 1987-05-08 Nec Corp 集積回路
JPH0265179U (ja) * 1988-11-02 1990-05-16

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487189A (en) * 1977-12-23 1979-07-11 Fujitsu Ltd Test method for lsi
JPS6298657A (ja) * 1985-10-24 1987-05-08 Nec Corp 集積回路
JPH0265179U (ja) * 1988-11-02 1990-05-16

Also Published As

Publication number Publication date
JP2838599B2 (ja) 1998-12-16

Similar Documents

Publication Publication Date Title
JPS63263480A (ja) 半導体集積論理回路
JP3363691B2 (ja) 半導体論理集積回路
JP2778443B2 (ja) スキャンパステスト回路の最適化方法
JPS6088370A (ja) 論理回路
JP2838599B2 (ja) テスト容易化回路
JPH05121666A (ja) 半導体集積論理回路
JPH01138478A (ja) 集積回路
JP3183244B2 (ja) 集積回路のテスト方法
JP3003781B2 (ja) 検査容易化設計方法、バスエラー回避設計方法及び集積回路
JP2874248B2 (ja) 診断用スキャンパス付き電子回路
JP3251748B2 (ja) 半導体集積回路
JP2962232B2 (ja) スキャンパス回路の自動配置配線方法
JPS6088371A (ja) 論理回路
JPH02118475A (ja) 論理集積回路
JPS6173075A (ja) Ｌｓｉ論理状態抽出方式
JP2723676B2 (ja) 半導体集積回路
JP2874984B2 (ja) デジタル論理装置のスキャン回路
JP3218294B2 (ja) 論理集積回路
JPH0746123B2 (ja) 集積回路の試験方式
JPH0581368A (ja) スキヤンパスにおける双方向端子のモード検証方法
JPH0627774B2 (ja) 故障シミュレーション方法
JPH0325382A (ja) 半導体集積回路
JPH0754534B2 (ja) スキャンパス論理検証方法及びその装置
JPH07234263A (ja) テスト容易化方法
JPH01265608A (ja) フリップフロップ回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees