JPH04301904A - パルスカウント型ｆｍ検波回路 - Google Patents
パルスカウント型ｆｍ検波回路Info
- Publication number
- JPH04301904A JPH04301904A JP6480591A JP6480591A JPH04301904A JP H04301904 A JPH04301904 A JP H04301904A JP 6480591 A JP6480591 A JP 6480591A JP 6480591 A JP6480591 A JP 6480591A JP H04301904 A JPH04301904 A JP H04301904A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 238000010586 diagram Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、パルスカウント型ＦＭ
検波回路の改良に関するもので、特に特性的に優れたパ
ルスカウント型ＦＭ検波回路を提供せんとするものであ
る。
検波回路の改良に関するもので、特に特性的に優れたパ
ルスカウント型ＦＭ検波回路を提供せんとするものであ
る。
【０００２】
【従来の技術】従来、図２に示す如きパルスカウント型
ＦＭ検波回路が知られている。図２において、信号源（
１）から発生する入力ＦＭ信号は、入力コンデンサ（２
）を介して第１比較回路（３）の正入力端子に印加され
る。前記入力ＦＭ信号は、図３（イ）に示される如きも
ので、前記第１比較回路（３）で第１基準電圧Ｖ１と比
較される。入力ＦＭ信号が第１基準電圧Ｖ１よりも大の
場合、第１比較回路（３）の出力が正となり、コンデン
サ（４）が抵抗（５）とコンデンサ（４）とで定まる時
定数で充電される。また、入力ＦＭ信号が第１基準電圧
Ｖ１よりも小の場合、第１比較回路（３）の出力が負と
なり、コンデンサ（４）の放電が行なわれる。従って、
コンデンサ（４）の端子電圧は、図３（ロ）の如くなる
。ここで、コンデンサ（４）の他端には、第２基準電圧
Ｖ２を発生する直流電源が接続されているので、コンデ
ンサ（４）の端子電圧は第２基準電圧Ｖ２を中心に正及
び負に変化する。
ＦＭ検波回路が知られている。図２において、信号源（
１）から発生する入力ＦＭ信号は、入力コンデンサ（２
）を介して第１比較回路（３）の正入力端子に印加され
る。前記入力ＦＭ信号は、図３（イ）に示される如きも
ので、前記第１比較回路（３）で第１基準電圧Ｖ１と比
較される。入力ＦＭ信号が第１基準電圧Ｖ１よりも大の
場合、第１比較回路（３）の出力が正となり、コンデン
サ（４）が抵抗（５）とコンデンサ（４）とで定まる時
定数で充電される。また、入力ＦＭ信号が第１基準電圧
Ｖ１よりも小の場合、第１比較回路（３）の出力が負と
なり、コンデンサ（４）の放電が行なわれる。従って、
コンデンサ（４）の端子電圧は、図３（ロ）の如くなる
。ここで、コンデンサ（４）の他端には、第２基準電圧
Ｖ２を発生する直流電源が接続されているので、コンデ
ンサ（４）の端子電圧は第２基準電圧Ｖ２を中心に正及
び負に変化する。
【０００３】コンデンサ（４）の端子電圧は、第２比較
回路（６）に印加され、第３基準電圧Ｖ３と比較される
。その為、第２比較回路（６）の出力には、図３（ハ）
の如き出力信号が発生する。更に、第２比較回路（６）
の出力信号は、アンドゲート（７）の一方の入力端子に
印加され、前記アンドゲート（７）の他方の入力端子に
は入力ＦＭ信号が印加されているので、出力端子（８）
に図３（ニ）の如き出力パルスが得られる。この出力パ
ルスを平滑すれば、入力ＦＭ信号の変調度合に応じた低
周波出力信号が得られる。
回路（６）に印加され、第３基準電圧Ｖ３と比較される
。その為、第２比較回路（６）の出力には、図３（ハ）
の如き出力信号が発生する。更に、第２比較回路（６）
の出力信号は、アンドゲート（７）の一方の入力端子に
印加され、前記アンドゲート（７）の他方の入力端子に
は入力ＦＭ信号が印加されているので、出力端子（８）
に図３（ニ）の如き出力パルスが得られる。この出力パ
ルスを平滑すれば、入力ＦＭ信号の変調度合に応じた低
周波出力信号が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、図２の
従来のパルスカウント型ＦＭ検波回路は、大出力信号を
得る為には、図３（ニ）のパルス幅を広くしなければな
らず、その為に図３（ロ）に示される第３基準電圧Ｖ３
の値を大にしなければならない。ところが、図３（ロ）
に示す如く、コンデンサ（４）の端子電圧は、波形の先
端に近い部分ほど変化が小になるので、第３基準電圧Ｖ
３の値を大にすると、前記第３基準電圧Ｖ３のバラツキ
に応じて、パルス幅のバラツキが大になり、出力直流電
圧のバラツキも大になる。また、入力ＦＭ信号中に含ま
れる雑音の影響を受け易くなり、Ｓ／Ｎの悪化を招く。
従来のパルスカウント型ＦＭ検波回路は、大出力信号を
得る為には、図３（ニ）のパルス幅を広くしなければな
らず、その為に図３（ロ）に示される第３基準電圧Ｖ３
の値を大にしなければならない。ところが、図３（ロ）
に示す如く、コンデンサ（４）の端子電圧は、波形の先
端に近い部分ほど変化が小になるので、第３基準電圧Ｖ
３の値を大にすると、前記第３基準電圧Ｖ３のバラツキ
に応じて、パルス幅のバラツキが大になり、出力直流電
圧のバラツキも大になる。また、入力ＦＭ信号中に含ま
れる雑音の影響を受け易くなり、Ｓ／Ｎの悪化を招く。
【０００５】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、定電流出力を発生する第１比較回路
と、該第１比較回路の定電流出力により充放電されるコ
ンデンサと、該コンデンサの端子電圧を振幅制限するリ
ミッタ回路と、該リミッタ回路の出力信号と入力ＦＭ信
号とに応じてパルスを発生するパルス発生回路とを備え
る点を特徴とする。
み成されたもので、定電流出力を発生する第１比較回路
と、該第１比較回路の定電流出力により充放電されるコ
ンデンサと、該コンデンサの端子電圧を振幅制限するリ
ミッタ回路と、該リミッタ回路の出力信号と入力ＦＭ信
号とに応じてパルスを発生するパルス発生回路とを備え
る点を特徴とする。
【０００６】
【作用】本発明に依れば、まず第１比較回路において入
力ＦＭ信号と第１基準電圧との比較が行なわれ、前記第
１比較回路から定電流出力が発生する。コンデンサは、
前記定電流出力により充放電されるので、その端子電圧
は直線的に変化する。リミッタ回路は、前記コンデンサ
の端子電圧を、所定レベルに振幅制限する。パルス発生
回路は、入力ＦＭ信号とリミッタ回路の出力信号に応じ
たパルスを発生する。
力ＦＭ信号と第１基準電圧との比較が行なわれ、前記第
１比較回路から定電流出力が発生する。コンデンサは、
前記定電流出力により充放電されるので、その端子電圧
は直線的に変化する。リミッタ回路は、前記コンデンサ
の端子電圧を、所定レベルに振幅制限する。パルス発生
回路は、入力ＦＭ信号とリミッタ回路の出力信号に応じ
たパルスを発生する。
【０００７】
【実施例】図１は、本発明の一実施例を示す回路図で、
（１１）はＦＭラジオ放送の中間周波信号（１０．７Ｍ
Ｈｚ±７５ＫＨｚ）やＴＶ音声多重放送のサブ信号（３
１．５ＫＨｚ±１０ＫＨｚ）の如き入力ＦＭ信号を発生
する入力信号源、（１２）は前記入力ＦＭ信号と第１電
源（１３）からの第１基準電圧Ｖ１とを比較し、定電流
を発生する第１比較回路、（１４）は該第１比転回路（
１２）の出力定電流により充放電されるコンデンサ、（
１５）は該コンデンサ（１４）の他端に第２基準電圧Ｖ
２を印加する第２電源、（１６）は前記コンデンサ（１
４）と並列に、かつ互いに逆方向に接続された第１及び
第２ダイオード（１７）及び（１８）から成り、前記コ
ンデンサ（１４）の端子電圧を振幅制限するリミッタ回
路、（１９）は該リミッタ回路（１６）により振幅制限
された前記コンデンサ（１４）の端子電圧と第３電源（
２０）からの第３基準電圧Ｖ３とを比較する第２比較回
路、及び（２１）は入力ＦＭ信号と前記第２比較回路（
１９）の出力信号とのアンドをとるアンドゲートである
。
（１１）はＦＭラジオ放送の中間周波信号（１０．７Ｍ
Ｈｚ±７５ＫＨｚ）やＴＶ音声多重放送のサブ信号（３
１．５ＫＨｚ±１０ＫＨｚ）の如き入力ＦＭ信号を発生
する入力信号源、（１２）は前記入力ＦＭ信号と第１電
源（１３）からの第１基準電圧Ｖ１とを比較し、定電流
を発生する第１比較回路、（１４）は該第１比転回路（
１２）の出力定電流により充放電されるコンデンサ、（
１５）は該コンデンサ（１４）の他端に第２基準電圧Ｖ
２を印加する第２電源、（１６）は前記コンデンサ（１
４）と並列に、かつ互いに逆方向に接続された第１及び
第２ダイオード（１７）及び（１８）から成り、前記コ
ンデンサ（１４）の端子電圧を振幅制限するリミッタ回
路、（１９）は該リミッタ回路（１６）により振幅制限
された前記コンデンサ（１４）の端子電圧と第３電源（
２０）からの第３基準電圧Ｖ３とを比較する第２比較回
路、及び（２１）は入力ＦＭ信号と前記第２比較回路（
１９）の出力信号とのアンドをとるアンドゲートである
。
【０００８】次に、図１の回路の動作を、図４の波形図
を参照しながら説明する。いま、入力信号源（１１）か
ら図４（イ）に示す入力ＦＭ信号（無変調の状態）が発
生したとすれば、前記入力ＦＭ信号は、第１比較回路（
１２）で第１基準電圧Ｖ１と比較される。前記第１基準
電圧Ｖ１は、等しい値の抵抗（２２）及び（２３）を介
して、第１比較回路（１２）の正（＋）及び負（−）入
力端子に印加されている。また、前記第１比較回路（１
２）は、従来一般に使用されている比較回路と同様、プ
ッシュプル型の出力段を有し、正入力端子の電圧が負入
力端子の電圧よりも大の場合、流出方向の出力定電流を
、正入力端子の電圧が負入力端子の電圧よりも小さい場
合、流入方向の出力定電流を発生する。その為、入力Ｆ
Ｍ信号の正の半サイクル期間には、第１比較回路（１２
）から流出方向の定電流が発生し、この定電流によりコ
ンデンサ（１４）の定電流充電が行なわれる。また、入
力ＦＭ信号の負の半サイクル期間には、第１比較回路（
１２）から流入方向の定電流が発生し、この定電流によ
りコンデンサ（１４）の定電流放電が行なわれる。更に
、前記コンデンサ（１４）には、第１及び第２ダイオー
ド（１７）及び（１８）が並列接続されているので、前
記コンデンサ（１４）の端子電圧は、Ｖ２±ＶＤ（ただ
し、ＶＤはダイオードの順方向降下電圧）に振幅制限さ
れる。従って、前記コンデンサ（１４）の端子電圧を図
示すれば、図４（ロ）の如くなる。
を参照しながら説明する。いま、入力信号源（１１）か
ら図４（イ）に示す入力ＦＭ信号（無変調の状態）が発
生したとすれば、前記入力ＦＭ信号は、第１比較回路（
１２）で第１基準電圧Ｖ１と比較される。前記第１基準
電圧Ｖ１は、等しい値の抵抗（２２）及び（２３）を介
して、第１比較回路（１２）の正（＋）及び負（−）入
力端子に印加されている。また、前記第１比較回路（１
２）は、従来一般に使用されている比較回路と同様、プ
ッシュプル型の出力段を有し、正入力端子の電圧が負入
力端子の電圧よりも大の場合、流出方向の出力定電流を
、正入力端子の電圧が負入力端子の電圧よりも小さい場
合、流入方向の出力定電流を発生する。その為、入力Ｆ
Ｍ信号の正の半サイクル期間には、第１比較回路（１２
）から流出方向の定電流が発生し、この定電流によりコ
ンデンサ（１４）の定電流充電が行なわれる。また、入
力ＦＭ信号の負の半サイクル期間には、第１比較回路（
１２）から流入方向の定電流が発生し、この定電流によ
りコンデンサ（１４）の定電流放電が行なわれる。更に
、前記コンデンサ（１４）には、第１及び第２ダイオー
ド（１７）及び（１８）が並列接続されているので、前
記コンデンサ（１４）の端子電圧は、Ｖ２±ＶＤ（ただ
し、ＶＤはダイオードの順方向降下電圧）に振幅制限さ
れる。従って、前記コンデンサ（１４）の端子電圧を図
示すれば、図４（ロ）の如くなる。
【０００９】図４（ロ）に示されるコンデンサ（１４）
の端子電圧は、第２比較回路（１９）において第３基準
電圧Ｖ３と比較される。前記第３基準電圧Ｖ３は、Ｖ２
＜Ｖ３＜Ｖ２＋ＶＤとなる様に設定されているので、第
２比較回路（１９）の出力端には、図４（ハ）の如き出
力信号が発生する。第２比較回路（１９）の出力信号は
、入力ＦＭ信号とともにアンドゲート（２１）に印加さ
れる。その為、アンドゲート（２１）の出力端に接続さ
れる出力端子（２４）には、図４（ニ）に示す出力信号
が発生し、この出力信号を平滑すれば、ＦＭ検波された
低周波信号が得られる。
の端子電圧は、第２比較回路（１９）において第３基準
電圧Ｖ３と比較される。前記第３基準電圧Ｖ３は、Ｖ２
＜Ｖ３＜Ｖ２＋ＶＤとなる様に設定されているので、第
２比較回路（１９）の出力端には、図４（ハ）の如き出
力信号が発生する。第２比較回路（１９）の出力信号は
、入力ＦＭ信号とともにアンドゲート（２１）に印加さ
れる。その為、アンドゲート（２１）の出力端に接続さ
れる出力端子（２４）には、図４（ニ）に示す出力信号
が発生し、この出力信号を平滑すれば、ＦＭ検波された
低周波信号が得られる。
【００１０】図１のパルスカウント型検波回路において
は、図４（ロ）に示す如く、コンデンサ（１４）の端子
電圧を直線的に変化させることが出来るので、従来のパ
ルスカウント型検波回路に比べ、第３基準電圧Ｖ３の設
定が容易となり、バラツキも少なくなる。その為、Ｓ／
Ｎの悪化や歪率の悪化を防止することが出来、またデュ
ーティのバラツキが減少するので、出力直流オフセット
電圧の発生を防止出来る。
は、図４（ロ）に示す如く、コンデンサ（１４）の端子
電圧を直線的に変化させることが出来るので、従来のパ
ルスカウント型検波回路に比べ、第３基準電圧Ｖ３の設
定が容易となり、バラツキも少なくなる。その為、Ｓ／
Ｎの悪化や歪率の悪化を防止することが出来、またデュ
ーティのバラツキが減少するので、出力直流オフセット
電圧の発生を防止出来る。
【００１１】図５は、本発明の別の実施例を示す回路図
で、図１のシングル形に対し、ダブルパルスカウント型
ＦＭ検波回路を構成するものである。図５において、第
２比較回路（１９）は、ベースに入力ＦＭ信号が印加さ
れる第１トランジスタ（２５）とベースに第１基準電圧
Ｖ１が印加される第２トランジスタ（２６）とから成る
第１差動トランジスタ対（２７）、ベースにリミッタ回
路（１６）の出力信号が印加される第３トランジスタ（
２８）とベースに第３基準電圧Ｖ３が印加される第４ト
ランジスタ（２９）とから成る第２差動トランジスタ対
（３０）、ベースに第４基準電圧Ｖ４が印加される第５
トランジスタ（３１）とベースにリミッタ回路（１６）
の出力信号が印加される第６トランジスタ（３２）とか
ら成る第３差動トランジスタ対（３３）、コレクタ及び
ベースが第３及び第５トランジスタ（２８）及び（３１
）のコレクタに接続された第７トランジスタ（３４）と
コレクタが第４及び第６トランジスタ（２９）及び（３
２）のコレクタに接続された第８トランジスタ（３５）
とから成る電流ミラー回路（３６）、及びベースが前記
第８トランジスタ（３５）のコレクタに接続された出力
トランジスタ（３７）によって構成される。
で、図１のシングル形に対し、ダブルパルスカウント型
ＦＭ検波回路を構成するものである。図５において、第
２比較回路（１９）は、ベースに入力ＦＭ信号が印加さ
れる第１トランジスタ（２５）とベースに第１基準電圧
Ｖ１が印加される第２トランジスタ（２６）とから成る
第１差動トランジスタ対（２７）、ベースにリミッタ回
路（１６）の出力信号が印加される第３トランジスタ（
２８）とベースに第３基準電圧Ｖ３が印加される第４ト
ランジスタ（２９）とから成る第２差動トランジスタ対
（３０）、ベースに第４基準電圧Ｖ４が印加される第５
トランジスタ（３１）とベースにリミッタ回路（１６）
の出力信号が印加される第６トランジスタ（３２）とか
ら成る第３差動トランジスタ対（３３）、コレクタ及び
ベースが第３及び第５トランジスタ（２８）及び（３１
）のコレクタに接続された第７トランジスタ（３４）と
コレクタが第４及び第６トランジスタ（２９）及び（３
２）のコレクタに接続された第８トランジスタ（３５）
とから成る電流ミラー回路（３６）、及びベースが前記
第８トランジスタ（３５）のコレクタに接続された出力
トランジスタ（３７）によって構成される。
【００１２】尚、図５のその他の部分は、図１と同一に
付同一の符号を付し、説明を省略する。入力信号源（１
１）から図６（イ）に示す入力ＦＭ信号が発生し、第１
比較回路（１２）の正入力端子に印加されたとすれば、
図１の場合と同様、リミッタ回路（１６）の出力端に図
６（ロ）に示す出力信号が発生する。一方、第１トラン
ジスタ（２５）のベースにも入力ＦＭ信号が印加される
ので、入力ＦＭ信号の正の半サイクル中は第１トランジ
スタ（２５）がオン、第２トランジスタ（２６）がオフ
になり、負の半サイクル中は第１トランジスタ（２５）
がオフ、第２トランジスタ（２６）がオンになる。
付同一の符号を付し、説明を省略する。入力信号源（１
１）から図６（イ）に示す入力ＦＭ信号が発生し、第１
比較回路（１２）の正入力端子に印加されたとすれば、
図１の場合と同様、リミッタ回路（１６）の出力端に図
６（ロ）に示す出力信号が発生する。一方、第１トラン
ジスタ（２５）のベースにも入力ＦＭ信号が印加される
ので、入力ＦＭ信号の正の半サイクル中は第１トランジ
スタ（２５）がオン、第２トランジスタ（２６）がオフ
になり、負の半サイクル中は第１トランジスタ（２５）
がオフ、第２トランジスタ（２６）がオンになる。
【００１３】しかして、入力ＦＭ信号の正の半サイクル
中において、そのレベルが第３基準電圧Ｖ３よりも小の
場合、第４トランジスタ（２９）がオンになり、出力ト
ランジスタ（３７）のベース電流を吸引する。その為、
前記出力トランジスタ（３７）がオンし、出力端子（３
８）にＨレベルの出力信号が発生する。また、入力ＦＭ
信号の正の半サイクル中において、そのレベルが第３基
準電圧Ｖ３よりも大の場合、第３トランジスタ（２８）
がオンし、それに応じて電流ミラー回路（３６）を構成
する第７及び第８トランジスタ（３４）及び（３５）も
オンする。その為、出力トランジスタ（３７）がオフに
なり、出力端子（３８）はＬレベルとなる。更に、入力
ＦＭ信号の負の半サイクル中において、そのレベルが第
４基準電圧Ｖ４よりも大の場合、第６トランジスタ（３
２）がオンし、出力端子（３８）にＨレベルの出力信号
が発生する。また更に、入力ＦＭ信号の負の半サイクル
中において、そのレベルが第４基準電圧Ｖ４よりも小の
場合、第５トランジスタ（３１）がオンし、それに応じ
て電流ミラー回路（３６）を構成する第７及び第８トラ
ンジスタ（３４）及び（３５）もオンし、出力トランジ
スタ（３７）がオフし、出力端子（３８）はＬレベルと
なる。従って、出力端子（３８）には、図６（ハ）に示
す如く、ダブルパルスカウント型のＦＭ検波出力信号が
得られ、これを平滑することによりＦＭ検波された低周
波信号が得られる。尚、図５の第４電源（３９）から発
生する第４基準電圧Ｖ４の値は、Ｖ３−Ｖ２＝Ｖ２−Ｖ
４となる様に設定される。
中において、そのレベルが第３基準電圧Ｖ３よりも小の
場合、第４トランジスタ（２９）がオンになり、出力ト
ランジスタ（３７）のベース電流を吸引する。その為、
前記出力トランジスタ（３７）がオンし、出力端子（３
８）にＨレベルの出力信号が発生する。また、入力ＦＭ
信号の正の半サイクル中において、そのレベルが第３基
準電圧Ｖ３よりも大の場合、第３トランジスタ（２８）
がオンし、それに応じて電流ミラー回路（３６）を構成
する第７及び第８トランジスタ（３４）及び（３５）も
オンする。その為、出力トランジスタ（３７）がオフに
なり、出力端子（３８）はＬレベルとなる。更に、入力
ＦＭ信号の負の半サイクル中において、そのレベルが第
４基準電圧Ｖ４よりも大の場合、第６トランジスタ（３
２）がオンし、出力端子（３８）にＨレベルの出力信号
が発生する。また更に、入力ＦＭ信号の負の半サイクル
中において、そのレベルが第４基準電圧Ｖ４よりも小の
場合、第５トランジスタ（３１）がオンし、それに応じ
て電流ミラー回路（３６）を構成する第７及び第８トラ
ンジスタ（３４）及び（３５）もオンし、出力トランジ
スタ（３７）がオフし、出力端子（３８）はＬレベルと
なる。従って、出力端子（３８）には、図６（ハ）に示
す如く、ダブルパルスカウント型のＦＭ検波出力信号が
得られ、これを平滑することによりＦＭ検波された低周
波信号が得られる。尚、図５の第４電源（３９）から発
生する第４基準電圧Ｖ４の値は、Ｖ３−Ｖ２＝Ｖ２−Ｖ
４となる様に設定される。
【００１４】図５のダブルパルスカウント型ＦＭ検波回
路は、図１の回路と同様、第２比較回路（１９）への入
力信号の変化を直線的にすることが出来るので、第３及
び第４基準電圧Ｖ３及びＶ４の設定が容易となり、バラ
ツキを少なくすることが出来る。また、ダブルパルスカ
ウント型の為、ＦＭ検波効率が向上し、ＦＭ検波精度が
向上する。更に、第２比較回路（１９）として、ダブル
バランス型の回路を利用しているので、バラツキに強く
、直流オフセット電圧を極少とすることが出来る。
路は、図１の回路と同様、第２比較回路（１９）への入
力信号の変化を直線的にすることが出来るので、第３及
び第４基準電圧Ｖ３及びＶ４の設定が容易となり、バラ
ツキを少なくすることが出来る。また、ダブルパルスカ
ウント型の為、ＦＭ検波効率が向上し、ＦＭ検波精度が
向上する。更に、第２比較回路（１９）として、ダブル
バランス型の回路を利用しているので、バラツキに強く
、直流オフセット電圧を極少とすることが出来る。
【００１５】
【発明の効果】本発明に依れば、入力ＦＭ信号に応じた
定電流を発生する第１比較回路を用いてコンデンサを定
電流充電しているので、前記コンデンサの端子電圧を直
線的に変化させることが出来る。また、前記コンデンサ
の端子電圧をリミッタ回路を用いて振幅制限した後第２
比較回路に印加しているので、基準電圧の設定が容易と
なる。従って、Ｓ／Ｎの改善、歪率の改善及び出力直流
オフセット電圧の減少を計ることが出来る。
定電流を発生する第１比較回路を用いてコンデンサを定
電流充電しているので、前記コンデンサの端子電圧を直
線的に変化させることが出来る。また、前記コンデンサ
の端子電圧をリミッタ回路を用いて振幅制限した後第２
比較回路に印加しているので、基準電圧の設定が容易と
なる。従って、Ｓ／Ｎの改善、歪率の改善及び出力直流
オフセット電圧の減少を計ることが出来る。
【図１】本発明の一実施例を示す回路図
【図２】従来例
を示す回路図
を示す回路図
【図３】図２の説明に供する波形図
【図４】図１の説明に供する波形図
【図５】本発明の別の実施例を示す回路図
【図６】図５
の説明に供する波形図
の説明に供する波形図
（１１） 入力信号源
（１２） 第１比較回路
（１４） コンデンサ
（１６） リミッタ回路
（１９）（１９） 第２比較回路
（２１） アンドゲート
Claims (3)
- 【請求項１】 入力ＦＭ信号をＦＭ検波する為のパル
スカウント型ＦＭ検波回路であって、入力ＦＭ信号に応
じた定電流出力信号を発生する第１比較回路と、該第１
比較回路の定電流出力信号によって充放電されるコンデ
ンサと、該コンデンサの端子電圧を振幅制限するリミッ
タ回路と、該リミッタ回路の出力信号と前記入力ＦＭ信
号とに応じてパルスを発生するパルス発生回路とを備え
ることを特徴とするパルスカウント型ＦＭ検波回路。 - 【請求項２】 前記パルス発生回路は、前記リミッタ
回路と基準電圧とを比較して出力を発生する第２比較回
路と、該第２比較回路の出力信号と入力ＦＭ信号とのア
ンドをとるアンドゲートとによって構成されることを特
徴とする請求項１記載のパルスカウント型ＦＭ検波回路
。 - 【請求項３】 前記パルス発生回路は、一方のベース
に入力ＦＭ信号が、他方のベースに第１基準電圧が印加
される第１差動トランジスタ対と、一方のベースに前記
リミッタ回路の出力信号が、他方のベースに第２基準電
圧が、共通エミッタに前記第１差動トランジスタ対の一
方のコレクタ出力信号がそれぞれ印加される第２差動ト
ランジスタ対と、一方のベースに前記リミッタ回路の出
力信号が、他方のベースに第３基準電圧が、共通エミッ
タに前記第１差動トランジスタ対の他方のコレクタ出力
信号がそれぞれ印加される第３差動対トランジスタと、
前記第２差動トランジスタ対の一方のコレクタと前記第
３差動トランジスタ対の他方のコレクタとを共通接続す
る手段と、前記第２差動トランジスタ対の他方のコレク
タと前記第３差動トランジスタ対の一方のコレクタとを
共通接続する手段とを含むことを特徴とする請求項１記
載のパルスカウント型ＦＭ検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064805A JP3054453B2 (ja) | 1991-03-28 | 1991-03-28 | パルスカウント型ｆｍ検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064805A JP3054453B2 (ja) | 1991-03-28 | 1991-03-28 | パルスカウント型ｆｍ検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04301904A true JPH04301904A (ja) | 1992-10-26 |
| JP3054453B2 JP3054453B2 (ja) | 2000-06-19 |
Family
ID=13268827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3064805A Expired - Fee Related JP3054453B2 (ja) | 1991-03-28 | 1991-03-28 | パルスカウント型ｆｍ検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3054453B2 (ja) |
-
1991
- 1991-03-28 JP JP3064805A patent/JP3054453B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3054453B2 (ja) | 2000-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445054A (en) | Full-wave rectifying circuit | |
| JP4211465B2 (ja) | パルス幅変調回路 | |
| JPH0677035B2 (ja) | Ａｃ−ｄｃ変換回路 | |
| US4140928A (en) | Monostable multivibrator | |
| US4310810A (en) | Modulator systems | |
| JPH04301904A (ja) | パルスカウント型ｆｍ検波回路 | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JPH0155762B2 (ja) | ||
| JP2001251848A (ja) | スイッチングレギュレータ | |
| JPH0563523A (ja) | 波形発生装置 | |
| US4755739A (en) | Switched direct voltage converter | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| KR0110705Y1 (ko) | 파형 발생 장치 | |
| JPS61248604A (ja) | バイアス回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP3743125B2 (ja) | クランプ回路 | |
| JPH0216043B2 (ja) | ||
| JP2933752B2 (ja) | 発振回路及びそれを用いたｆｍ変調回路 | |
| JPH11163643A (ja) | 差動回路及びこの差動回路を用いたｆｍ復調回路 | |
| JPH0127602B2 (ja) | ||
| JP2821612B2 (ja) | 出力回路 | |
| JPH07297658A (ja) | レベル検出回路 | |
| JPH0216042B2 (ja) | ||
| JPH0575363A (ja) | 平滑回路 | |
| JPS62108613A (ja) | 三角波発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |