JPH0575363A - 平滑回路 - Google Patents
平滑回路Info
- Publication number
- JPH0575363A JPH0575363A JP23582191A JP23582191A JPH0575363A JP H0575363 A JPH0575363 A JP H0575363A JP 23582191 A JP23582191 A JP 23582191A JP 23582191 A JP23582191 A JP 23582191A JP H0575363 A JPH0575363 A JP H0575363A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- resistor
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 title claims abstract description 52
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 10
- 238000007599 discharging Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】利得調整回路５に供給する制御信号（Ｖ／Ｉ変
換回路４の出力）のリップル分を小さくし、低周波信号
のときの歪率を改善することにある。 【構成】入力信号Ａを整流してカレントミラー回路２へ
供給する。このカレントミラー回路２の二つの電流出力
は第１のトランジスタＱ５や第１の抵抗Ｒ４，第２の抵
抗Ｒ５へ流入する一方、充電回路３にも供給される。こ
の充電回路３は平滑用コンデンサ６を充電し、またコン
デンサ６の放電は第３の抵抗Ｒ９および第２抵抗Ｒ５に
より行われる。これにより、Ｖ／Ｉ変換回路４へのリッ
プル電圧（Ｖ１）を小さくする。
換回路４の出力）のリップル分を小さくし、低周波信号
のときの歪率を改善することにある。 【構成】入力信号Ａを整流してカレントミラー回路２へ
供給する。このカレントミラー回路２の二つの電流出力
は第１のトランジスタＱ５や第１の抵抗Ｒ４，第２の抵
抗Ｒ５へ流入する一方、充電回路３にも供給される。こ
の充電回路３は平滑用コンデンサ６を充電し、またコン
デンサ６の放電は第３の抵抗Ｒ９および第２抵抗Ｒ５に
より行われる。これにより、Ｖ／Ｉ変換回路４へのリッ
プル電圧（Ｖ１）を小さくする。
Description
【０００１】
【産業上の利用分野】本発明は平滑回路に関し、特に利
得調整回路の制御電圧を得るのに適した平滑回路に関す
る。
得調整回路の制御電圧を得るのに適した平滑回路に関す
る。
【０００２】
【従来の技術】従来、雑音低減システム等においては、
利得調整回路が用いられている。しかも、この利得調整
回路は特性を安定させるために平滑回路を用いている。
以下、利得調整回路によく用いられている平滑回路につ
いて説明する。
利得調整回路が用いられている。しかも、この利得調整
回路は特性を安定させるために平滑回路を用いている。
以下、利得調整回路によく用いられている平滑回路につ
いて説明する。
【０００３】図４はかかる従来の一例を示す平滑回路図
である。図４に示すように、従来の平滑回路は入力端子
ＩＮ１からの入力信号Ａを全波整流する全波整流回路１
と、カレントミラー回路２ａと、トランジスタＱ４〜Ｑ
６と、抵抗Ｒ４，Ｒ５，Ｒ９と、平滑コンデンサ６とを
有して構成される。まず、入力端子ＩＮ１から入力した
入力信号Ａを全波整流回路１を介して全波整流し、その
電流出力をカレントミラー回路２ａの電流入力とする。
このカレントミラー回路２ａはＰＮＰトランジスタＱ
１，Ｑ２と抵抗Ｒ１，Ｒ２で構成され、その電流出力を
ＮＰＮトランジスタＱ６のベースとＮＰＮトランジスタ
Ｑ４のコレクタに供給する。また、ＮＰＮトランジスタ
Ｑ６のエミッタはＮＰＮトランジスタＱ４，Ｑ５のベー
スと接続される。これらＮＰＮトランジスタＱ４，Ｑ５
の各エミッタは抵抗Ｒ４，Ｒ５を介して第１の基準電圧
源（最低電位ＧＮＤ）に接続される。一方、ＮＰＮトラ
ンジスタＱ６，Ｑ５の各コレクタは第２の基準電圧源
（最高電位Ｅ１）に接続し、ＮＰＮトランジスタＱ５の
エミッタは更に抵抗Ｒ９を介して平滑用コンデンサ６の
一端に接続される。この平滑用コンデンサ６の他端は第
１の基準電圧源（ＧＮＤ）に接続され、抵抗Ｒ９と平滑
用コンデンサ６の接続点の電圧を制御電圧として出力す
る。かかる平滑回路の電圧出力は電圧・電流変換回路
（Ｖ／Ｉ）４を介して電流に変換され、利得調整回路５
の利得を制御する。
である。図４に示すように、従来の平滑回路は入力端子
ＩＮ１からの入力信号Ａを全波整流する全波整流回路１
と、カレントミラー回路２ａと、トランジスタＱ４〜Ｑ
６と、抵抗Ｒ４，Ｒ５，Ｒ９と、平滑コンデンサ６とを
有して構成される。まず、入力端子ＩＮ１から入力した
入力信号Ａを全波整流回路１を介して全波整流し、その
電流出力をカレントミラー回路２ａの電流入力とする。
このカレントミラー回路２ａはＰＮＰトランジスタＱ
１，Ｑ２と抵抗Ｒ１，Ｒ２で構成され、その電流出力を
ＮＰＮトランジスタＱ６のベースとＮＰＮトランジスタ
Ｑ４のコレクタに供給する。また、ＮＰＮトランジスタ
Ｑ６のエミッタはＮＰＮトランジスタＱ４，Ｑ５のベー
スと接続される。これらＮＰＮトランジスタＱ４，Ｑ５
の各エミッタは抵抗Ｒ４，Ｒ５を介して第１の基準電圧
源（最低電位ＧＮＤ）に接続される。一方、ＮＰＮトラ
ンジスタＱ６，Ｑ５の各コレクタは第２の基準電圧源
（最高電位Ｅ１）に接続し、ＮＰＮトランジスタＱ５の
エミッタは更に抵抗Ｒ９を介して平滑用コンデンサ６の
一端に接続される。この平滑用コンデンサ６の他端は第
１の基準電圧源（ＧＮＤ）に接続され、抵抗Ｒ９と平滑
用コンデンサ６の接続点の電圧を制御電圧として出力す
る。かかる平滑回路の電圧出力は電圧・電流変換回路
（Ｖ／Ｉ）４を介して電流に変換され、利得調整回路５
の利得を制御する。
【０００４】図５は図４における各点の信号波形図であ
る。図５に示すように、入力端子ＩＮ１より振幅変動の
有る信号Ａが入力されると、全波整流回路１とカレント
ミラー回路２ａを介してＮＰＮトランジスタＱ４のエミ
ッタには、全波整流波形である信号Ｂが表われる。しか
るに、ＮＰＮトランジスタＱ５と抵抗Ｒ５はエミッタホ
ロワとして動作するため、ＮＰＮトランジスタＱ５のエ
ミッタにもＮＰＮトランジスタＱ４のエミッタと同一の
信号Ｂが出力される。このトランジスタＱ５から出力さ
れた信号Ｂは抵抗Ｒ９を介して平滑用コンデンサ６に印
加されるので、平滑用コンデンサ６は充電される。一
方、平滑用コンデンサ６の充電電荷は抵抗Ｒ９，Ｒ５を
介して放電されるが、このときの充放電時間は抵抗Ｒ５
の差となって表われる。一般に、放電の時定数の方が充
電時定数より長くなるので、抵抗Ｒ９と平滑用コンデン
サ６の接続点の電圧波形は信号Ｃとなって表われる。こ
の信号Ｃにおけるリップル電圧はＶ２である。かかる信
号Ｃは電流出力に変換する必要があるので、電圧・電流
変換回路（Ｖ／Ｉ）４を用いて変換する。この電流出力
は利得調整回路５の制御入力へ供給され、利得調整回路
５の利得を制御する。
る。図５に示すように、入力端子ＩＮ１より振幅変動の
有る信号Ａが入力されると、全波整流回路１とカレント
ミラー回路２ａを介してＮＰＮトランジスタＱ４のエミ
ッタには、全波整流波形である信号Ｂが表われる。しか
るに、ＮＰＮトランジスタＱ５と抵抗Ｒ５はエミッタホ
ロワとして動作するため、ＮＰＮトランジスタＱ５のエ
ミッタにもＮＰＮトランジスタＱ４のエミッタと同一の
信号Ｂが出力される。このトランジスタＱ５から出力さ
れた信号Ｂは抵抗Ｒ９を介して平滑用コンデンサ６に印
加されるので、平滑用コンデンサ６は充電される。一
方、平滑用コンデンサ６の充電電荷は抵抗Ｒ９，Ｒ５を
介して放電されるが、このときの充放電時間は抵抗Ｒ５
の差となって表われる。一般に、放電の時定数の方が充
電時定数より長くなるので、抵抗Ｒ９と平滑用コンデン
サ６の接続点の電圧波形は信号Ｃとなって表われる。こ
の信号Ｃにおけるリップル電圧はＶ２である。かかる信
号Ｃは電流出力に変換する必要があるので、電圧・電流
変換回路（Ｖ／Ｉ）４を用いて変換する。この電流出力
は利得調整回路５の制御入力へ供給され、利得調整回路
５の利得を制御する。
【０００５】次に、信号Ａの振幅が低下すると、平滑用
コンデンサ６より抵抗Ｒ９，Ｒ５を介して放電電流が流
れる。このときの放電時定数（時間）τ１は、τ１＝
（Ｒ５＋Ｒ９）・Ｃ６で収束する。尚、Ｃ６は平滑用コ
ンデンサ６の容量値である。
コンデンサ６より抵抗Ｒ９，Ｒ５を介して放電電流が流
れる。このときの放電時定数（時間）τ１は、τ１＝
（Ｒ５＋Ｒ９）・Ｃ６で収束する。尚、Ｃ６は平滑用コ
ンデンサ６の容量値である。
【０００６】また、信号Ａの振幅が増加すると、ＮＰＮ
トランジスタＱ５のエミッタから抵抗Ｒ９を介して充電
電流が流れる。このときの充電時定数（時間）τ２は、
τ２＝Ｒ９・Ｃ６で収束する。
トランジスタＱ５のエミッタから抵抗Ｒ９を介して充電
電流が流れる。このときの充電時定数（時間）τ２は、
τ２＝Ｒ９・Ｃ６で収束する。
【０００７】
【発明が解決しようとする課題】上述した従来の平滑回
路は、その電圧出力（信号Ｃ）にリップル信号が乗って
いる。すなわち、充電時定数が放電時定数より短いの
で、のこぎり波状のリップル信号が発生する。このた
め、利得調整回路の入力端から入力された信号および制
御信号（電圧・電流変換回路からの電流出力）が出力端
に乗算して出力される。その結果、利得調整回路の出力
には、入力と不要成分である制御信号のリップル信号と
の乗算成分が生じ、特に入力端より入力する信号が低周
波信号のときは歪率を悪化させるという欠点がある。
路は、その電圧出力（信号Ｃ）にリップル信号が乗って
いる。すなわち、充電時定数が放電時定数より短いの
で、のこぎり波状のリップル信号が発生する。このた
め、利得調整回路の入力端から入力された信号および制
御信号（電圧・電流変換回路からの電流出力）が出力端
に乗算して出力される。その結果、利得調整回路の出力
には、入力と不要成分である制御信号のリップル信号と
の乗算成分が生じ、特に入力端より入力する信号が低周
波信号のときは歪率を悪化させるという欠点がある。
【０００８】本発明の目的は、かかる利得調整回路に供
給する制御信号のリップル分を小さくし、低周波信号の
ときの歪率を向上させることのできる平滑回路を提供す
ることにある。
給する制御信号のリップル分を小さくし、低周波信号の
ときの歪率を向上させることのできる平滑回路を提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明の平滑回路は、入
力信号を全波整流する全波整流回路と、前記全波整流回
路の電流出力を電流入力とするカレントミラー回路と、
前記カレントミラー回路の第１の電流出力をベースに供
給される第１のトランジスタと、前記第１の電流出力を
コレクタに供給される第２のトランジスタと、ベースを
前記第１のトランジスタのエミッタおよび前記第２のト
ランジスタのベースに接続し且つコレクタに前記カレン
トミラー回路の第２の電流出力を供給される第３のトラ
ンジスタと、前記第２および第３のトランジスタの各エ
ミッタと第１の基準電圧源との間にそれぞれ接続した第
１および第２の抵抗と、前記第３のトランジスタのエミ
ッタおよび前記第２の抵抗の接続点に一端を接続した第
３の抵抗と、前記第３の抵抗の他端および前記第１の基
準電圧源間に接続した平滑用コンデンサと、前記第３の
トランジスタのコレクタへ流れ込む電流を増幅し前記平
滑用コンデンサへの充電電流とする充電回路とを有し、
前記第３の抵抗および前記平滑用コンデンサの接続点を
出力端子として構成される。
力信号を全波整流する全波整流回路と、前記全波整流回
路の電流出力を電流入力とするカレントミラー回路と、
前記カレントミラー回路の第１の電流出力をベースに供
給される第１のトランジスタと、前記第１の電流出力を
コレクタに供給される第２のトランジスタと、ベースを
前記第１のトランジスタのエミッタおよび前記第２のト
ランジスタのベースに接続し且つコレクタに前記カレン
トミラー回路の第２の電流出力を供給される第３のトラ
ンジスタと、前記第２および第３のトランジスタの各エ
ミッタと第１の基準電圧源との間にそれぞれ接続した第
１および第２の抵抗と、前記第３のトランジスタのエミ
ッタおよび前記第２の抵抗の接続点に一端を接続した第
３の抵抗と、前記第３の抵抗の他端および前記第１の基
準電圧源間に接続した平滑用コンデンサと、前記第３の
トランジスタのコレクタへ流れ込む電流を増幅し前記平
滑用コンデンサへの充電電流とする充電回路とを有し、
前記第３の抵抗および前記平滑用コンデンサの接続点を
出力端子として構成される。
【００１０】
【実施例】次に、本発明の実施例について図面を用いて
説明する。
説明する。
【００１１】図１は本発明の一実施例を示す平滑回路図
である。図１に示すように、本実施例は入力信号Ａを入
力して全波整流する全波整流回路１と、この整流回路１
の出力を入力し電流出力するカレントミラー回路２と、
ＮＰＮトランジスタＱ４〜Ｑ６と、抵抗Ｒ４，Ｒ５，Ｒ
９と、平滑用コンデンサ６と、この平滑用コンデンサ６
を充電するための充電回路３とを有する。この平滑用コ
ンデンサ６の電圧は電圧・電流変換回路（Ｖ／Ｉ）４で
電流に変換され、利得調整回路５の利得を制御する。
である。図１に示すように、本実施例は入力信号Ａを入
力して全波整流する全波整流回路１と、この整流回路１
の出力を入力し電流出力するカレントミラー回路２と、
ＮＰＮトランジスタＱ４〜Ｑ６と、抵抗Ｒ４，Ｒ５，Ｒ
９と、平滑用コンデンサ６と、この平滑用コンデンサ６
を充電するための充電回路３とを有する。この平滑用コ
ンデンサ６の電圧は電圧・電流変換回路（Ｖ／Ｉ）４で
電流に変換され、利得調整回路５の利得を制御する。
【００１２】まず、入力端子ＩＮ１より入力した入力信
号Ａを全波整流回路１により全波整流し、電流出力とし
てカレントミラー回路２に供給する。この電流入力はカ
レントミラー回路２を構成するＰＮＰトランジスタＱ１
のベースおよびコレクタに流れる。また、このカレント
ミラー回路２の第１の電流出力を供給するＰＮＰトラン
ジスタＱ２のコレクタはＮＰＮトランジスタＱ６のベー
スとＮＰＮトランジスタＱ４，Ｑ５のベースに接続され
る。これらＮＰＮトランジスタＱ４，Ｑ５の各エミッタ
はそれぞれ抵抗Ｒ４，Ｒ５を介して第１の基準電圧源
（最低電位ＧＮＤ）に接続され、しかもＮＰＮトランジ
スタＱ５のエミッタは抵抗Ｒ９を介して平滑用コンデン
サ６の一端に接続される。この平滑用コンデンサ６の他
端は第１の基準電圧源（ＧＮＤ）に接続される。
号Ａを全波整流回路１により全波整流し、電流出力とし
てカレントミラー回路２に供給する。この電流入力はカ
レントミラー回路２を構成するＰＮＰトランジスタＱ１
のベースおよびコレクタに流れる。また、このカレント
ミラー回路２の第１の電流出力を供給するＰＮＰトラン
ジスタＱ２のコレクタはＮＰＮトランジスタＱ６のベー
スとＮＰＮトランジスタＱ４，Ｑ５のベースに接続され
る。これらＮＰＮトランジスタＱ４，Ｑ５の各エミッタ
はそれぞれ抵抗Ｒ４，Ｒ５を介して第１の基準電圧源
（最低電位ＧＮＤ）に接続され、しかもＮＰＮトランジ
スタＱ５のエミッタは抵抗Ｒ９を介して平滑用コンデン
サ６の一端に接続される。この平滑用コンデンサ６の他
端は第１の基準電圧源（ＧＮＤ）に接続される。
【００１３】また、ＮＰＮトランジスタＱ５のコレクタ
はカレントミラー回路２の第２の電流出力であるＰＮＰ
トランジスタＱ３のコレクタと接続し、その接続点から
の電流出力を充電回路３のＮＰＮトランジスタＱ７のエ
ミッタに接続される。このＮＰＮトランジスタＱ６の一
端とインバーテッドダーリントン接続されたＰＮＰトラ
ンジスタＱ８のベースが接続され、ＮＰＮトランジスタ
Ｑ７のベースは第３の基準電圧源Ｅ２に接続される。一
方、ＰＮＰトランジスタＱ８のコレクタはＮＰＮトラン
ジスタＱ９のベースと抵抗Ｒ７の一端に接続され、しか
も抵抗Ｒ７の他端はＮＰＮトランジスタＱ９のエミッタ
に接続される。この抵抗Ｒ７の他端は抵抗Ｒ８を介して
抵抗Ｒ９と平滑用コンデンサ６の接続点に接続される。
更に、抵抗Ｒ６の他端とＰＮＰトランジスタＱ８のエミ
ッタおよびＮＰＮトランジスタＱ９のコレクタは第２の
基準電圧源（最高電位）Ｅ１に接続される。かかるＮＰ
ＮトランジスタＱ７，Ｑ９とＰＮＰトランジスタＱ８お
よび抵抗Ｒ６〜Ｒ８とで構成する充電回路３は、カレン
トミラー回路２を形成するためのＰＮＰトランジスタＱ
３のコレクタとＮＰＮトランジスタＱ５のコレクタの接
続点より出力される充電出力を受け、平滑用コンデンサ
６に充電電流を供給する。
はカレントミラー回路２の第２の電流出力であるＰＮＰ
トランジスタＱ３のコレクタと接続し、その接続点から
の電流出力を充電回路３のＮＰＮトランジスタＱ７のエ
ミッタに接続される。このＮＰＮトランジスタＱ６の一
端とインバーテッドダーリントン接続されたＰＮＰトラ
ンジスタＱ８のベースが接続され、ＮＰＮトランジスタ
Ｑ７のベースは第３の基準電圧源Ｅ２に接続される。一
方、ＰＮＰトランジスタＱ８のコレクタはＮＰＮトラン
ジスタＱ９のベースと抵抗Ｒ７の一端に接続され、しか
も抵抗Ｒ７の他端はＮＰＮトランジスタＱ９のエミッタ
に接続される。この抵抗Ｒ７の他端は抵抗Ｒ８を介して
抵抗Ｒ９と平滑用コンデンサ６の接続点に接続される。
更に、抵抗Ｒ６の他端とＰＮＰトランジスタＱ８のエミ
ッタおよびＮＰＮトランジスタＱ９のコレクタは第２の
基準電圧源（最高電位）Ｅ１に接続される。かかるＮＰ
ＮトランジスタＱ７，Ｑ９とＰＮＰトランジスタＱ８お
よび抵抗Ｒ６〜Ｒ８とで構成する充電回路３は、カレン
トミラー回路２を形成するためのＰＮＰトランジスタＱ
３のコレクタとＮＰＮトランジスタＱ５のコレクタの接
続点より出力される充電出力を受け、平滑用コンデンサ
６に充電電流を供給する。
【００１４】上述したように構成される平滑回路の電圧
出力（抵抗Ｒ９と平滑用コンデンサ６の接続点）Ｃは電
圧・電流変換回路（Ｖ／Ｉ）４を介して利得調整回路５
の制御入力に供給され、利得調整回路５の利得を制御す
る。
出力（抵抗Ｒ９と平滑用コンデンサ６の接続点）Ｃは電
圧・電流変換回路（Ｖ／Ｉ）４を介して利得調整回路５
の制御入力に供給され、利得調整回路５の利得を制御す
る。
【００１５】次に、かかる平滑回路の動作において、図
２を使用し説明する。
２を使用し説明する。
【００１６】図２は図１における各点の信号波形図であ
る。図２に示すように、入力端子ＩＮ１より振幅変動の
有る信号Ａが入力されると、全波整流回路１およびカレ
ントミラー回路２を介して、抵抗Ｒ４およびＮＰＮトラ
ンジスタＱ４のエミッタの接続点に、全波整流波形であ
る信号Ｂが得られる。このとき、ＮＰＮトランジスタＱ
５および抵抗Ｒ５はエミッタホロワとして動作するた
め、ＮＰＮトランジスタＱ５のエミッタにもＮＰＮトラ
ンジスタＱ４のエミッタと同一の信号Ｂが出力される。
また、カレントミラー回路２の第２の電流出力ＩＣ２
は、ＩＣ２＝ＶＢ／Ｒ５となるように、抵抗Ｒ１，Ｒ３
の抵抗比と、ＰＮＰトランジスタＱ１，Ｑ３のエミッタ
面積比とで設定される。尚、ＶＢは信号Ｂの電圧であ
り、Ｒ５は抵抗Ｒ５の抵抗値である。
る。図２に示すように、入力端子ＩＮ１より振幅変動の
有る信号Ａが入力されると、全波整流回路１およびカレ
ントミラー回路２を介して、抵抗Ｒ４およびＮＰＮトラ
ンジスタＱ４のエミッタの接続点に、全波整流波形であ
る信号Ｂが得られる。このとき、ＮＰＮトランジスタＱ
５および抵抗Ｒ５はエミッタホロワとして動作するた
め、ＮＰＮトランジスタＱ５のエミッタにもＮＰＮトラ
ンジスタＱ４のエミッタと同一の信号Ｂが出力される。
また、カレントミラー回路２の第２の電流出力ＩＣ２
は、ＩＣ２＝ＶＢ／Ｒ５となるように、抵抗Ｒ１，Ｒ３
の抵抗比と、ＰＮＰトランジスタＱ１，Ｑ３のエミッタ
面積比とで設定される。尚、ＶＢは信号Ｂの電圧であ
り、Ｒ５は抵抗Ｒ５の抵抗値である。
【００１７】次に、信号Ａの振幅が急激に大きく増加す
ると、ＮＰＮトランジスタＱ５のコレクタ電流は前述し
たカレントミラー回路２の第２の電流出力ＩＣ２の他
に、平滑様コンデンサ６を充電するための充電電流分が
増加する。しかし、カレントミラー回路の第２の電流出
力の電流値は充電電流分を含まないので、この平滑用コ
ンデンサ６の充電に必要な電流は、充電回路３のＮＰＮ
トランジスタＱ７のエミッタから供給される。しかる
に、このＮＰＮトランジスタＱ７はバイアス電源Ｅ２を
介しベース接地となっているため、ＮＰＮトランジスタ
Ｑ７のコレクタにエミッタ電流とほぼ同等の電流が流
れ、抵抗Ｒ６の両端に電圧が発生する。この抵抗Ｒ６の
両端に電圧が生じると、インバーテッドダーリントン接
続のＰＮＰトランジスタＱ８およびＮＰＮトランジスタ
Ｑ９がＯＮし、ＮＰＮトランジスタＱ９のエミッタより
抵抗Ｒ８を介して電流が急速に平滑用コンデンサ６に流
れ込む。
ると、ＮＰＮトランジスタＱ５のコレクタ電流は前述し
たカレントミラー回路２の第２の電流出力ＩＣ２の他
に、平滑様コンデンサ６を充電するための充電電流分が
増加する。しかし、カレントミラー回路の第２の電流出
力の電流値は充電電流分を含まないので、この平滑用コ
ンデンサ６の充電に必要な電流は、充電回路３のＮＰＮ
トランジスタＱ７のエミッタから供給される。しかる
に、このＮＰＮトランジスタＱ７はバイアス電源Ｅ２を
介しベース接地となっているため、ＮＰＮトランジスタ
Ｑ７のコレクタにエミッタ電流とほぼ同等の電流が流
れ、抵抗Ｒ６の両端に電圧が発生する。この抵抗Ｒ６の
両端に電圧が生じると、インバーテッドダーリントン接
続のＰＮＰトランジスタＱ８およびＮＰＮトランジスタ
Ｑ９がＯＮし、ＮＰＮトランジスタＱ９のエミッタより
抵抗Ｒ８を介して電流が急速に平滑用コンデンサ６に流
れ込む。
【００１８】逆に、信号Ａの振幅変化が非常にゆるやか
（低周波にて変調されている時）な場合又は変化のない
場合は、ＮＰＮトランジスタＱ５から供給される充電電
流は少なくなる。このため、抵抗Ｒ６間に発生する電圧
は信号Ａの振幅が急激に大きく増加した時より低下す
る。ここで、ＰＮＰトランジスタＱ８がＯＮしないレベ
ル（ＶＢＥ〈０．６Ｖ）に成るように抵抗Ｒ６を設定す
ると、充電電流はＮＰＮトランジスタＱ５のエミッタよ
り抵抗Ｒ９を介してゆるやかに平滑用コンデンサ６に充
電される。このときの充電時定数τ２は、信号Ａの振幅
が急激に大きく変化した時、τ２＝Ｒ８・Ｃ６であり、
また信号Ａの振幅がゆるやか又は変化のない時、τ２＝
Ｒ９・Ｃ６となる。尚、Ｃ６はコンデンサ６の容量値で
ある。
（低周波にて変調されている時）な場合又は変化のない
場合は、ＮＰＮトランジスタＱ５から供給される充電電
流は少なくなる。このため、抵抗Ｒ６間に発生する電圧
は信号Ａの振幅が急激に大きく増加した時より低下す
る。ここで、ＰＮＰトランジスタＱ８がＯＮしないレベ
ル（ＶＢＥ〈０．６Ｖ）に成るように抵抗Ｒ６を設定す
ると、充電電流はＮＰＮトランジスタＱ５のエミッタよ
り抵抗Ｒ９を介してゆるやかに平滑用コンデンサ６に充
電される。このときの充電時定数τ２は、信号Ａの振幅
が急激に大きく変化した時、τ２＝Ｒ８・Ｃ６であり、
また信号Ａの振幅がゆるやか又は変化のない時、τ２＝
Ｒ９・Ｃ６となる。尚、Ｃ６はコンデンサ６の容量値で
ある。
【００１９】次に、信号Ａの振幅が低下すると、平滑用
コンデンサ６より放電電流が抵抗Ｒ９，Ｒ５を介して流
れる。この時、ＮＰＮトランジスタＱ５のコレクタ電流
は、この放電電流のためにカレントミラー回路２の第２
の電流出力よりも少なくなる。従って、ＮＰＮトランジ
スタＱ７はＯＦＦし、充電回路３もＯＦＦとなる。そし
て、信号Ａの振幅が低下すると、平滑用コンデンサ６よ
り抵抗Ｒ９，Ｒ５を介して電荷が放電されるので、放電
時定数τ１は、τ１＝（Ｒ９＋Ｒ５）・Ｃ６となる。
コンデンサ６より放電電流が抵抗Ｒ９，Ｒ５を介して流
れる。この時、ＮＰＮトランジスタＱ５のコレクタ電流
は、この放電電流のためにカレントミラー回路２の第２
の電流出力よりも少なくなる。従って、ＮＰＮトランジ
スタＱ７はＯＦＦし、充電回路３もＯＦＦとなる。そし
て、信号Ａの振幅が低下すると、平滑用コンデンサ６よ
り抵抗Ｒ９，Ｒ５を介して電荷が放電されるので、放電
時定数τ１は、τ１＝（Ｒ９＋Ｒ５）・Ｃ６となる。
【００２０】一般に、充電時定数は放電時定数よりも短
く規格されているため、抵抗Ｒ５，Ｒ８，Ｒ９の抵抗値
はＲ５，Ｒ９を共にＲ８よりもきわめて大きくなるよう
に設定される。そのため、平滑回路の出力（抵抗Ｒ８，
Ｒ９と平滑用コンデンサ６の接続点）の電圧は信号Ｃの
ようにリップル電圧Ｖ１がきわめて小さい値になる。こ
の信号Ｃは電圧・電流変換回路４を介して電流に変換さ
れ、利得調整回路５の利得を制御する。
く規格されているため、抵抗Ｒ５，Ｒ８，Ｒ９の抵抗値
はＲ５，Ｒ９を共にＲ８よりもきわめて大きくなるよう
に設定される。そのため、平滑回路の出力（抵抗Ｒ８，
Ｒ９と平滑用コンデンサ６の接続点）の電圧は信号Ｃの
ようにリップル電圧Ｖ１がきわめて小さい値になる。こ
の信号Ｃは電圧・電流変換回路４を介して電流に変換さ
れ、利得調整回路５の利得を制御する。
【００２１】図３は本発明の他の実施例を示す平滑回路
図である。図３に示すように、本実施例は基本的構成を
前述した図１の一実施例と同じくしている。異なる点は
充電回路３の構成にあり、その回路構成はＰＮＰトラン
ジスタＱ１０，Ｑ８および抵抗Ｒ１０，Ｒ１１から成る
カレントミラー回路と、ＮＰＮトランジスタＱ９および
抵抗Ｒ７と、充電時定数を設定するための抵抗Ｒ８とか
ら成っている。本実施例も前述した一実施例と同様に、
出力端における信号Ｃのリップル電圧を小さくできる。
図である。図３に示すように、本実施例は基本的構成を
前述した図１の一実施例と同じくしている。異なる点は
充電回路３の構成にあり、その回路構成はＰＮＰトラン
ジスタＱ１０，Ｑ８および抵抗Ｒ１０，Ｒ１１から成る
カレントミラー回路と、ＮＰＮトランジスタＱ９および
抵抗Ｒ７と、充電時定数を設定するための抵抗Ｒ８とか
ら成っている。本実施例も前述した一実施例と同様に、
出力端における信号Ｃのリップル電圧を小さくできる。
【００２２】
【発明の効果】以上説明したように、本発明の平滑回路
は、入力端子から入力される信号Ａの振幅が急激に増加
する際、従来と同一の時定数で立上るが、入力される信
号Ａの振幅がゆるやか又は変化がない時の充電時定数τ
１はτ１＝Ｒ９・Ｃ６、Ｒ８はＲ９よりきわめて小さく
なり、従来回路の充電時定数よりも大きくできるので、
電圧出力に乗っているリップル信号を小さくでき、その
結果利得調整回路の入力端より入力された信号および制
御信号（電圧・電流変換回路の電流出力）が乗算されて
その出力端に出力される信号の歪率を小さくできるとい
う効果がある。
は、入力端子から入力される信号Ａの振幅が急激に増加
する際、従来と同一の時定数で立上るが、入力される信
号Ａの振幅がゆるやか又は変化がない時の充電時定数τ
１はτ１＝Ｒ９・Ｃ６、Ｒ８はＲ９よりきわめて小さく
なり、従来回路の充電時定数よりも大きくできるので、
電圧出力に乗っているリップル信号を小さくでき、その
結果利得調整回路の入力端より入力された信号および制
御信号（電圧・電流変換回路の電流出力）が乗算されて
その出力端に出力される信号の歪率を小さくできるとい
う効果がある。
【図１】本発明の一実施例を示す平滑回路図である。
【図２】図１における各点の信号波形図である。
【図３】本発明の他の実施例を示す平滑回路図である。
【図４】従来の一例を示す平滑回路図である。
【図５】図４における各点の信号波形図である。
１ 全波整流回路 ２ カレントミラー回路 ３ 充電回路 ４ 電圧・電流変換回路（Ｖ／Ｉ） ５ 利得調整回路 ６ 平滑コンデンサ Ｑ１〜Ｑ３，Ｑ８，Ｑ１０ ＰＮＰトランジスタ Ｑ４〜Ｑ７，Ｑ９ ＮＰＮトランジスタ Ｒ１〜Ｒ１１ 抵抗 ＩＮ１，ＩＮ２ 入力端子 ＯＵＴ 出力端子 Ｅ１ 基準電圧源 Ｅ２ バイアス電源
Claims (1)
- 【請求項１】入力信号を全波整流する全波整流回路と、
前記全波整流回路の電流出力を電流入力とするカレント
ミラー回路と、前記カレントミラー回路の第１の電流出
力をベースに供給される第１のトランジスタと、前記第
１の電流出力をコレクタに供給される第２のトランジス
タと、ベースを前記第１のトランジスタのエミッタおよ
び前記第２のトランジスタのベースに接続し且つコレク
タに前記カレントミラー回路の第２の電流出力を供給さ
れる第３のトランジスタと、前記第２および第３のトラ
ンジスタの各エミッタと第１の基準電圧源との間にそれ
ぞれ接続した第１および第２の抵抗と、前記第３のトラ
ンジスタのエミッタおよび前記第２の抵抗の接続点に一
端を接続した第３の抵抗と、前記第３の抵抗の他端およ
び前記第１の基準電圧源間に接続した平滑用コンデンサ
と、前記第３のトランジスタのコレクタへ流れ込む電流
を増幅し前記平滑用コンデンサへの充電電流とする充電
回路とを有し、前記第３の抵抗および前記平滑用コンデ
ンサの接続点を出力端子とすることを特徴とする平滑回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23582191A JPH0575363A (ja) | 1991-09-17 | 1991-09-17 | 平滑回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23582191A JPH0575363A (ja) | 1991-09-17 | 1991-09-17 | 平滑回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575363A true JPH0575363A (ja) | 1993-03-26 |
Family
ID=16991760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23582191A Pending JPH0575363A (ja) | 1991-09-17 | 1991-09-17 | 平滑回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575363A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2641279A (en) * | 2024-05-23 | 2025-11-26 | Avantis Hardware Ltd | A spacer for a lock system |
-
1991
- 1991-09-17 JP JP23582191A patent/JPH0575363A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2641279A (en) * | 2024-05-23 | 2025-11-26 | Avantis Hardware Ltd | A spacer for a lock system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0575363A (ja) | 平滑回路 | |
| JP3127878B2 (ja) | クランプ回路 | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| US4417292A (en) | Power amplifier protection circuit | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JP3073408B2 (ja) | 三角波信号のクランプ回路 | |
| JPH0419881Y2 (ja) | ||
| JPS62130008A (ja) | リミッタ回路 | |
| JP2982326B2 (ja) | 直流帰還増幅器 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JPH0122288Y2 (ja) | ||
| JPH041524B2 (ja) | ||
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS6115619Y2 (ja) | ||
| JP2931713B2 (ja) | クランプ回路 | |
| JPH0124973Y2 (ja) | ||
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JP2814293B2 (ja) | 定電圧回路 | |
| JPS61232712A (ja) | Ａｇｃ回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH06204787A (ja) | アクティブフィルタ回路 | |
| JPS5851468B2 (ja) | 垂直偏向回路 | |
| JPH03119813A (ja) | 増幅回路 | |
| JPH0243232B2 (ja) |