JPH04302218A - クロック断検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、クロック信号の断を検
出するクロック断検出回路に関するものである。

【０００２】

【従来の技術】図３に従来のクロック断検出回路の一例
を示す。この回路は単安定マルチバイブレータ８により
構成されており、端子１０にクロック信号が入力される
と、その立上がりでトリガされ、抵抗６およびコンデン
サ７の時定数で決る継続時間がＴのローレベルのパルス
を端子１５に出力する。ただし、クロック信号が次々に
入力された場合には、そのつど再トリガされ、クロック
信号が入力されている限り、出力はローレベルを維持す
る。そして、クロック信号が断となると、その直前のク
ロック信号の立上りの時点から、時間Ｔが経過したとき
、出力はハイレベルに変化し、クロック断が検出された
ことになる。

【０００３】

【発明が解決しようとする課題】このようなクロック断
検出回路は、一般通信分野で現用回線の障害監視のため
によく用いられており、その場合、クロック断検出回路
の出力信号は、現用回線から予備回線に切り換えるため
の制御信号として用いられる。ところで、現用回線に障
害が発生し、予備回線に切り替えるとき、通信サービス
が中断する時間はできるだけ短いことが望ましく、従っ
て、クロック断はできるだけ短時間で検出されなければ
ならない。

【０００４】しかし、従来のクロック断検出回路を、図
３のように汎用集積回路の単安定マルチバイブレータで
構成した場合、現在の汎用集積回路の性能では、クロッ
ク断の検出時間を安定に１００ｎｓ以下に設定すること
は困難である。

【０００５】また、抵抗およびコンデンサを用いている
が、これらのアナログ素子は回路のディジタルＬＳＩ化
の障害となっている。

【０００６】本発明の目的は、このような問題を解決し
、クロック断の検出時間が短く、かつ安定であり、そし
てディジタル集積回路で構成するのに適したクロック断
検出回路を提供することにある。

【０００７】

【課題を解決するための手段】本発明は、クロック信号
の断を検出するクロック断検出回路において、前記クロ
ック信号と周波数が同じで位相が異なるタイマクロック
信号を発生するクロック発生回路と、前記クロック信号
が入力されるごとに、出力が反転する第１のフリップフ
ロップと、前記タイマクロック信号が入力されるごとに
、前記第１のフリップフロップの出力をラッチする第２
のフリップフロップと、前記タイマクロック信号が入力
されるごとに、前記第２のフリップフロップの出力をラ
ッチする第３のフリップフロップと、前記第２および第
３のフリップフロップの出力の排他的論理和をとるゲー
トと、このゲートの出力を前記タイマクロック信号が入
力されるごとにラッチする第４のフリップフロップとを
備えたことを特徴とする。

【０００８】

【実施例】次に本発明の実施例について説明する。図１
に本発明によるクロック断検出回路の一例を示す。この
回路は、フリップフロップ１〜３，５および排他的論理
和ゲート４により構成されている。そして、端子１０は
クロック断を検出すべきクロック信号ａを入力する端子
であり、フリップフロップ１のクロック入力１０１に接
続されている。　フリップフロップ１の反転出力１０４
はデータ入力１０２に接続され、非反転出力１０３はフ
リップフロップ２のデータ入力２０２に接続されている
。 フリップフロップ２の非反転出力２０３はフリップフロ
ップ３のデータ入力３０２と排他的論理和ゲート４の一
方の入力とに接続され、フリップフロップ３の反転出力
３０４は論理和ゲート４のもう一方の入力に接続されて
いる。排他的論理和ゲート４の出力はフリップフロップ
５のデータ入力５０２に接続され、フリップフロップ５
の非反転出力５０３は出力端子１５に接続されている。 フリップフロップ２，３，５のクロック入力２０１，３
０１，５０１にはＰＬＬ回路２０からのタイマクロック
信号ｂが入力されている。

【０００９】ＰＬＬ回路２０は位相比較回路２１、フィ
ルタ２２、電圧制御発振器２３、ならびに分周回路２４
により構成されている。クロック信号ａは分周回路２４
の出力であるタイマクロック信号ｂと位相比較され、そ
の結果はフィルタ２２を通じて電圧制御発振器２３に与
えられ、その出力信号の位相が制御される。そして、電
圧制御発振器２３の出力は分周回路２４で分周され、ク
ロック信号ａと周波数が同じで位相の異なるタイマクロ
ック信号ｂとして位相比較回路２１およびフリップフロ
ップ２，３，５に出力される。

【００１０】次に、図２に示すタイミングチャートを用
いて動作を説明する。まず、クロック信号ａが途切れる
ことなく入力されている場合、フリップフロップ１の出
力ｃは、クロック信号ａが入力されるごとに、その立上
りで反転する。フリップフロップ２は、この出力ｃをタ
イマクロック信号ｂが入力されるごとに、その立上りで
ラッチし、その結果、その出力ｄは図のようになる。ま
た、フリップフロップ３はこの出力ｄを次のタイマクロ
ック信号の立上がりでラッチするので、その出力は出力
ｄを１クロック分シフトしたものとなり、従ってフリッ
プフロップ３の反転出力ｅは図のようになる。排他的論
理和ゲート４はこのような出力ｄと出力ｅとの排他的論
理和をとるので、常にローレベルとなり、それをラッチ
するフリップフロップ５の出力、すなわちクロック断検
出信号ｆも常にローレベルとなる。

【００１１】一方、タイミングｔ１のクロックを最後に
クロック信号ａが断となったとすると、フリップフロッ
プ１の出力ｃはタイミングｔ１以降、ローレベルとなる
。フリップフロップ２はこのローレベルの出力ｃを次の
タイマクロック信号ｂの立上りｂ１でラッチするので、
以降、その出力ｄもローレベルとなる。また、フリップ
フロップ３はさらに次のタイマクロック信号ｂの立上り
ｂ２でこのローレベルの出力ｄをラッチするので、その
非反転出力は以降、ローレベルとなり、従って反転出力
ｅはハイレベルとなる。その結果、排他的論理和ゲート
４の出力はハイレベルとなり、フリップフロップ５はそ
れをタイマクロック信号ｂの立上りｂ３でラッチし、そ
の出力であるクロック断検出信号ｆはハイレベルとなっ
てクロック断の発生が通知される。そして、タイミング
チャートからも分かるように、クロック断となってから
、クロック信号ａの２．５周期分の時間Ｔが経過した時
点で、クロック断検出信号ｆはハイレベルになる以上、
クロック断によりフリップフロップ１の出力ｃがローレ
ベルになる場合を例に説明したが、クロック断が発生す
るタイミングによっては、フリップフロップ１の出力が
ハイレベルになることもある。しかし、その場合にも、
フリップフロップ２の非反転出力ｄと、フリップフロッ
プ３の反転出力ｅとは必ず反対の論理レベルで固定され
るので、排他的論理和ゲート４の出力は同様のタイミン
グでハイレベルに変化する。

【００１２】

【発明の効果】以上説明したように本発明のクロック断
検出回路では、そのクロック断検出時間は、クロック断
を検出すべきクロック信号の２．５周期に相当する時間
となる。従って、クロック信号が高速の場合でも短時間
で、かつ安定にクロック断を検出できる。そして、クロ
ック信号が高速になればそれに応じてクロック断検出時
間も短くなるので、高速クロック信号のクロック断検出
に適している。また、回路は論理素子のみで構成できる
ので、ディジタルＬＳＩ化に適している。

【図面の簡単な説明】

【図１】本発明によるクロック断検出回路の一例を示す
回路図である。

【図２】図１のクロック断検出回路の動作を説明するた
めのタイミングチャートである。

【図３】従来のクロック断検出回路の一例を示す回路図
である。

【図４】図３のクロック断検出回路の動作を示すタイミ
ングチャートである。

【符号の説明】

１〜３，５　　フリップフロップ ４　　排他的論理和回路 １０，１５　　端子 ２１　　位相比較回路 ２２　　フィルタ ２３　　電圧制御発振器 ２４　　分周回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】クロック信号の断を検出するクロック断検
   出回路において、前記クロック信号と周波数が同じで位
   相が異なるタイマクロック信号を発生するクロック発生
   回路と、前記クロック信号が入力されるごとに、出力が
   反転する第１のフリップフロップと、前記タイマクロッ
   ク信号が入力されるごとに、前記第１のフリップフロッ
   プの出力をラッチする第２のフリップフロップと、前記
   タイマクロック信号が入力されるごとに、前記第２のフ
   リップフロップの出力をラッチする第３のフリップフロ
   ップと、前記第２および第３のフリップフロップの出力
   の排他的論理和をとるゲートと、このゲートの出力を前
   記タイマクロック信号が入力されるごとにラッチする第
   ４のフリップフロップとを備えたことを特徴とするクロ
   ック断検出回路。
2. 【請求項２】前記クロック発生回路はＰＬＬ回路である
   ことを特徴とする請求項１記載のクロック断検出回路。