JPH04302222A - シグマデルタ型ｄ／ａ変換器システム - Google Patents
シグマデルタ型ｄ／ａ変換器システムInfo
- Publication number
- JPH04302222A JPH04302222A JP3089012A JP8901291A JPH04302222A JP H04302222 A JPH04302222 A JP H04302222A JP 3089012 A JP3089012 A JP 3089012A JP 8901291 A JP8901291 A JP 8901291A JP H04302222 A JPH04302222 A JP H04302222A
- Authority
- JP
- Japan
- Prior art keywords
- type
- signal
- converter
- sigma
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、信号周波数に比べて非
常に高い周波数で変換動作を行い、高いＳ／Ｎ値を得る
、オ−バ−サンプリング型Ｄ／Ａ変換器のうち、ディジ
タル・シグマデルタ変換器を用いたシグマデルタ型Ｄ／
Ａ変換器（以下、ΣΔ型Ｄ／Ａ変換器という。）の改良
に関する。
常に高い周波数で変換動作を行い、高いＳ／Ｎ値を得る
、オ−バ−サンプリング型Ｄ／Ａ変換器のうち、ディジ
タル・シグマデルタ変換器を用いたシグマデルタ型Ｄ／
Ａ変換器（以下、ΣΔ型Ｄ／Ａ変換器という。）の改良
に関する。
【０００２】
【従来の技術】従来、アナログ信号をディジタルデ−タ
に符号化する場合、Ｄ／Ａ変換器のサンプリング周波数
ｆＳ を信号周波数帯域ｆＢ の２倍以上に設定すれば
、該アナログ信号の情報が損なわれないことは、ナイキ
ストの定理が知らせるところである。そこで、一般的な
Ｄ／Ａ変換器のサンプリング周波数ｆＳ は、信号周波
数帯域ｆＢ の２．２〜２．４倍に設定されているのが
普通である。
に符号化する場合、Ｄ／Ａ変換器のサンプリング周波数
ｆＳ を信号周波数帯域ｆＢ の２倍以上に設定すれば
、該アナログ信号の情報が損なわれないことは、ナイキ
ストの定理が知らせるところである。そこで、一般的な
Ｄ／Ａ変換器のサンプリング周波数ｆＳ は、信号周波
数帯域ｆＢ の２．２〜２．４倍に設定されているのが
普通である。
【０００３】これに対し、近年では、サンプリング周波
数ｆＳ を信号周波数帯域ｆＢ に比べて十分に高く設
定し、これにより変換精度を高めた、オ−バ−サンプリ
ング型Ｄ／Ａ変換器が開発され、実用化されている。こ
のオ−バ−サンプリング型Ｄ／Ａ変換器のＳ／Ｎ値の最
大値Ｓ／ＮＭＡＸ は、ビット数（分解能）をｎとする
と、次式（１）で表すことができる。
数ｆＳ を信号周波数帯域ｆＢ に比べて十分に高く設
定し、これにより変換精度を高めた、オ−バ−サンプリ
ング型Ｄ／Ａ変換器が開発され、実用化されている。こ
のオ−バ−サンプリング型Ｄ／Ａ変換器のＳ／Ｎ値の最
大値Ｓ／ＮＭＡＸ は、ビット数（分解能）をｎとする
と、次式（１）で表すことができる。
【０００４】
Ｓ／ＮＭＡＸ ＝（３／２）・２２ｎ・（ｆＳ ／
２ｆＢ ） …（１）つまり、上記（１）式から
わかるように、Ｓ／ＮＭＡＸ は、サンプリング周波数
ｆＳ に比例するため、サンプリング周波数ｆＳ を高
く設定すればする程、変換精度を高めることができる。 ところが、サンプリング周波数ｆＳ を２倍にしても、
Ｓ／Ｎ値は３ｄＢにしか改善されないが、ビット数ｎを
１ビット増やせば、Ｓ／Ｎ値は６ｄＢに改善されるため
効率が良くない。そこで、サンプリング周波数ｆＳ を
余り高くしなくとも、Ｓ／Ｎ値を十分に大きくできるよ
うなオ−バ−サンプリング型Ｄ／Ａ変換器の改良型が数
多く開発されている。
２ｆＢ ） …（１）つまり、上記（１）式から
わかるように、Ｓ／ＮＭＡＸ は、サンプリング周波数
ｆＳ に比例するため、サンプリング周波数ｆＳ を高
く設定すればする程、変換精度を高めることができる。 ところが、サンプリング周波数ｆＳ を２倍にしても、
Ｓ／Ｎ値は３ｄＢにしか改善されないが、ビット数ｎを
１ビット増やせば、Ｓ／Ｎ値は６ｄＢに改善されるため
効率が良くない。そこで、サンプリング周波数ｆＳ を
余り高くしなくとも、Ｓ／Ｎ値を十分に大きくできるよ
うなオ−バ−サンプリング型Ｄ／Ａ変換器の改良型が数
多く開発されている。
【０００５】その中の一つにいわゆるシグマデルタ変調
器（以下、ΣΔ変調器という。）を用いたΣΔ型Ｄ／Ａ
変換器が知られている。図８は、一次のΣΔ変調器を用
いたΣΔ型Ｄ／Ａ変換器を示している。図８において、
１１はΣΔ変調器を、２１はＤ／Ａ変換回路をそれぞれ
示している。また、Ｘ（ｚ）は入力信号のｚ変換を、Ｙ
（ｚ）は出力信号のｚ変換を、Ｅ（ｚ）は量子化誤差の
ｚ変換をそれぞれ表している。
器（以下、ΣΔ変調器という。）を用いたΣΔ型Ｄ／Ａ
変換器が知られている。図８は、一次のΣΔ変調器を用
いたΣΔ型Ｄ／Ａ変換器を示している。図８において、
１１はΣΔ変調器を、２１はＤ／Ａ変換回路をそれぞれ
示している。また、Ｘ（ｚ）は入力信号のｚ変換を、Ｙ
（ｚ）は出力信号のｚ変換を、Ｅ（ｚ）は量子化誤差の
ｚ変換をそれぞれ表している。
【０００６】図８に示すΣΔ型Ｄ／Ａ変換器は、以下に
示すような動作を行う。まず、入力信号（ディジタル信
号）Ｘ（ｚ）が減算器１３に入力される。減算器１３の
出力信号は、積分回路１４に入力される。積分回路１４
は、加算器１５および１クロック遅延回路１６により構
成されている。積分回路１４の出力信号は、量子化器１
７に入力される。また、量子化器１７により積分回路１
４の出力信号が量子化されると、量子化誤差Ｅ（ｚ）が
生じる。量子化器１７の出力信号Ｙ（ｚ）は、１クロッ
ク遅延回路１８を介して、帰還信号として減算器１３に
入力される。また、量子化器１７の出力信号Ｙ（ｚ）は
、Ｄ／Ａ変換回路２１に入力され、ディジタル信号がア
ナログ信号に変換される。
示すような動作を行う。まず、入力信号（ディジタル信
号）Ｘ（ｚ）が減算器１３に入力される。減算器１３の
出力信号は、積分回路１４に入力される。積分回路１４
は、加算器１５および１クロック遅延回路１６により構
成されている。積分回路１４の出力信号は、量子化器１
７に入力される。また、量子化器１７により積分回路１
４の出力信号が量子化されると、量子化誤差Ｅ（ｚ）が
生じる。量子化器１７の出力信号Ｙ（ｚ）は、１クロッ
ク遅延回路１８を介して、帰還信号として減算器１３に
入力される。また、量子化器１７の出力信号Ｙ（ｚ）は
、Ｄ／Ａ変換回路２１に入力され、ディジタル信号がア
ナログ信号に変換される。
【０００７】上記ΣΔ型Ｄ／Ａ変換器においては、次式
（２）に示す関係が成立する。
（２）に示す関係が成立する。
【０００８】
Ｙ（ｚ）＝Ｘ（ｚ）＋（１−ｚ−１）・Ｅ（ｚ）
…（２）ここで、量子化誤差Ｅ（ｚ）は
、通常、入力信号Ｘ（ｚ）とは無相関であり、周波数特
性もフラットであると考えられている。この結果、上記
ΣΔ型Ｄ／Ａ変換器の雑音周波数特性は、当該変換器の
クロックの周期をＴとすれば、次式（３）で表すことが
できる。
…（２）ここで、量子化誤差Ｅ（ｚ）は
、通常、入力信号Ｘ（ｚ）とは無相関であり、周波数特
性もフラットであると考えられている。この結果、上記
ΣΔ型Ｄ／Ａ変換器の雑音周波数特性は、当該変換器の
クロックの周期をＴとすれば、次式（３）で表すことが
できる。
【０００９】
（１−ｅｊωＴ）＝ｊωＴ
…（３）但し、ωは角
周波数であり、ωＴ＜＜１とする。
…（３）但し、ωは角
周波数であり、ωＴ＜＜１とする。
【００１０】つまり、サンプリング周波数ｆＳ に比べ
て信号周波数帯域ｆＢ を十分に低くすれば、雑音のパ
ワ−はサンプリング周波数（ｆＳ ）２ に比例するた
め、サンプリング周波数ｆＳ を２倍にするごとに、信
号周波数帯域ｆＢ でのＳ／Ｎ値は９ｄＢ改善される。
て信号周波数帯域ｆＢ を十分に低くすれば、雑音のパ
ワ−はサンプリング周波数（ｆＳ ）２ に比例するた
め、サンプリング周波数ｆＳ を２倍にするごとに、信
号周波数帯域ｆＢ でのＳ／Ｎ値は９ｄＢ改善される。
【００１１】図９は、高次のΣΔ変調器を用いたΣΔ型
Ｄ／Ａ変換器を示している。このＤ／Ａ変換器は、ｍ段
の積分回路１９を有し、次式（４）で示すような伝達特
性を持っている。
Ｄ／Ａ変換器を示している。このＤ／Ａ変換器は、ｍ段
の積分回路１９を有し、次式（４）で示すような伝達特
性を持っている。
【００１２】
Ｙ（ｚ）＝Ｘ（ｚ）＋（１−ｚ−１）ｍ ・Ｅ（ｚ
） …（４）但し、ｍは次数である。
） …（４）但し、ｍは次数である。
【００１３】上記高次のΣΔ変調器を用いたΣΔ型Ｄ／
Ａ変換器では、サンプリング周波数ｆＳ を２倍にする
ごとに、信号周波数帯域ｆＢ でのＳ／Ｎ値は３×（２
ｍ＋１）ｄＢ改善される。
Ａ変換器では、サンプリング周波数ｆＳ を２倍にする
ごとに、信号周波数帯域ｆＢ でのＳ／Ｎ値は３×（２
ｍ＋１）ｄＢ改善される。
【００１４】図１０は、図９に示す高次のΣΔ変調器を
用いたΣΔ型Ｄ／Ａ変換器と全く等価であるΣΔ型Ｄ／
Ａ変換器である。図１０において、２０はフィルタ回路
を示している。このΣΔ型Ｄ／Ａ変換器の伝達関数Ｈ（
ｚ）を次式（５）に示すようにすれば、ｍ次のΣΔ型Ｄ
／Ａ変換器が構成される。
用いたΣΔ型Ｄ／Ａ変換器と全く等価であるΣΔ型Ｄ／
Ａ変換器である。図１０において、２０はフィルタ回路
を示している。このΣΔ型Ｄ／Ａ変換器の伝達関数Ｈ（
ｚ）を次式（５）に示すようにすれば、ｍ次のΣΔ型Ｄ
／Ａ変換器が構成される。
【００１５】
Ｈ（ｚ）＝１−（１−ｚ−１）ｍ
…（５）図８〜図１０に
示すようなΣΔ型Ｄ／Ａ変換器では、性能を向上させる
ためには、サンプリングレ−トを上げる、またはΣΔ変
調器の次数を上げる、といういずれかの処置を行わなけ
ればならない。しかしながら、サンプリングレ−トが所
定値以上になると、Ｄ／Ａ変換回路の変換速度が当該サ
ンプリングレ−トに対応できなくなり、性能が劣化する
という欠点がある。また、ΣΔ変調器の次数を上げると
、安定度が低下し、リミッタで出力振幅を制御する必要
が生じるため、性能の改善が図れないという欠点がある
。
…（５）図８〜図１０に
示すようなΣΔ型Ｄ／Ａ変換器では、性能を向上させる
ためには、サンプリングレ−トを上げる、またはΣΔ変
調器の次数を上げる、といういずれかの処置を行わなけ
ればならない。しかしながら、サンプリングレ−トが所
定値以上になると、Ｄ／Ａ変換回路の変換速度が当該サ
ンプリングレ−トに対応できなくなり、性能が劣化する
という欠点がある。また、ΣΔ変調器の次数を上げると
、安定度が低下し、リミッタで出力振幅を制御する必要
が生じるため、性能の改善が図れないという欠点がある
。
【００１６】
【発明が解決しようとする課題】このように、従来は、
ΣΔ型Ｄ／Ａ変換器の性能を向上させるため、サンプリ
ングレ−トを上げると、Ｄ／Ａ変換回路の変換速度が当
該サンプリングレ−トに対応できなくなり、性能が劣化
するという欠点があった。また、ΣΔ変調器の次数を上
げると、安定度が低下し、リミッタで出力振幅を制御す
る必要が生じ、性能の改善が図れないという欠点があっ
た。
ΣΔ型Ｄ／Ａ変換器の性能を向上させるため、サンプリ
ングレ−トを上げると、Ｄ／Ａ変換回路の変換速度が当
該サンプリングレ−トに対応できなくなり、性能が劣化
するという欠点があった。また、ΣΔ変調器の次数を上
げると、安定度が低下し、リミッタで出力振幅を制御す
る必要が生じ、性能の改善が図れないという欠点があっ
た。
【００１７】本発明は、上記欠点を解決すべくなされた
ものであり、ΣΔ変調器を用いたΣΔ型Ｄ／Ａ変換器に
おいて、サンプリングレ−トを上げること、およびΣΔ
変調器の次数を上げることなしに、その性能を向上させ
ることができるΣΔ型Ｄ／Ａ変換器システムを提供する
ことを目的とする。
ものであり、ΣΔ変調器を用いたΣΔ型Ｄ／Ａ変換器に
おいて、サンプリングレ−トを上げること、およびΣΔ
変調器の次数を上げることなしに、その性能を向上させ
ることができるΣΔ型Ｄ／Ａ変換器システムを提供する
ことを目的とする。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のΣΔ型Ｄ／Ａ変換器システムは、複数の同
一のディジタル信号にそれぞれ異なる直流オフセットを
加算する手段と、前記直流オフセットが加算された前記
複数のディジタル信号を複数のアナログ信号に変換する
複数のΣΔ型Ｄ／Ａ変換器と、変換された前記複数のア
ナログ信号を加算して出力する出力手段とを備えている
。
に、本発明のΣΔ型Ｄ／Ａ変換器システムは、複数の同
一のディジタル信号にそれぞれ異なる直流オフセットを
加算する手段と、前記直流オフセットが加算された前記
複数のディジタル信号を複数のアナログ信号に変換する
複数のΣΔ型Ｄ／Ａ変換器と、変換された前記複数のア
ナログ信号を加算して出力する出力手段とを備えている
。
【００１９】
【作用】上記構成によれば、同一の複数のディジタル信
号には、それぞれ異なる直流オフセットが加算され、こ
の後、ΣΔ型Ｄ／Ａ変換器により前記複数のディジタル
信号を複数のアナログ信号に変換している。また、前記
複数のアナログ信号を加算した後、出力している。この
ため、サンプリングレ−トを上げること、およびΣΔ変
調器の次数を上げることなしに、その性能を向上させる
ことができる。
号には、それぞれ異なる直流オフセットが加算され、こ
の後、ΣΔ型Ｄ／Ａ変換器により前記複数のディジタル
信号を複数のアナログ信号に変換している。また、前記
複数のアナログ信号を加算した後、出力している。この
ため、サンプリングレ−トを上げること、およびΣΔ変
調器の次数を上げることなしに、その性能を向上させる
ことができる。
【００２０】
【実施例】以下、図面を参照しながら本発明の一実施例
について詳細に説明する。
について詳細に説明する。
【００２１】図１は、本発明のΣΔ型Ｄ／Ａ変換器シス
テムの基本構成を示すものである。図１において、本シ
ステムの入力ノ−ド３０には、ｋ個の加算器３１１ ，
３１２ ，…，３１ｋ が並列状に接続されている。そ
れぞれの加算器３１１ ，３１２ ，…，３１ｋは、例
えば図８〜図１０に示すような構成を有するΣΔ型Ｄ／
Ａ変換器３２１ ，３２２ ，…，３２ｋ に接続され
ている。ｋ個のΣΔ型Ｄ／Ａ変換器３２１ ，３２２
，…，３２ｋ は、それぞれ抵抗３３を介して、本シス
テムの出力ノ−ド３４に接続されている。
テムの基本構成を示すものである。図１において、本シ
ステムの入力ノ−ド３０には、ｋ個の加算器３１１ ，
３１２ ，…，３１ｋ が並列状に接続されている。そ
れぞれの加算器３１１ ，３１２ ，…，３１ｋは、例
えば図８〜図１０に示すような構成を有するΣΔ型Ｄ／
Ａ変換器３２１ ，３２２ ，…，３２ｋ に接続され
ている。ｋ個のΣΔ型Ｄ／Ａ変換器３２１ ，３２２
，…，３２ｋ は、それぞれ抵抗３３を介して、本シス
テムの出力ノ−ド３４に接続されている。
【００２２】上記ΣΔ型Ｄ／Ａ変換器システムは、以下
に示すような動作を行う。まず、本システムの入力ノ−
ド３０からディジタル信号が入力され、このディジタル
信号は、それぞれｋ（ｋは２以上の自然数）個の加算器
３１１ ，３１２ ，…，３１ｋ に入力される。また
、ｋ個の加算器３１１ ，３１２ ，…，３１ｋ には
、それぞれ異なったＤＣ（直流）オフセットが入力され
る。例えば、加算器３１１ には、ＤＣオフセット手段
３５１ から発生されたＤＣオフセット１が入力され、
加算器３１２ には、ＤＣオフセット手段３５２ から
発生されたＤＣオフセット２が入力され、同様に加算器
３１ｋ には、ＤＣオフセット手段３５ｋ から発生さ
れたＤＣオフセットｋが入力される。加算器３１１ ，
３１２ ，…，３１ｋ では、ディジタル信号とＤＣオ
フセットとが加算される。加算器３１１ ，３１２ ，
…，３１ｋ の出力信号は、それぞれΣΔ型Ｄ／Ａ変換
器３２１ ，３２２ ，…，３２ｋ に入力される。
に示すような動作を行う。まず、本システムの入力ノ−
ド３０からディジタル信号が入力され、このディジタル
信号は、それぞれｋ（ｋは２以上の自然数）個の加算器
３１１ ，３１２ ，…，３１ｋ に入力される。また
、ｋ個の加算器３１１ ，３１２ ，…，３１ｋ には
、それぞれ異なったＤＣ（直流）オフセットが入力され
る。例えば、加算器３１１ には、ＤＣオフセット手段
３５１ から発生されたＤＣオフセット１が入力され、
加算器３１２ には、ＤＣオフセット手段３５２ から
発生されたＤＣオフセット２が入力され、同様に加算器
３１ｋ には、ＤＣオフセット手段３５ｋ から発生さ
れたＤＣオフセットｋが入力される。加算器３１１ ，
３１２ ，…，３１ｋ では、ディジタル信号とＤＣオ
フセットとが加算される。加算器３１１ ，３１２ ，
…，３１ｋ の出力信号は、それぞれΣΔ型Ｄ／Ａ変換
器３２１ ，３２２ ，…，３２ｋ に入力される。
【００２３】ΣΔ型Ｄ／Ａ変換器３２１ ，３２２ ，
…，３２ｋ では、量子化器を有するために、量子化ノ
イズが発生する。ところが、この量子化ノイズの波形は
、ディジタル信号（入力信号）に依存する。そこで、互
いに異なるＤＣオフセットが加算された各ディジタル信
号を、所定のΣΔ型Ｄ／Ａ変換器３２１ ，３２２ ，
…，３２ｋ へ入力してやると、そのΣΔ型Ｄ／Ａ変換
器３２１ ，３２２ ，…，３２ｋ では、それぞれ互
いに異なる量子化ノイズが発生する。
…，３２ｋ では、量子化器を有するために、量子化ノ
イズが発生する。ところが、この量子化ノイズの波形は
、ディジタル信号（入力信号）に依存する。そこで、互
いに異なるＤＣオフセットが加算された各ディジタル信
号を、所定のΣΔ型Ｄ／Ａ変換器３２１ ，３２２ ，
…，３２ｋ へ入力してやると、そのΣΔ型Ｄ／Ａ変換
器３２１ ，３２２ ，…，３２ｋ では、それぞれ互
いに異なる量子化ノイズが発生する。
【００２４】つまり、ｋ個の同一のディジタル信号に、
互いに異なるＤＣオフセットを加え、この後、そのディ
ジタル信号をΣΔ型Ｄ／Ａ変換器に入力してやれば、Σ
Δ型Ｄ／Ａ変換器の間で概略相関がない量子化ノイズが
発生する。また、ΣΔ型Ｄ／Ａ変換器の出力信号（アナ
ログ信号）を加算してやれば、ディジタル信号に対応し
たアナログ信号はｋ倍されるが、量子化ノイズはｋ１／
２ 倍される。これは、それぞれのΣΔ型Ｄ／Ａ変換器
で発生する量子化ノイズは、互いに相互相関がないので
、ΣΔ型Ｄ／Ａ変換器の出力信号を加算しても、量子化
ノイズは、単なるパワ−の加算にとどまり、同一のΣΔ
型Ｄ／Ａ変換器を使用したと仮定すると、各ノイズパワ
−の平均値は同じとなるからである。これにより、Ｓ／
Ｎ値は、１０・ｌｏｇ｛ｋ｝ｄＢだけ改善される。
互いに異なるＤＣオフセットを加え、この後、そのディ
ジタル信号をΣΔ型Ｄ／Ａ変換器に入力してやれば、Σ
Δ型Ｄ／Ａ変換器の間で概略相関がない量子化ノイズが
発生する。また、ΣΔ型Ｄ／Ａ変換器の出力信号（アナ
ログ信号）を加算してやれば、ディジタル信号に対応し
たアナログ信号はｋ倍されるが、量子化ノイズはｋ１／
２ 倍される。これは、それぞれのΣΔ型Ｄ／Ａ変換器
で発生する量子化ノイズは、互いに相互相関がないので
、ΣΔ型Ｄ／Ａ変換器の出力信号を加算しても、量子化
ノイズは、単なるパワ−の加算にとどまり、同一のΣΔ
型Ｄ／Ａ変換器を使用したと仮定すると、各ノイズパワ
−の平均値は同じとなるからである。これにより、Ｓ／
Ｎ値は、１０・ｌｏｇ｛ｋ｝ｄＢだけ改善される。
【００２５】なお、図１において、それぞれのＤＣオフ
セット１〜ｋが非常に接近していると、互いに異なる量
子化ノイズであっても、相互の相関が強く、ΣΔ型Ｄ／
Ａ変換器の出力信号を加算すると、可聴帯域でビ−ト成
分が発生すると考えられる。そこで、実験では、ＤＣオ
フセット１〜ｋの値の相互の間隔を、ΣΔ型Ｄ／Ａ変換
器のフルスケ−ル値の０．２％程度以上とすれば、可聴
帯域におけるビ−ト成分はほぼなくなるため、量子化ノ
イズは、実質的に相互に相関がないと考えてよいことが
わかっている。
セット１〜ｋが非常に接近していると、互いに異なる量
子化ノイズであっても、相互の相関が強く、ΣΔ型Ｄ／
Ａ変換器の出力信号を加算すると、可聴帯域でビ−ト成
分が発生すると考えられる。そこで、実験では、ＤＣオ
フセット１〜ｋの値の相互の間隔を、ΣΔ型Ｄ／Ａ変換
器のフルスケ−ル値の０．２％程度以上とすれば、可聴
帯域におけるビ−ト成分はほぼなくなるため、量子化ノ
イズは、実質的に相互に相関がないと考えてよいことが
わかっている。
【００２６】また、通常、ＤＣオフセットは、その後の
回路においてコンデンサなどにより除去できるため、問
題はない。
回路においてコンデンサなどにより除去できるため、問
題はない。
【００２７】図２および図３は、１ビットΣΔ型変調器
を４個使用した場合の本システムの構成例を示すもので
ある。本例では、量子化が１ビットであるため、通常、
Ｄ／Ａ変換回路にはＣＭＯＳインバ−タが使用される。 しかし、１ビットデ−タにジッタがあると、Ｄ／Ａ変換
器の性能を劣化させる。そこで、図３に示すように、ジ
ッタのないクロックＣＫを用いたＤＦＦで同期を取り直
している。なお、出力インバ−タの波形の立ち上がりと
立ち下がりの違いによる２次歪みを打ち消すために、変
換されたアナログ信号の正転信号を出力する正転出力端
子３５と、前記アナログ信号の反転信号を出力する反転
出力端子３６を設け、これら正転信号と反転信号を図４
に示すようなアナログ引算回路へ入力させてもよい。
を４個使用した場合の本システムの構成例を示すもので
ある。本例では、量子化が１ビットであるため、通常、
Ｄ／Ａ変換回路にはＣＭＯＳインバ−タが使用される。 しかし、１ビットデ−タにジッタがあると、Ｄ／Ａ変換
器の性能を劣化させる。そこで、図３に示すように、ジ
ッタのないクロックＣＫを用いたＤＦＦで同期を取り直
している。なお、出力インバ−タの波形の立ち上がりと
立ち下がりの違いによる２次歪みを打ち消すために、変
換されたアナログ信号の正転信号を出力する正転出力端
子３５と、前記アナログ信号の反転信号を出力する反転
出力端子３６を設け、これら正転信号と反転信号を図４
に示すようなアナログ引算回路へ入力させてもよい。
【００２８】図５は、図２および図３に示す１ビットΣ
Δ型変調器を用いたΣΔ型Ｄ／Ａ変換器システムのＤＣ
オフセット１〜４の値の一例を示すものである。本例で
は、ＤＣオフセット１〜４の値はプラスとしているが、
マイナスであっても構わない。また、ＤＣオフセット１
〜４の位置関係は、図５に示すものに限られず、任意に
決めることができる。必要なことは、上述したように、
ＤＣオフセット１〜４の値の相互の間隔を、ΣΔ型Ｄ／
Ａ変換器のフルスケ−ル値の０．２％程度以上とするこ
とである。これにより、量子化ノイズは、Ｄ／Ａ変換器
相互で実質的に相関がなくなる。
Δ型変調器を用いたΣΔ型Ｄ／Ａ変換器システムのＤＣ
オフセット１〜４の値の一例を示すものである。本例で
は、ＤＣオフセット１〜４の値はプラスとしているが、
マイナスであっても構わない。また、ＤＣオフセット１
〜４の位置関係は、図５に示すものに限られず、任意に
決めることができる。必要なことは、上述したように、
ＤＣオフセット１〜４の値の相互の間隔を、ΣΔ型Ｄ／
Ａ変換器のフルスケ−ル値の０．２％程度以上とするこ
とである。これにより、量子化ノイズは、Ｄ／Ａ変換器
相互で実質的に相関がなくなる。
【００２９】図６（ａ）は、複数のΣΔ型Ｄ／Ａ変換器
の出力信号の加算によるＳ／Ｎ値の改善を説明するもの
である。同一の信号成分ｅｉ と相互に相関がないノイ
ズｅｎｊ（ｊ＝１，２，…，ｋ）を抵抗Ｒを介して一点
に結線し、これを電流入力アンプで増幅する。ノイズの
相関がないことを利用すると、破線で囲まれた部分は、
図６（ｂ）に示すような等価回路に置き換えることがで
きる。ここで、ノイズｅｎｊの分散Ｖ（ｅｎ ）は、一
定であると仮定できるため、 ｅ０ ＝ｅｉ ＋ｅＮ
…
（６） Ｖ（ｅＮ ）＝（１／ｋ）・Ｖ（ｅｎ ）
…（７） Ｓ／
Ｎ［ｄＢ］＝１０・ｌｏｇ｛Ｖ（ｅｉ ）／Ｖ（ｅＮ
）｝ ＝１０・ｌｏｇ
｛Ｖ（ｅｉ ）／Ｖ（ｅｎ ）｝
＋１０・ｌｏｇ｛ｋ｝
…（８）但し、Ｖ（ｅＮ ）はｅＮ
の分散、Ｖ（ｅｉ ）はｅｉ の分散である。
の出力信号の加算によるＳ／Ｎ値の改善を説明するもの
である。同一の信号成分ｅｉ と相互に相関がないノイ
ズｅｎｊ（ｊ＝１，２，…，ｋ）を抵抗Ｒを介して一点
に結線し、これを電流入力アンプで増幅する。ノイズの
相関がないことを利用すると、破線で囲まれた部分は、
図６（ｂ）に示すような等価回路に置き換えることがで
きる。ここで、ノイズｅｎｊの分散Ｖ（ｅｎ ）は、一
定であると仮定できるため、 ｅ０ ＝ｅｉ ＋ｅＮ
…
（６） Ｖ（ｅＮ ）＝（１／ｋ）・Ｖ（ｅｎ ）
…（７） Ｓ／
Ｎ［ｄＢ］＝１０・ｌｏｇ｛Ｖ（ｅｉ ）／Ｖ（ｅＮ
）｝ ＝１０・ｌｏｇ
｛Ｖ（ｅｉ ）／Ｖ（ｅｎ ）｝
＋１０・ｌｏｇ｛ｋ｝
…（８）但し、Ｖ（ｅＮ ）はｅＮ
の分散、Ｖ（ｅｉ ）はｅｉ の分散である。
【００３０】上式（８）から、Ｓ／Ｎが１０・ｌｏｇ｛
ｋ｝［ｄＢ］だけ改善されることが容易に理解できる。 また、いずれか一つの信号源にビ−ト成分が含まれてい
ると、同様の理由により、出力では、ビ−ト成分が２０
・ｌｏｇ｛ｋ｝［ｄＢ］だけ改善される。
ｋ｝［ｄＢ］だけ改善されることが容易に理解できる。 また、いずれか一つの信号源にビ−ト成分が含まれてい
ると、同様の理由により、出力では、ビ−ト成分が２０
・ｌｏｇ｛ｋ｝［ｄＢ］だけ改善される。
【００３１】通常、ΣΔ型Ｄ／Ａ変換器は、高周波パル
ス成分を多量に含んでいるため、そのままオペアンプに
入力させると、大きなスル−レ−ト歪みを発生すること
がある。これを防ぐためには、例えば図７に示すような
２〜３段のＣＲフィルタを設けるのが効果的である。な
お、図７において、Ｒ１ 〜Ｒ３ は抵抗、Ｃ１ 〜Ｃ
３ はコンデンサ、Ａｍｐはオペアンプである。なお、
オペアンプＡｍｐは、ボルテ−ジフォロアとなっている
が、電流アンプであってもよい。
ス成分を多量に含んでいるため、そのままオペアンプに
入力させると、大きなスル−レ−ト歪みを発生すること
がある。これを防ぐためには、例えば図７に示すような
２〜３段のＣＲフィルタを設けるのが効果的である。な
お、図７において、Ｒ１ 〜Ｒ３ は抵抗、Ｃ１ 〜Ｃ
３ はコンデンサ、Ａｍｐはオペアンプである。なお、
オペアンプＡｍｐは、ボルテ−ジフォロアとなっている
が、電流アンプであってもよい。
【００３２】
【発明の効果】以上、説明したように、本発明のシグマ
デルタ型Ｄ／Ａ変換器システムによれば次のような効果
を奏する。
デルタ型Ｄ／Ａ変換器システムによれば次のような効果
を奏する。
【００３３】従来のΣΔ型Ｄ／Ａ変換器では、サンプリ
ングレ−トを上げること、またはΣΔ変調器の次数を高
くすることにより性能の向上を図っていたため、一定限
度以上に性能を向上させることができなかった。これに
対し、本発明では、ｋ個のΣΔ型Ｄ／Ａ変換器を用いる
ことにより、Ｓ／Ｎ値を１０・ｌｏｇ｛ｋ｝［ｄＢ］だ
け改善できるのみならず、量子化ノイズに含まれる有害
なビ−ト成分を２０・ｌｏｇ｛ｋ｝［ｄＢ］も制御する
ことができる。これによって、従来にない高精度なＤ／
Ａ変換器を構成することができ、ＬＳＩ内に回路を構成
することも可能である。
ングレ−トを上げること、またはΣΔ変調器の次数を高
くすることにより性能の向上を図っていたため、一定限
度以上に性能を向上させることができなかった。これに
対し、本発明では、ｋ個のΣΔ型Ｄ／Ａ変換器を用いる
ことにより、Ｓ／Ｎ値を１０・ｌｏｇ｛ｋ｝［ｄＢ］だ
け改善できるのみならず、量子化ノイズに含まれる有害
なビ−ト成分を２０・ｌｏｇ｛ｋ｝［ｄＢ］も制御する
ことができる。これによって、従来にない高精度なＤ／
Ａ変換器を構成することができ、ＬＳＩ内に回路を構成
することも可能である。
【図１】本発明の一実施例に係わるΣΔ型Ｄ／Ａ変換器
システムを示す回路図。
システムを示す回路図。
【図２】本発明の他の実施例に係わるΣΔ型Ｄ／Ａ変換
器システムを示す回路図。
器システムを示す回路図。
【図３】本発明の他の実施例に係わるΣΔ型Ｄ／Ａ変換
器システムを示す回路図。
器システムを示す回路図。
【図４】アナログ引算回路を示す回路図。
【図５】ＤＣオフセット１〜４の値の一例を示す図。
【図６】本発明の効果を示す回路図。
【図７】本発明の他の実施例に係わるΣΔ型Ｄ／Ａ変換
器システムを示す回路図。
器システムを示す回路図。
【図８】従来のΣΔ型Ｄ／Ａ変換器を示す回路図。
【図９】従来のΣΔ型Ｄ／Ａ変換器を示す回路図。
【図１０】従来のΣΔ型Ｄ／Ａ変換器を示す回路図。
３０：入力ノ−ド、３１１ ，３１２ ，…，３１ｋ
：加算器、３２１ ，３２２ ，…，３２ｋ ：ΣΔ型
Ｄ／Ａ変換器、３４：出力ノ−ド、３５：正転出力端子
、３６：反転出力端子。
：加算器、３２１ ，３２２ ，…，３２ｋ ：ΣΔ型
Ｄ／Ａ変換器、３４：出力ノ−ド、３５：正転出力端子
、３６：反転出力端子。
Claims (4)
- 【請求項１】 複数の同一のディジタル信号にそれぞ
れ異なる直流オフセットを加算する手段と、前記直流オ
フセットが加算された前記複数のディジタル信号を複数
のアナログ信号に変換する複数のシグマデルタ型Ｄ／Ａ
変換器と、変換された前記複数のアナログ信号を加算し
て出力する出力手段とを具備することを特徴とするシグ
マデルタ型Ｄ／Ａ変換器システム。 - 【請求項２】 前記複数の同一のディジタル信号に加
算される直流オフセットの値は、前記複数のシグマデル
タ型Ｄ／Ａ変換器のフルスケ−ル値の０．２％程度以上
に互いに離れていることを特徴とする請求項１記載のシ
グマデルタ型Ｄ／Ａ変換器システム。 - 【請求項３】 前記複数のシグマデルタ型Ｄ／Ａ変換
器は、それぞれ直流オフセットが加算されたディジタル
信号と帰還信号とを加算する加算器と、前記加算器の出
力信号を量子化する量子化器と、前記量子化器の出力信
号と前記加算器の出力信号との差を算出する減算器と、
前記減算器の出力信号をディジタル処理して前記帰還信
号を生成するフィルタ回路と、前記量子化器の出力信号
をアナログ信号に変換するＤ／Ａ変換回路とから構成さ
れていることを特徴とする請求項１記載のシグマデルタ
型Ｄ／Ａ変換器システム。 - 【請求項４】 前記出力手段は、前記複数のアナログ
信号が加算された信号を出力する正転出力端子と、前記
信号の反転信号を出力する反転出力端子とを備えている
ことを特徴とする請求項１記載のシグマデルタ型Ｄ／Ａ
変換器システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089012A JP2547902B2 (ja) | 1991-03-29 | 1991-03-29 | シグマデルタ型ｄ／ａ変換器システム |
| KR1019920004793A KR960003089B1 (ko) | 1991-03-29 | 1992-03-25 | 시그마ㆍ델타형 d/a 변환기 시스템 |
| DE69213063T DE69213063T2 (de) | 1991-03-29 | 1992-03-27 | Sigma-Delta Digital/Analog Wandlersystem mit reduziertem Quantisierungsgeräusch |
| US07/858,486 US5225835A (en) | 1991-03-29 | 1992-03-27 | Sigma delta type digital/analog converter system |
| EP92105302A EP0506079B1 (en) | 1991-03-29 | 1992-03-27 | Sigma delta type digital/analog converter system with reduced quantization error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089012A JP2547902B2 (ja) | 1991-03-29 | 1991-03-29 | シグマデルタ型ｄ／ａ変換器システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04302222A true JPH04302222A (ja) | 1992-10-26 |
| JP2547902B2 JP2547902B2 (ja) | 1996-10-30 |
Family
ID=13959000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3089012A Expired - Lifetime JP2547902B2 (ja) | 1991-03-29 | 1991-03-29 | シグマデルタ型ｄ／ａ変換器システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5225835A (ja) |
| EP (1) | EP0506079B1 (ja) |
| JP (1) | JP2547902B2 (ja) |
| KR (1) | KR960003089B1 (ja) |
| DE (1) | DE69213063T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9209498D0 (en) * | 1992-05-01 | 1992-06-17 | Univ Waterloo | Multi-bit dac with dynamic element matching |
| DE4406326C1 (de) * | 1994-02-28 | 1995-02-16 | Ant Nachrichtentech | D/A-Wandler mit erhöhter Auflösung |
| DE4408181A1 (de) * | 1994-03-11 | 1995-09-14 | Ant Nachrichtentech | Verfahren zur Linearisierung von Unstetigkeiten in der Übertragungskennlinie eines D/A-Wandlers sowie Anordnung und Anwendung |
| US5995030A (en) * | 1995-02-16 | 1999-11-30 | Advanced Micro Devices | Apparatus and method for a combination D/A converter and FIR filter employing active current division from a single current source |
| JP2993399B2 (ja) * | 1995-05-08 | 1999-12-20 | ヤマハ株式会社 | Ｄ／ａコンバータ回路 |
| US6097251A (en) * | 1998-05-29 | 2000-08-01 | Telefonaktiebolaget Lm Ericsson | Pre-recorded sigma delta values for power amplifier control |
| JP3433655B2 (ja) * | 1997-10-14 | 2003-08-04 | ヤマハ株式会社 | 波形整形装置およびσδ型ｄ／ａ変換装置 |
| US6300892B2 (en) | 1998-07-07 | 2001-10-09 | Infineon Technologies Ag | Linearized multibit digital/analog converter and its use in a multibit delta-sigma analog/digital converter |
| DE19948374A1 (de) * | 1999-10-07 | 2001-04-12 | Siemens Ag | Sigma-Delta-Modulator |
| DE10036722C1 (de) * | 2000-07-27 | 2002-02-28 | Infineon Technologies Ag | Frequenzverdopplungsschaltung |
| JP4791505B2 (ja) * | 2008-04-24 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | Δς型ａ／ｄ変換器 |
| USD771374S1 (en) | 2015-02-05 | 2016-11-15 | Shifra Pomerantz | Waterproof arm band |
| USD774751S1 (en) | 2015-02-05 | 2016-12-27 | Shifra Pomerantz | Athletic arm band |
| US9954547B1 (en) * | 2017-08-03 | 2018-04-24 | Macom Connectivity Solutions, Llc | High frequency digital-to-analog conversion by time-interleaving without return-to-zero |
| US11221400B2 (en) * | 2018-03-27 | 2022-01-11 | Omnivision Technologies, Inc. | Dual mode stacked photomultipliers suitable for use in long range time of flight applications |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01305725A (ja) * | 1988-04-18 | 1989-12-11 | Thomson Consumer Electron Inc | ディジタル・アナログ変換装置 |
| JPH02134010A (ja) * | 1988-11-15 | 1990-05-23 | Sony Corp | 信号処理装置 |
| JPH02184119A (ja) * | 1989-01-11 | 1990-07-18 | Toshiba Corp | オーバーサンプリング形デジタル―アナログ変換回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4588979A (en) * | 1984-10-05 | 1986-05-13 | Dbx, Inc. | Analog-to-digital converter |
| JP3012887B2 (ja) * | 1989-03-13 | 2000-02-28 | 日本テキサス・インスツルメンツ株式会社 | 信号変換装置 |
| US5061925A (en) * | 1990-08-22 | 1991-10-29 | Crystal Semiconductor Corporation | Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections |
-
1991
- 1991-03-29 JP JP3089012A patent/JP2547902B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-25 KR KR1019920004793A patent/KR960003089B1/ko not_active Expired - Fee Related
- 1992-03-27 EP EP92105302A patent/EP0506079B1/en not_active Expired - Lifetime
- 1992-03-27 DE DE69213063T patent/DE69213063T2/de not_active Expired - Fee Related
- 1992-03-27 US US07/858,486 patent/US5225835A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01305725A (ja) * | 1988-04-18 | 1989-12-11 | Thomson Consumer Electron Inc | ディジタル・アナログ変換装置 |
| JPH02134010A (ja) * | 1988-11-15 | 1990-05-23 | Sony Corp | 信号処理装置 |
| JPH02184119A (ja) * | 1989-01-11 | 1990-07-18 | Toshiba Corp | オーバーサンプリング形デジタル―アナログ変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2547902B2 (ja) | 1996-10-30 |
| EP0506079A1 (en) | 1992-09-30 |
| EP0506079B1 (en) | 1996-08-28 |
| US5225835A (en) | 1993-07-06 |
| DE69213063D1 (de) | 1996-10-02 |
| DE69213063T2 (de) | 1997-02-06 |
| KR960003089B1 (ko) | 1996-03-04 |
| KR920019104A (ko) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103229A (en) | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization | |
| US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
| EP0513241B1 (en) | Sigma delta modulator | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| EP1540827B1 (en) | Noise shaping circuits and methods with feedback steering overload compensation and systems using the same | |
| JP3112605B2 (ja) | Ｄ／ａ変換回路 | |
| JP2547902B2 (ja) | シグマデルタ型ｄ／ａ変換器システム | |
| CN101882931A (zh) | Δς调制器 | |
| CN117595881A (zh) | 德尔塔-西格玛调制器及其操作方法 | |
| US20030031245A1 (en) | Modulator for digital amplifier | |
| JP3371681B2 (ja) | 信号処理装置 | |
| JP2753126B2 (ja) | ディジタル・シグマデルタ変調器 | |
| JP3362718B2 (ja) | マルチビット−デルタシグマａｄ変換器 | |
| JP3226657B2 (ja) | Δςモジュレータ | |
| JPH02184119A (ja) | オーバーサンプリング形デジタル―アナログ変換回路 | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| JP2004007827A (ja) | Ａ／ｄ変換装置およびそのａ／ｄ変換方法 | |
| JP3489417B2 (ja) | Ａ／ｄ変換装置およびそのａ／ｄ変換方法 | |
| JP3761782B2 (ja) | 線形化されたマルチビットデジタル／アナログ変換器およびマルチビットデルタシグマアナログ／デジタル変換器におけるその適用 | |
| JP2018121290A (ja) | 連続時間型デルタシグマａｄｃ回路 | |
| JPH01101027A (ja) | 量子化器 | |
| JPH05160735A (ja) | オーバサンプリングａ／ｄ変換器用σδ変調器 | |
| JPH04263518A (ja) | Ａ／ｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 15 |