JPH04304514A - 擬似ディスクレスシステム - Google Patents
擬似ディスクレスシステムInfo
- Publication number
- JPH04304514A JPH04304514A JP3068651A JP6865191A JPH04304514A JP H04304514 A JPH04304514 A JP H04304514A JP 3068651 A JP3068651 A JP 3068651A JP 6865191 A JP6865191 A JP 6865191A JP H04304514 A JPH04304514 A JP H04304514A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- auxiliary storage
- power
- pseudo
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ハードディスク等の
補助記憶装置から主記憶メモリ（単に主記憶とも略記す
る）へプログラムをローディングし、そのローディング
されたプログラムのみで動作するコンピュータシステム
であって、常時は前記補助記憶装置の運転を停止するよ
うにしたシステムとしての擬似ディスクレスシステムに
関する。なお以下各図において同一の符号は同一もしく
は相当部分を示す。
補助記憶装置から主記憶メモリ（単に主記憶とも略記す
る）へプログラムをローディングし、そのローディング
されたプログラムのみで動作するコンピュータシステム
であって、常時は前記補助記憶装置の運転を停止するよ
うにしたシステムとしての擬似ディスクレスシステムに
関する。なお以下各図において同一の符号は同一もしく
は相当部分を示す。
【０００２】
【従来の技術】従来のコンピュータシステムでは、シス
テム全体の電源ＯＮ／ＯＦＦと連動して、補助記憶装置
の電源もＯＮ／ＯＦＦされている。従って、コンピュー
タシステムが動作中は、補助記憶装置の電源もＯＮのま
まである。
テム全体の電源ＯＮ／ＯＦＦと連動して、補助記憶装置
の電源もＯＮ／ＯＦＦされている。従って、コンピュー
タシステムが動作中は、補助記憶装置の電源もＯＮのま
まである。
【０００３】
【発明が解決しようとする課題】ハードディスク等の補
助記憶装置は、機械的な部品が使用されており、その部
品の寿命により動作可能な時間に限りがあるため、この
ことがシステム全体の故障率を悪化させる要因となって
いる。そこでこの発明の課題は、補助記憶装置の機械的
な部品の寿命を極力延ばし、運用時の故障率を低くする
ことができる高信頼性のコンピュータシステムとしての
擬似ディスクレスシステムを提供することを課題とする
。
助記憶装置は、機械的な部品が使用されており、その部
品の寿命により動作可能な時間に限りがあるため、この
ことがシステム全体の故障率を悪化させる要因となって
いる。そこでこの発明の課題は、補助記憶装置の機械的
な部品の寿命を極力延ばし、運用時の故障率を低くする
ことができる高信頼性のコンピュータシステムとしての
擬似ディスクレスシステムを提供することを課題とする
。
【０００４】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の擬似ディスクレスシステムは、ハード
ディスク等の補助記憶装置（５など）を持ち、この補助
記憶装置から主記憶メモリ（３など）ヘローディングさ
れたプログラムのみによって動作するコンピュータシス
テム（１，１０など）において、前記コンピュータシス
テムの電源（１１など）の投入時、またはこのシステム
のリセット時に前記補助記憶装置の電源（１１など）を
オンし、前記補助記憶装置から前記主記憶メモリへのプ
ログラムのローディング後にこのシステムのコンピュー
タ（ＣＰＵ２など）の指令によってこの補助記憶装置の
前記電源をオフする開閉手段（ディジタル出力回路８，
スイッチ６Ａなど）を備えたものとし、
めに、請求項１の擬似ディスクレスシステムは、ハード
ディスク等の補助記憶装置（５など）を持ち、この補助
記憶装置から主記憶メモリ（３など）ヘローディングさ
れたプログラムのみによって動作するコンピュータシス
テム（１，１０など）において、前記コンピュータシス
テムの電源（１１など）の投入時、またはこのシステム
のリセット時に前記補助記憶装置の電源（１１など）を
オンし、前記補助記憶装置から前記主記憶メモリへのプ
ログラムのローディング後にこのシステムのコンピュー
タ（ＣＰＵ２など）の指令によってこの補助記憶装置の
前記電源をオフする開閉手段（ディジタル出力回路８，
スイッチ６Ａなど）を備えたものとし、
【０００５】請
求項２の擬似ディスクレスシステムでは、請求項１に記
載のシステムにおいて、前記開閉手段は必要に応じ前記
コンピュータの指令によって前記補助記憶装置の電源を
オンし得るものであるようにし、
求項２の擬似ディスクレスシステムでは、請求項１に記
載のシステムにおいて、前記開閉手段は必要に応じ前記
コンピュータの指令によって前記補助記憶装置の電源を
オンし得るものであるようにし、
【０００６】請求項３
の擬似ディスクレスシステムでは、請求項１または請求
項２に記載のシステムにおいて、前記開閉手段は、前記
補助記憶装置に対する前記コンピュータシステムのイン
タフェース（４など）の電源（１１など）を、前記の補
助記憶装置の電源のオン，オフに合わせて夫々オン，オ
フする手段（スイッチ６Ｂなど）を備えたものであるよ
うにし、また
の擬似ディスクレスシステムでは、請求項１または請求
項２に記載のシステムにおいて、前記開閉手段は、前記
補助記憶装置に対する前記コンピュータシステムのイン
タフェース（４など）の電源（１１など）を、前記の補
助記憶装置の電源のオン，オフに合わせて夫々オン，オ
フする手段（スイッチ６Ｂなど）を備えたものであるよ
うにし、また
【０００７】請求項４の擬似ディスクレス
システムでは、請求項３に記載のシステムにおいて、前
記開閉手段は、前記インタフェースと前記コンピュータ
システムの内部バスとの間の接続を前記補助記憶装置お
よびインタフェースの電源の前記のオン時に閉じ、前記
補助記憶装置およびインタフェースの電源の前記のオフ
に先立って開くバス開閉手段（バス切離し回路７など）
を備えたものであるようにする。
システムでは、請求項３に記載のシステムにおいて、前
記開閉手段は、前記インタフェースと前記コンピュータ
システムの内部バスとの間の接続を前記補助記憶装置お
よびインタフェースの電源の前記のオン時に閉じ、前記
補助記憶装置およびインタフェースの電源の前記のオフ
に先立って開くバス開閉手段（バス切離し回路７など）
を備えたものであるようにする。
【０００８】
【作用】システム全体の電源投入時およびシステムのリ
セット時の補助記憶装置から主記憶へのプログラムのロ
ーディング終了後、補助記憶装置の電源をＯＦＦしシス
テムから切り離すことで、機械的な部分の消耗を防止す
る。
セット時の補助記憶装置から主記憶へのプログラムのロ
ーディング終了後、補助記憶装置の電源をＯＦＦしシス
テムから切り離すことで、機械的な部分の消耗を防止す
る。
【０００９】
【実施例】以下図１および図２を用いて本発明の実施例
を説明する。図１は、コンピュータ１の外部に、外置き
タイプの補助記憶装置５を接続した場合の実施例を示す
。なお同図において２はコンピュータ１内のＣＰＵ、３
は同じく主記憶メモリ、４は同じく補助記憶装置５に対
するインタフェースである。９は同じく内部バスで、前
記ＣＰＵ２，主記憶３，インタフェース４を結合する。 また１１はコンピュータ１および補助記憶装置５の電源
、６（６Ａ）はこの電源１１と補助記憶装置５との間に
設けられ、コンピュータ１によって開閉制御されるスイ
ッチである。この図１のシステムでは電源１１の投入時
およびコンピュータ１をリセットした時、スイッチ６Ａ
はＯＮ状態となり、補助記憶装置５に電源が投入される
。補助記憶装置５の中のプログラムを主記憶３へローデ
ィングし、このローディングが完了すると、ＣＰＵ２の
命令によりスイッチ６ＡをＯＦＦ状態にし、補助記憶装
置５は動作を停止する。この場合、コンピュータ１は主
記憶３へローディングされたプログラムのみで動作する
ものとする。またコンピュータ１の電源を遮断する時等
に、補助記憶装置５へデータ等をセーブする必要が生じ
た場合は、ＣＰＵ２の命令によりスイッチ６ＡをＯＮ状
態とすることでこのデータセーブが可能である。
を説明する。図１は、コンピュータ１の外部に、外置き
タイプの補助記憶装置５を接続した場合の実施例を示す
。なお同図において２はコンピュータ１内のＣＰＵ、３
は同じく主記憶メモリ、４は同じく補助記憶装置５に対
するインタフェースである。９は同じく内部バスで、前
記ＣＰＵ２，主記憶３，インタフェース４を結合する。 また１１はコンピュータ１および補助記憶装置５の電源
、６（６Ａ）はこの電源１１と補助記憶装置５との間に
設けられ、コンピュータ１によって開閉制御されるスイ
ッチである。この図１のシステムでは電源１１の投入時
およびコンピュータ１をリセットした時、スイッチ６Ａ
はＯＮ状態となり、補助記憶装置５に電源が投入される
。補助記憶装置５の中のプログラムを主記憶３へローデ
ィングし、このローディングが完了すると、ＣＰＵ２の
命令によりスイッチ６ＡをＯＦＦ状態にし、補助記憶装
置５は動作を停止する。この場合、コンピュータ１は主
記憶３へローディングされたプログラムのみで動作する
ものとする。またコンピュータ１の電源を遮断する時等
に、補助記憶装置５へデータ等をセーブする必要が生じ
た場合は、ＣＰＵ２の命令によりスイッチ６ＡをＯＮ状
態とすることでこのデータセーブが可能である。
【００１０】図２は一つの構造物としてのコンピュータ
システム１０の中に、補助記憶装置５を組み込んだ場合
の実施例を示す。同図において７は内部バス９とインタ
フェース４との接続を開閉するバス切離し回路、６（６
Ｂ）は電源１１とインタフェース４との間に設けられた
スイッチである。８は内部バス９に接続されたディジタ
ル出力回路で、ＣＰＵ２の指令によりバス切離し回路７
およびスイッチ６（６Ａ，６Ｂ）の開閉を制御する。
システム１０の中に、補助記憶装置５を組み込んだ場合
の実施例を示す。同図において７は内部バス９とインタ
フェース４との接続を開閉するバス切離し回路、６（６
Ｂ）は電源１１とインタフェース４との間に設けられた
スイッチである。８は内部バス９に接続されたディジタ
ル出力回路で、ＣＰＵ２の指令によりバス切離し回路７
およびスイッチ６（６Ａ，６Ｂ）の開閉を制御する。
【００１１】この図２のシステムにおいては、電源１１
の投入時およびコンピュータシスシム１０またはＣＰＵ
２をリセットした時、スイッチ６Ａ，６ＢはＯＮ状態、
バス切離し回路７は接続状態となり、インタフェース４
と補助記憶装置５に電源が投入され、インタフェース４
は内部バス９と電気的に接続される。補助記憶装置５の
中のプログラムを主記憶３へローディングし、このロー
ディング完了後、ＣＰＵ２の命令によりディジタル出力
回路８を制御し、先ずバス切離し回路７を非接続状態と
し、インタフェース４を内部バス９と電気的に切り離す
。つぎにスイッチ６Ａ，６ＢをＯＦＦ状態にし、インタ
フェース４と補助記憶装置５は動作を停止する。この場
合、コンピュータシステム１０は、主記憶３へローディ
ングされたプログラムのみで動作するものとする。また
図１と同様に、コンピュータシステム１０の電源を遮断
する時等に、補助記憶装置５へデータ等をセーブする必
要が生じた場合は、ＣＰＵ２の命令によりディジタル出
力回路８を制御し、先ずスイッチ６Ａ，６ＢをＯＮ状態
とし、次にバス切離し回路７を接続状態とすることでこ
のデータセーブが可能である。
の投入時およびコンピュータシスシム１０またはＣＰＵ
２をリセットした時、スイッチ６Ａ，６ＢはＯＮ状態、
バス切離し回路７は接続状態となり、インタフェース４
と補助記憶装置５に電源が投入され、インタフェース４
は内部バス９と電気的に接続される。補助記憶装置５の
中のプログラムを主記憶３へローディングし、このロー
ディング完了後、ＣＰＵ２の命令によりディジタル出力
回路８を制御し、先ずバス切離し回路７を非接続状態と
し、インタフェース４を内部バス９と電気的に切り離す
。つぎにスイッチ６Ａ，６ＢをＯＦＦ状態にし、インタ
フェース４と補助記憶装置５は動作を停止する。この場
合、コンピュータシステム１０は、主記憶３へローディ
ングされたプログラムのみで動作するものとする。また
図１と同様に、コンピュータシステム１０の電源を遮断
する時等に、補助記憶装置５へデータ等をセーブする必
要が生じた場合は、ＣＰＵ２の命令によりディジタル出
力回路８を制御し、先ずスイッチ６Ａ，６ＢをＯＮ状態
とし、次にバス切離し回路７を接続状態とすることでこ
のデータセーブが可能である。
【００１２】
【発明の効果】本発明によれば、ハードディスク等の補
助記憶装置５を持ち、この補助記憶装置５から主記憶メ
モリ３ヘローディングされたプログラムのみによって動
作するコンピュータシステム（１，１０など）において
、前記コンピュータシステムの電源１１の投入時、また
はこのシステムのリセット時に前記補助記憶装置５の電
源１１をオンし、前記補助記憶装置５から前記主記憶メ
モリ３へのプログラムのローディング後にこのシステム
のＣＰＵ２の指令によってこの補助記憶装置５の前記電
源１１をオフする開閉手段としてのディジタル出力回路
８，スイッチ６Ａなどを備えたもととしたので、
助記憶装置５を持ち、この補助記憶装置５から主記憶メ
モリ３ヘローディングされたプログラムのみによって動
作するコンピュータシステム（１，１０など）において
、前記コンピュータシステムの電源１１の投入時、また
はこのシステムのリセット時に前記補助記憶装置５の電
源１１をオンし、前記補助記憶装置５から前記主記憶メ
モリ３へのプログラムのローディング後にこのシステム
のＣＰＵ２の指令によってこの補助記憶装置５の前記電
源１１をオフする開閉手段としてのディジタル出力回路
８，スイッチ６Ａなどを備えたもととしたので、
【００
１３】補助記憶装置の電源をＯＦＦにして動作を停止さ
せることにより、機械的な部品の消耗を防止し寿命を延
ばすことで、運用時の故障率を低くすることができる。 また、図２のように一つの構造物の中に補助記憶装置を
組み込んでいる場合、インタフェースおよび補助記憶装
置の電源をＯＦＦすることにより、消費電流が減少し、
その結果、構造物内部の温度上昇が低くなり、コンピュ
ータシステムの信頼性も高くなる。さらに、停止状態の
補助記憶装置をコンピュータシステムから取り外し、他
のソフトウェア開発用コンピュータシステムによって、
新たに開発または変更したプログラムと補助記憶装置内
のプログラムを入れ替え、再び元のコンピュータシステ
ムに接続することで、最小限の運用停止時間で、コンピ
ュータシステムのプログラムを入れ替えることができる
等の効果がある。
１３】補助記憶装置の電源をＯＦＦにして動作を停止さ
せることにより、機械的な部品の消耗を防止し寿命を延
ばすことで、運用時の故障率を低くすることができる。 また、図２のように一つの構造物の中に補助記憶装置を
組み込んでいる場合、インタフェースおよび補助記憶装
置の電源をＯＦＦすることにより、消費電流が減少し、
その結果、構造物内部の温度上昇が低くなり、コンピュ
ータシステムの信頼性も高くなる。さらに、停止状態の
補助記憶装置をコンピュータシステムから取り外し、他
のソフトウェア開発用コンピュータシステムによって、
新たに開発または変更したプログラムと補助記憶装置内
のプログラムを入れ替え、再び元のコンピュータシステ
ムに接続することで、最小限の運用停止時間で、コンピ
ュータシステムのプログラムを入れ替えることができる
等の効果がある。
【図１】本発明の一実施例としてのシステム構成図
【図
２】本発明の他の実施例としてのシステム構成図
２】本発明の他の実施例としてのシステム構成図
１ コンピュータ
２ ＣＰＵ
３ 主記憶メモリ（主記憶）
４ インタフェース
５ 補助記憶装置
６（６Ａ，６Ｂ） スイッチ
７ バス切離し回路
８ ディジタル出力回路
９ 内部バス
１０ コンピュータシステム
１１ 電源
Claims (4)
- 【請求項１】ハードディスク等の補助記憶装置を持ち、
この補助記憶装置から主記憶メモリヘローディングされ
たプログラムのみによって動作するコンピュータシステ
ムにおいて、前記コンピュータシステムの電源の投入時
、またはこのシステムのリセット時に前記補助記憶装置
の電源をオンし、前記補助記憶装置から前記主記憶メモ
リへのプログラムのローディング後にこのシステムのコ
ンピュータの指令によってこの補助記憶装置の前記電源
をオフする開閉手段を備えたことを特徴とする擬似ディ
スクレスシステム。 - 【請求項２】請求項１に記載の擬似ディスクレスシステ
ムにおいて、前記開閉手段は必要に応じ前記コンピュー
タの指令によって前記補助記憶装置の電源をオンし得る
ものであることを特徴とする擬似ディスクレスシステム
。 - 【請求項３】請求項１または請求項２に記載の擬似ディ
スクレスシステムにおいて、前記開閉手段は、前記補助
記憶装置に対する前記コンピュータシステムのインタフ
ェースの電源を、前記の補助記憶装置の電源のオン，オ
フに合わせて夫々オン，オフする手段を備えたものであ
ることを特徴とする擬似ディスクレスシステム。 - 【請求項４】請求項３に記載の擬似ディスクレスシステ
ムにおいて、前記開閉手段は、前記インタフェースと前
記コンピュータシステムの内部バスとの間の接続を前記
補助記憶装置およびインタフェースの電源の前記のオン
時に閉じ、前記補助記憶装置およびインタフェースの電
源の前記のオフに先立って開くバス開閉手段を備えたも
のであることを特徴とする擬似ディスクレスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068651A JPH04304514A (ja) | 1991-04-02 | 1991-04-02 | 擬似ディスクレスシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068651A JPH04304514A (ja) | 1991-04-02 | 1991-04-02 | 擬似ディスクレスシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04304514A true JPH04304514A (ja) | 1992-10-27 |
Family
ID=13379820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3068651A Pending JPH04304514A (ja) | 1991-04-02 | 1991-04-02 | 擬似ディスクレスシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04304514A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030003611A (ko) * | 2001-07-03 | 2003-01-10 | (주)싸이버뱅크 | 대용량 메모리를 가지는 휴대형 단말 장치 및 그 동작 방법 |
| JP2011076135A (ja) * | 2009-09-29 | 2011-04-14 | Toshiba Corp | 電源制御装置、電子機器および電源制御方法 |
-
1991
- 1991-04-02 JP JP3068651A patent/JPH04304514A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030003611A (ko) * | 2001-07-03 | 2003-01-10 | (주)싸이버뱅크 | 대용량 메모리를 가지는 휴대형 단말 장치 및 그 동작 방법 |
| JP2011076135A (ja) * | 2009-09-29 | 2011-04-14 | Toshiba Corp | 電源制御装置、電子機器および電源制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0556577A (ja) | 電源制御装置 | |
| JPH0113573B2 (ja) | ||
| JPS6349814B2 (ja) | ||
| JPH035063B2 (ja) | ||
| US20020138792A1 (en) | Information processing apparatus that can hold internal information | |
| JP3853941B2 (ja) | 情報処理装置 | |
| US5237698A (en) | Microcomputer | |
| CN112925548B (zh) | 在线程序更新方法 | |
| JPH04304514A (ja) | 擬似ディスクレスシステム | |
| JP2912349B1 (ja) | ディスクアレイの制御方法及びディスクアレイ装置 | |
| CN112394804A (zh) | 电源调控装置、计算机系统及其相关电源调控方法 | |
| JPS63131213A (ja) | 電源制御装置 | |
| JPH04259989A (ja) | 電源制御方式 | |
| JP2575883B2 (ja) | 相互バックアップ可能なシーケンサ機構 | |
| KR100295987B1 (ko) | Usb코어의절전/활성모드전환방법 | |
| JPS62140154A (ja) | 記憶装置のデ−タ保持方式 | |
| JPS59142624A (ja) | バツテリセ−ビング方式 | |
| JP4123345B2 (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
| WO2019104479A1 (zh) | 判断加载程序的方法以及电子系统 | |
| JP3216253B2 (ja) | バックアップ制御装置 | |
| KR930002300B1 (ko) | 컴퓨터의 스탠바이 기능 구현방법 | |
| JP2003345671A (ja) | メモリ混載半導体集積回路 | |
| JP2559639Y2 (ja) | 電源供給制御装置 | |
| JPS63280357A (ja) | デ−タ退避／復旧方式 | |
| JPH05219564A (ja) | 電源断制御方式 |