JPH04306021A - ２線式伝送器 - Google Patents
２線式伝送器Info
- Publication number
- JPH04306021A JPH04306021A JP7079291A JP7079291A JPH04306021A JP H04306021 A JPH04306021 A JP H04306021A JP 7079291 A JP7079291 A JP 7079291A JP 7079291 A JP7079291 A JP 7079291A JP H04306021 A JPH04306021 A JP H04306021A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- power
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、工業プラント等におい
て、マイクロプロセッサを利用して、プロセス変量をデ
ジタル的に処理して４〜２０ｍＡのアナログ電流信号に
変換して送信すると共に、上位制御システムおよびハン
ドヘルドの通信装置とデジタル通信を可能とする２線式
伝送器に関する。
て、マイクロプロセッサを利用して、プロセス変量をデ
ジタル的に処理して４〜２０ｍＡのアナログ電流信号に
変換して送信すると共に、上位制御システムおよびハン
ドヘルドの通信装置とデジタル通信を可能とする２線式
伝送器に関する。
【０００２】
【従来の技術】２線式伝送器は、２線式伝送器への電源
供給線を兼ねる２本の伝送線を流れる電流を４〜２０ｍ
Ａのアナログ電流信号として制御するため、２線式伝送
器の消費電流は４ｍＡ以下に設計しなければなれない。 そのため、デジタル回路のクロック信号を低周波数にし
たり、デジタルおよびアナログ回路の電源電圧を低くす
る必要があった。そして、従来技術として特開昭６１−
１３６３２６号記載のように、デジタル通信装置，読み
だし専用メモリ，電気的に消去可能なプログラム可能読
みだし専用メモリおよび１部のランダムアクセスメモリ
の各電源供給回路に個別の開閉回路を設け、マイクロプ
ロセッサの制御にしたがってこの開閉回路を制御する手
段を備えることにより、消費電流の低減を図っていた。
供給線を兼ねる２本の伝送線を流れる電流を４〜２０ｍ
Ａのアナログ電流信号として制御するため、２線式伝送
器の消費電流は４ｍＡ以下に設計しなければなれない。 そのため、デジタル回路のクロック信号を低周波数にし
たり、デジタルおよびアナログ回路の電源電圧を低くす
る必要があった。そして、従来技術として特開昭６１−
１３６３２６号記載のように、デジタル通信装置，読み
だし専用メモリ，電気的に消去可能なプログラム可能読
みだし専用メモリおよび１部のランダムアクセスメモリ
の各電源供給回路に個別の開閉回路を設け、マイクロプ
ロセッサの制御にしたがってこの開閉回路を制御する手
段を備えることにより、消費電流の低減を図っていた。
【０００３】
【発明が解決しようとする課題】上記従来技術は、アク
セスする対象デバイスへの電源供給とアクセスのタイミ
ングおよび電源供給時間について配慮がされておらず、
ソフトウエアあるいはハ−ドウエアによってタイミング
を取る必要があった。また、開閉回路を介して電源を供
給することによる供給電源電圧の低下について配慮がさ
れていないため、データリード・ライト時のデータの読
み間違い、データの誤書き込みの問題があり、実用化が
困難であった。
セスする対象デバイスへの電源供給とアクセスのタイミ
ングおよび電源供給時間について配慮がされておらず、
ソフトウエアあるいはハ−ドウエアによってタイミング
を取る必要があった。また、開閉回路を介して電源を供
給することによる供給電源電圧の低下について配慮がさ
れていないため、データリード・ライト時のデータの読
み間違い、データの誤書き込みの問題があり、実用化が
困難であった。
【０００４】本発明の目的は、ハードウエアを用いて電
源供給とアクセスのタイミングおよび電源供給時間の設
定を実現することにある。そして、前記信号処理手段中
のマイクロプロセッサのソフトウエア開発において、電
源供給のタイミングおよび電源の供給と非供給を意識す
ることなくプログラム作成可能とすることにある。
源供給とアクセスのタイミングおよび電源供給時間の設
定を実現することにある。そして、前記信号処理手段中
のマイクロプロセッサのソフトウエア開発において、電
源供給のタイミングおよび電源の供給と非供給を意識す
ることなくプログラム作成可能とすることにある。
【０００５】また、本発明の他の目的は、電源供給時の
供給電圧の低下を防ぎ、適切な電圧を供給するための方
法を提供して、低消費電流化を可能とするものである。
供給電圧の低下を防ぎ、適切な電圧を供給するための方
法を提供して、低消費電流化を可能とするものである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、前記２線式伝送器において、デバイスの電源供給回
路として、前記マイクロプロセッサがデバイスへデータ
のリード・ライト時に出力する制御信号により、電源供
給時間を設定し、かつ複数の電源から１つの電源を選択
して供給する電源選択供給回路と、前記制御信号により
電源供給とアクセスのタイミングを設定するアクセスタ
イミング回路を備えたものである。
に、前記２線式伝送器において、デバイスの電源供給回
路として、前記マイクロプロセッサがデバイスへデータ
のリード・ライト時に出力する制御信号により、電源供
給時間を設定し、かつ複数の電源から１つの電源を選択
して供給する電源選択供給回路と、前記制御信号により
電源供給とアクセスのタイミングを設定するアクセスタ
イミング回路を備えたものである。
【０００７】上記他の目的を達成するために、前記アナ
ログ通信回路および前記デジタル通信回路に併設された
複数の電源電圧を供給可能な多電圧供給電源回路を備え
、前記電源選択回路により選択して読みだし専用メモリ
，電気的に消去可能なプログラム可能読みだし専用メモ
リに電源を供給するものである。
ログ通信回路および前記デジタル通信回路に併設された
複数の電源電圧を供給可能な多電圧供給電源回路を備え
、前記電源選択回路により選択して読みだし専用メモリ
，電気的に消去可能なプログラム可能読みだし専用メモ
リに電源を供給するものである。
【０００８】
【作用】本発明の２線式伝送器において、電源選択供給
回路は、マイクロプロセッサがデータのリード・ライト
時に出力する制御信号を用いて、デバイスへのデータの
リード・ライト時のみ電源を供給し、他の期間はＧＮＤ
レベルを供給する。これにより、消費電流は最少となる
。
回路は、マイクロプロセッサがデータのリード・ライト
時に出力する制御信号を用いて、デバイスへのデータの
リード・ライト時のみ電源を供給し、他の期間はＧＮＤ
レベルを供給する。これにより、消費電流は最少となる
。
【０００９】供給する電源は、多電圧供給電源回路より
供給される。供給電圧の選択は、デバイスが消費電流の
大きい動作モードか小さい動作モードかにより、電源供
給回路を介することによる電圧降下が生じても適切な電
源電圧が得られる、予め定められた供給電圧が選択され
る。これにより、デバイスのデータリード・ライト時の
データの読み間違い、データの誤書き込みがなくなる。
供給される。供給電圧の選択は、デバイスが消費電流の
大きい動作モードか小さい動作モードかにより、電源供
給回路を介することによる電圧降下が生じても適切な電
源電圧が得られる、予め定められた供給電圧が選択され
る。これにより、デバイスのデータリード・ライト時の
データの読み間違い、データの誤書き込みがなくなる。
【００１０】アクセスタイミング回路は、デバイスへの
チップ選択信号を、電源選択供給回路によって電源が供
給されてから予め定められた一定期間後出力する。それ
によって、デバイスは、ハードウエアにより電源供給時
間を設定され、かつ、電源供給とアクセスのタイミング
が設定されるので、マイクロプロセッサからは常時電源
を供給されているデバイスと同様にデータのリード・ラ
イトが可能となり、マイクロプロセッサのソフトウエア
開発において電源の供給・非供給を意識することなくプ
ログラム作成可能となる。
チップ選択信号を、電源選択供給回路によって電源が供
給されてから予め定められた一定期間後出力する。それ
によって、デバイスは、ハードウエアにより電源供給時
間を設定され、かつ、電源供給とアクセスのタイミング
が設定されるので、マイクロプロセッサからは常時電源
を供給されているデバイスと同様にデータのリード・ラ
イトが可能となり、マイクロプロセッサのソフトウエア
開発において電源の供給・非供給を意識することなくプ
ログラム作成可能となる。
【００１１】
【実施例】以下、本発明の一実施例を図１により説明す
る。図１は本発明実施例２線式伝送器のブロック図であ
る。
る。図１は本発明実施例２線式伝送器のブロック図であ
る。
【００１２】センサ１はアナログデジタル変換器２に接
続される。アナログデジタル変換器２，マイクロプロセ
ッサ（ＭＰＵ）３，ランダムアクセスメモリ（ＲＡＭ）
５，リードオンリメモリ（ＲＯＭ）６，電気的に消去可
能なプログラマブルリードオンリメモリ（ＥＥＰＲＯＭ
）７，演算プロセッサ８およびデジタルアナログ変換器
９は、データバスにより互いに接続される。さらに、Ｍ
ＰＵ３，デコーダ４，ＲＡＭ５，ＲＯＭ６およびＥＥＰ
ＲＯＭ７は、アドレスバスにより接続される。また、Ｍ
ＰＵ３，アナログデジタル変換器２，演算プロセッサ８
，デジタルアナログ変換器９およびデジタル通信回路１
０は、ＭＰＵ３の入出力制御線により接続される。デコ
ーダ４は、ＲＡＭ５のチップ選択端子，ＲＯＭ６および
ＥＥＰＲＯＭ７のアクセスタイミング回路１３および電
源選択供給回路１４に接続される。
続される。アナログデジタル変換器２，マイクロプロセ
ッサ（ＭＰＵ）３，ランダムアクセスメモリ（ＲＡＭ）
５，リードオンリメモリ（ＲＯＭ）６，電気的に消去可
能なプログラマブルリードオンリメモリ（ＥＥＰＲＯＭ
）７，演算プロセッサ８およびデジタルアナログ変換器
９は、データバスにより互いに接続される。さらに、Ｍ
ＰＵ３，デコーダ４，ＲＡＭ５，ＲＯＭ６およびＥＥＰ
ＲＯＭ７は、アドレスバスにより接続される。また、Ｍ
ＰＵ３，アナログデジタル変換器２，演算プロセッサ８
，デジタルアナログ変換器９およびデジタル通信回路１
０は、ＭＰＵ３の入出力制御線により接続される。デコ
ーダ４は、ＲＡＭ５のチップ選択端子，ＲＯＭ６および
ＥＥＰＲＯＭ７のアクセスタイミング回路１３および電
源選択供給回路１４に接続される。
【００１３】デジタルアナログ変換器９は、アナログ通
信回路１１に接続される。アナログ通信回路１１は、２
線式伝送線１７に接続される。デジタル通信回路１０お
よび多電圧供給電源回路１２は、アナログ通信回路１１
と並列に２線式伝送線１７に接続される。多電圧供給回
路１２は、２線式伝送線１７を介して供給される電力よ
りＶ１，Ｖ２（Ｖ１＜Ｖ２）の電源電圧を発生し、アナ
ログデジタル変換器２，ＭＰＵ３，ＲＡＭ５，演算プロ
セッサ８，デジタルアナログ変換器９，デジタル通信回
路１０，アナログ通信回路１１と接続されてＶ１を供給
し、ＲＯＭ６およびＥＥＰＲＯＭ７の電源選択供給回路
１４と接続されてＶ１，Ｖ２を供給する。
信回路１１に接続される。アナログ通信回路１１は、２
線式伝送線１７に接続される。デジタル通信回路１０お
よび多電圧供給電源回路１２は、アナログ通信回路１１
と並列に２線式伝送線１７に接続される。多電圧供給回
路１２は、２線式伝送線１７を介して供給される電力よ
りＶ１，Ｖ２（Ｖ１＜Ｖ２）の電源電圧を発生し、アナ
ログデジタル変換器２，ＭＰＵ３，ＲＡＭ５，演算プロ
セッサ８，デジタルアナログ変換器９，デジタル通信回
路１０，アナログ通信回路１１と接続されてＶ１を供給
し、ＲＯＭ６およびＥＥＰＲＯＭ７の電源選択供給回路
１４と接続されてＶ１，Ｖ２を供給する。
【００１４】次に、各部の動作を示す。センサ１は、プ
ロセス変量をアナログ信号に変換してアナログデジタル
変換器２に送る。アナログデジタル変換器２は、ＭＰＵ
３の指示によりセンサ１の出力をデジタルデータに変換
する。ＭＰＵ３は前記デジタルデータからＲＯＭ６に予
め納められているセンサ１の特性データを用いて、セン
サ１に入力されたプロセス変量またはその正規化値を算
出する。また、演算内容に応じて演算プロセッサ８を用
いて演算を行う。ＥＥＰＲＯＭ７にはレンジ，ダンピン
グ等の、２線式伝送器の使用に必要かつ設定変更を要す
るデータが書き込まれており、ＭＰＵ３はこのデータを
用いて前記算出データを処理してデジタルアナログ変換
器９へ出力する。デジタルアナログ変換器９は、ＭＰＵ
３の出力データをアナログデータに変換する。アナログ
通信回路１１は、デジタルアナログ変換器９が変換した
アナログデータを４〜２０ｍＡの電流に変換して２線式
伝送線１７に出力する。これによって、プロセス変量が
４〜２０ｍＡの電流信号として得られる。デジタル通信
回路１０は、２線式伝送線１７を介して上位制御システ
ムまたはハンドヘルドの通信装置とデジタル通信を行う
ためのインターフェイスとなる。デジタル通信回路１０
は、２線式伝送線を介して上位システムあるいはハンド
ヘルドの通信装置から得られる信号を復調してＭＰＵ３
へ送出し、また、ＭＰＵ３が送出するシリアルデータを
変調して２線式伝送線１７に出力する。
ロセス変量をアナログ信号に変換してアナログデジタル
変換器２に送る。アナログデジタル変換器２は、ＭＰＵ
３の指示によりセンサ１の出力をデジタルデータに変換
する。ＭＰＵ３は前記デジタルデータからＲＯＭ６に予
め納められているセンサ１の特性データを用いて、セン
サ１に入力されたプロセス変量またはその正規化値を算
出する。また、演算内容に応じて演算プロセッサ８を用
いて演算を行う。ＥＥＰＲＯＭ７にはレンジ，ダンピン
グ等の、２線式伝送器の使用に必要かつ設定変更を要す
るデータが書き込まれており、ＭＰＵ３はこのデータを
用いて前記算出データを処理してデジタルアナログ変換
器９へ出力する。デジタルアナログ変換器９は、ＭＰＵ
３の出力データをアナログデータに変換する。アナログ
通信回路１１は、デジタルアナログ変換器９が変換した
アナログデータを４〜２０ｍＡの電流に変換して２線式
伝送線１７に出力する。これによって、プロセス変量が
４〜２０ｍＡの電流信号として得られる。デジタル通信
回路１０は、２線式伝送線１７を介して上位制御システ
ムまたはハンドヘルドの通信装置とデジタル通信を行う
ためのインターフェイスとなる。デジタル通信回路１０
は、２線式伝送線を介して上位システムあるいはハンド
ヘルドの通信装置から得られる信号を復調してＭＰＵ３
へ送出し、また、ＭＰＵ３が送出するシリアルデータを
変調して２線式伝送線１７に出力する。
【００１５】ＭＰＵ３は、このデジタル通信で得られる
設定変更命令やデータ読みだし命令に応じて、ＥＥＰＲ
ＯＭ７のデータ書替えや算出データの返送を行う。
設定変更命令やデータ読みだし命令に応じて、ＥＥＰＲ
ＯＭ７のデータ書替えや算出データの返送を行う。
【００１６】ここで、本発明の特徴である電源選択供給
回路１４は、ＭＰＵ３がデータのリード・ライトのため
出力するＲ／Ｗ信号およびデコーダ４からのチップ選択
信号を用いて、デコーダ４からのチップ選択信号が有効
期間中、ＲＯＭ６あるいはＥＥＰＲＯＭ７に電源を供給
する。 アクセスタイミング回路１３は、デコーダ４からのチッ
プ選択信号とＥクロック信号を用いて、チップ選択信号
が有効期間の後半の１／２期間だけＲＯＭ６あるいはＥ
ＥＰＲＯＭ７にチップ選択信号を送出する。即ち、電源
供給からチップ選択信号が有効期間の１／２期間だけ遅
延してチップ選択信号が有効となり、電源供給終了と同
時に無効となる。この遅延時間は、ＲＯＭ６あるいはＥ
ＥＰＲＯＭ７の電源立ち上げから動作開始までの最低必
要時間の仕様を満足する値とする。この遅延時間の作成
は、本実施例のようにＥクロックを用いて論理回路の組
合わせにより作成できる。また、ＣＲ等の次定数回路を
用いても実現可能であり、その方法は問題とならない。 前記チップ選択信号をＲＯＭ６あるいはＥＥＰＲＯＭ７
に送出する期間を短くしてＲＯＭ６あるいはＥＥＰＲＯ
Ｍ７のアクティブ期間を短くすることにより、一層の消
費電流低減が図れる。
回路１４は、ＭＰＵ３がデータのリード・ライトのため
出力するＲ／Ｗ信号およびデコーダ４からのチップ選択
信号を用いて、デコーダ４からのチップ選択信号が有効
期間中、ＲＯＭ６あるいはＥＥＰＲＯＭ７に電源を供給
する。 アクセスタイミング回路１３は、デコーダ４からのチッ
プ選択信号とＥクロック信号を用いて、チップ選択信号
が有効期間の後半の１／２期間だけＲＯＭ６あるいはＥ
ＥＰＲＯＭ７にチップ選択信号を送出する。即ち、電源
供給からチップ選択信号が有効期間の１／２期間だけ遅
延してチップ選択信号が有効となり、電源供給終了と同
時に無効となる。この遅延時間は、ＲＯＭ６あるいはＥ
ＥＰＲＯＭ７の電源立ち上げから動作開始までの最低必
要時間の仕様を満足する値とする。この遅延時間の作成
は、本実施例のようにＥクロックを用いて論理回路の組
合わせにより作成できる。また、ＣＲ等の次定数回路を
用いても実現可能であり、その方法は問題とならない。 前記チップ選択信号をＲＯＭ６あるいはＥＥＰＲＯＭ７
に送出する期間を短くしてＲＯＭ６あるいはＥＥＰＲＯ
Ｍ７のアクティブ期間を短くすることにより、一層の消
費電流低減が図れる。
【００１７】電源選択供給回路１４は、多電圧供給電源
回路１２から供給される電圧Ｖ１，Ｖ２あるいはＧＮＤ
を選択してＲＯＭ６あるいはＥＥＰＲＯＭ７に供給する
。ＭＰＵ３がＲＯＭ６あるいはＥＥＰＲＯＭ７とデータ
のリード・ライトを行うときはＶ１あるいはＶ２の電圧
が供給され、他の期間はＧＮＤが供給される。これによ
り、消費電流の低減が図られる。Ｖ１とＶ２の選択はＲ
ＯＭ６あるいはＥＥＰＲＯＭ７のリード・ライト動作に
おける消費電流に応じて予め定められている。ＲＯＭ６
はリード・ライトに係らずＶ１を供給する。ＥＥＰＲＯ
Ｍ７はリード時は消費電流が小さいためＶ１を供給する
が、ライト時は消費電流が大きいため電源供給回路にお
ける電圧降下が大きく、ＥＥＰＲＯＭ７に供給される電
圧が仕様を満足しないためＶ２を供給する。
回路１２から供給される電圧Ｖ１，Ｖ２あるいはＧＮＤ
を選択してＲＯＭ６あるいはＥＥＰＲＯＭ７に供給する
。ＭＰＵ３がＲＯＭ６あるいはＥＥＰＲＯＭ７とデータ
のリード・ライトを行うときはＶ１あるいはＶ２の電圧
が供給され、他の期間はＧＮＤが供給される。これによ
り、消費電流の低減が図られる。Ｖ１とＶ２の選択はＲ
ＯＭ６あるいはＥＥＰＲＯＭ７のリード・ライト動作に
おける消費電流に応じて予め定められている。ＲＯＭ６
はリード・ライトに係らずＶ１を供給する。ＥＥＰＲＯ
Ｍ７はリード時は消費電流が小さいためＶ１を供給する
が、ライト時は消費電流が大きいため電源供給回路にお
ける電圧降下が大きく、ＥＥＰＲＯＭ７に供給される電
圧が仕様を満足しないためＶ２を供給する。
【００１８】本発明の実施例を図２以降の図を用いてさ
らに詳しく説明する。図２は、本発明を２線式差圧伝送
器に適用した例である。図１に示す実施例と異なる点は
、センサが差圧センサ１ａ，静圧センサ１ｂ，温度セン
サ１ｃから構成される点、複数のセンサの出力を切り替
えてアナログデジタル変換するためのマルチプレクサ（
ＭＰＸ）１５の挿入，演算プロセッサがない点，本発明
の特徴の一つであるアクセスタイミング回路１３と電源
選択供給回路１４がＥＥＰＲＯＭ７にのみ使用されてい
る点およびＲＯＭ６に変わってＥＰＲＯＭ１６が使用さ
れている点である。多電圧供給回路１２は、Ｖ１として
５．０Ｖ，Ｖ２として６．２Ｖを出力する。
らに詳しく説明する。図２は、本発明を２線式差圧伝送
器に適用した例である。図１に示す実施例と異なる点は
、センサが差圧センサ１ａ，静圧センサ１ｂ，温度セン
サ１ｃから構成される点、複数のセンサの出力を切り替
えてアナログデジタル変換するためのマルチプレクサ（
ＭＰＸ）１５の挿入，演算プロセッサがない点，本発明
の特徴の一つであるアクセスタイミング回路１３と電源
選択供給回路１４がＥＥＰＲＯＭ７にのみ使用されてい
る点およびＲＯＭ６に変わってＥＰＲＯＭ１６が使用さ
れている点である。多電圧供給回路１２は、Ｖ１として
５．０Ｖ，Ｖ２として６．２Ｖを出力する。
【００１９】図３に、図２にで示されるアクセスタイミ
ング回路１３と電源選択供給回路１４の回路構成例を示
す。図４に、図３で示されるアクセスタイミング回路１
３と電源選択供給回路１４の各信号のタイムチャートを
示す。アクセスタイミング回路１３はＯＲゲート２２で
構成され、デコーダ４から出力されるチップ選択信号（
ＥＥＰＲＯＭ ＣＳ）とＥクロック信号より、図４の
ＣＳで示される信号が出力される。前記ＥＥＰＲＯＭ
ＣＳ信号は、Ｅクロック信号とのＯＲを取り、後半の
１／２期間が有効となる。電源選択供給回路１４は、Ｎ
ＯＲゲート１８，ＯＲゲート１９および逆流防止のダイ
オード２０，２１より構成される。ＥＥＰＲＯＭ７が出
力するＲｅａｄｙ／Ｂｕｓｙ信号，Ｒ／Ｗ信号，前記Ｅ
ＥＰＲＯＭ ＣＳ信号より、データリード時には図３
のゲートＰより図４のリード動作時で示される電源Ｖｃ
ｃが供給され、データライト時には図３のゲートＱより
図４のライト動作時で示される電源Ｖｃｃが供給される
。ダイオード２０，２１は、ゲートＰまたはＱが電源供
給時に、非電源供給状態のゲートＰまたはＱを保護する
ために挿入されている。Ｒｅａｄｙ ／Ｂｕｓｙ信号は
、ＥＥＰＲＯＭ７が書き込み動作中、ＥＥＰＲＯＭ７に
電源を供給する論理を構成するために入力される。ＥＥ
ＰＲＯＭ７の消費電流の平均値は、リード時約１５０μ
Ａ，ライト時約２ｍＡであり、かつ、電源供給回路、即
ちゲートＰ，Ｑの出力インピーダンスが４５０Ωである
。ダイオード２０，２１の順方向電圧を０．４Ｖ とす
ると、ＥＥＰＲＯＭ７のＶｃｃに供給される電圧は、デ
ータリード時は約４．５Ｖ，データライト時は約４．９
Ｖになり、ＥＥＰＲＯＭ７の使用電源電圧範囲である４
．５〜５．５ Ｖを満足する。本実施例では、電源供給
回路として論理ゲートを用いたが、トランジスタやＦＥ
Ｔを使用した場合でも同様のことが言える。また、アク
セスタイミング回路としてＥクロックを用いてタイミン
グを得たが、ＣＲ回路等のディレイ回路を用いても実現
可能である。
ング回路１３と電源選択供給回路１４の回路構成例を示
す。図４に、図３で示されるアクセスタイミング回路１
３と電源選択供給回路１４の各信号のタイムチャートを
示す。アクセスタイミング回路１３はＯＲゲート２２で
構成され、デコーダ４から出力されるチップ選択信号（
ＥＥＰＲＯＭ ＣＳ）とＥクロック信号より、図４の
ＣＳで示される信号が出力される。前記ＥＥＰＲＯＭ
ＣＳ信号は、Ｅクロック信号とのＯＲを取り、後半の
１／２期間が有効となる。電源選択供給回路１４は、Ｎ
ＯＲゲート１８，ＯＲゲート１９および逆流防止のダイ
オード２０，２１より構成される。ＥＥＰＲＯＭ７が出
力するＲｅａｄｙ／Ｂｕｓｙ信号，Ｒ／Ｗ信号，前記Ｅ
ＥＰＲＯＭ ＣＳ信号より、データリード時には図３
のゲートＰより図４のリード動作時で示される電源Ｖｃ
ｃが供給され、データライト時には図３のゲートＱより
図４のライト動作時で示される電源Ｖｃｃが供給される
。ダイオード２０，２１は、ゲートＰまたはＱが電源供
給時に、非電源供給状態のゲートＰまたはＱを保護する
ために挿入されている。Ｒｅａｄｙ ／Ｂｕｓｙ信号は
、ＥＥＰＲＯＭ７が書き込み動作中、ＥＥＰＲＯＭ７に
電源を供給する論理を構成するために入力される。ＥＥ
ＰＲＯＭ７の消費電流の平均値は、リード時約１５０μ
Ａ，ライト時約２ｍＡであり、かつ、電源供給回路、即
ちゲートＰ，Ｑの出力インピーダンスが４５０Ωである
。ダイオード２０，２１の順方向電圧を０．４Ｖ とす
ると、ＥＥＰＲＯＭ７のＶｃｃに供給される電圧は、デ
ータリード時は約４．５Ｖ，データライト時は約４．９
Ｖになり、ＥＥＰＲＯＭ７の使用電源電圧範囲である４
．５〜５．５ Ｖを満足する。本実施例では、電源供給
回路として論理ゲートを用いたが、トランジスタやＦＥ
Ｔを使用した場合でも同様のことが言える。また、アク
セスタイミング回路としてＥクロックを用いてタイミン
グを得たが、ＣＲ回路等のディレイ回路を用いても実現
可能である。
【００２０】以上より、本実施例によれば、２線式伝送
器回路の消費電流低減のため、ＲＯＭ６，ＥＥＰＲＯＭ
７の使用時のみ、即ち、データのリード・ライト時のみ
電源を供給する回路において、電源の供給，非供給を意
識することなくＭＰＵ３のプログラミングが可能となり
、かつ、データのリード・ライト時に読み間違い，誤書
き込みが無くなる効果がある。
器回路の消費電流低減のため、ＲＯＭ６，ＥＥＰＲＯＭ
７の使用時のみ、即ち、データのリード・ライト時のみ
電源を供給する回路において、電源の供給，非供給を意
識することなくＭＰＵ３のプログラミングが可能となり
、かつ、データのリード・ライト時に読み間違い，誤書
き込みが無くなる効果がある。
【００２１】
【発明の効果】本発明によれば、２線式伝送器の低消費
電流化のため使用時のみ電源を供給する回路において、
ハードウエアによる最小時間での電源供給時間の設定，
アクセスタイミングの設定が可能となり、ソフト開発時
に電源供給を意識する必要なくプログラミングが出来る
ため、ソフトウエア開発の効率向上および消費電流低減
の効果がある。
電流化のため使用時のみ電源を供給する回路において、
ハードウエアによる最小時間での電源供給時間の設定，
アクセスタイミングの設定が可能となり、ソフト開発時
に電源供給を意識する必要なくプログラミングが出来る
ため、ソフトウエア開発の効率向上および消費電流低減
の効果がある。
【００２２】また、電源供給回路を介して供給電源電圧
が降下しても適切な電源電圧が供給され、デジタルデー
タをリード・ライトするときの誤動作がなくなるため、
データの信頼性向上の効果がある。
が降下しても適切な電源電圧が供給され、デジタルデー
タをリード・ライトするときの誤動作がなくなるため、
データの信頼性向上の効果がある。
【図１】２線式伝送器ブロック図である。
【図２】２線式差圧伝送器ブロック図である。
【図３】詳細回路図である。
【図４】タイムチャートである。
１…センサ、２…アナログデジタル変換器、３…マイク
ロプロセッサ、４…デコーダ、５…ＲＡＭ、６…ＲＯＭ
、７…ＥＥＰＲＯＭ、８…演算プロセッサ、９…デジタ
ルアナログ変換器、１０…デジタル通信回路、１１…ア
ナログ通信回路、１２…多電圧供給電源回路、１３…ア
クセスタイミング回路、１４…電源選択供給回路、１５
…ＭＰＸ、１７…２線式伝送線。
ロプロセッサ、４…デコーダ、５…ＲＡＭ、６…ＲＯＭ
、７…ＥＥＰＲＯＭ、８…演算プロセッサ、９…デジタ
ルアナログ変換器、１０…デジタル通信回路、１１…ア
ナログ通信回路、１２…多電圧供給電源回路、１３…ア
クセスタイミング回路、１４…電源選択供給回路、１５
…ＭＰＸ、１７…２線式伝送線。
Claims (1)
- 【請求項１】直流電源が供給された２線式伝送線と、プ
ロセス変量をアナログ信号に変換するセンサと、センサ
のアナログ信号をデジタルデータに変換するＡ／Ｄ変換
器と、デジタルデータを演算処理してアナログ信号に変
換する信号処理手段と、この信号処理手段の出力アナロ
グ信号を前記伝送線の直流電流の変化として送信するア
ナログ通信回路と、このアナログ通信回路に併設され、
前記伝送線を介して前記信号処理手段によりデジタル信
号の送受信を行うデジタル通信回路とを備え、前記信号
処理手段は、マイクロプロセッサと、このマイクロプロ
セッサにバスにより接続されたそれぞれ１個または複数
個の読みだし専用メモリ、電気的に消去可能なプログラ
ム可能読みだし専用メモリ、演算プロセッサおよびラン
ダムアクセスメモリとを含む２線式伝送器の信号処理手
段において、デジタルデータのリード・ライト時のみの
電源供給で動作可能なデバイスに、電源を選択して供給
する回路と、前記デバイスをアクセスするときに電源供
給とアクセスのタイミングを制御する回路、および前記
アナログ通信回路に併設され複数の電源電圧を供給する
電源回路を備えたことを特徴とする２線式伝送器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079291A JPH04306021A (ja) | 1991-04-03 | 1991-04-03 | ２線式伝送器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079291A JPH04306021A (ja) | 1991-04-03 | 1991-04-03 | ２線式伝送器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306021A true JPH04306021A (ja) | 1992-10-28 |
Family
ID=13441745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079291A Pending JPH04306021A (ja) | 1991-04-03 | 1991-04-03 | ２線式伝送器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306021A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096225A1 (ja) * | 2008-01-31 | 2009-08-06 | Yamatake Corporation | 計測機器 |
-
1991
- 1991-04-03 JP JP7079291A patent/JPH04306021A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096225A1 (ja) * | 2008-01-31 | 2009-08-06 | Yamatake Corporation | 計測機器 |
| JP2009180644A (ja) * | 2008-01-31 | 2009-08-13 | Yamatake Corp | 計測機器 |
| US8412471B2 (en) | 2008-01-31 | 2013-04-02 | Azbil Corporation | Measurement instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459892B2 (en) | System and method for controlling a point-of-load regulator | |
| US8157180B2 (en) | Integrated circuit device with multiple communication modes and operating method thereof | |
| US20050223252A1 (en) | System and method for controlling output-timing parameters of power converters | |
| US5034915A (en) | Data storage system for transferring last entered information from static memory to magnetic disk upon recovering from data storage interruption | |
| US20040093533A1 (en) | System and method for communicating with a voltage regulator | |
| EP0163305A2 (en) | Cmos type input-output circuit | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| KR100233182B1 (ko) | 마이크로컴퓨터에 내장된 플래쉬 eeprom에 대한 기입장치 및 그 기입방법 | |
| JPS6249676B2 (ja) | ||
| US5734841A (en) | Circuit for plug/play in peripheral component interconnect bus | |
| JPH04306021A (ja) | ２線式伝送器 | |
| US5436862A (en) | IC card including multiple connectors providing memory write production | |
| US6901529B2 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
| US5606680A (en) | Realtime clock with page mode addressing | |
| JP4158935B2 (ja) | メモリカード用入出力装置及びその制御方法 | |
| JPH07160392A (ja) | キーコード可変キーボード | |
| US5301300A (en) | Floppy disk drive controller with improved density select | |
| US5630108A (en) | Frequency independent PCMCIA control signal timing | |
| US5408436A (en) | Circuit structure having distributed registers with self-timed reading and writing operations | |
| JP3926515B2 (ja) | 電子機器 | |
| JPS5826048B2 (ja) | 初期化方式 | |
| JPH08167013A (ja) | Ｉｃカード | |
| US5889706A (en) | Apparatus for and method of terminal setting of integrated circuit | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| JPS62297916A (ja) | デ−タ入力回路 |