JPH0430638B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 此の発明は、改良された制御回路、特に、航行
表示燈又は霧笛の様な表示装置のオン・オフ動作
を制御するための、改良されたプログラム制御回
路に関する。

発明の背景 半導体技術の最近の進歩に伴つて、航行表示燈
及び霧笛の様な表示装置のオン・オフ動作を制御
する分野に於ては、可成りの改良がなされて来
た。半導体論理回路は、そのサイズの小さいこと
から、個々の表示機器ユニツトを形成するために
必要な大きさや重さ全体を小さくすることに有効
であるので、前出の様な用途に非常に適してい
る。特に航行表示燈の場合、用いられる機器ユニ
ツトの数が多いので、意味が大きい。又、半導体
デバイスは電力の消費が比較的小さいので、機器
ユニツトが電池動力しか利用出来ない遠隔の場所
でも使用し得る。更に、半導体論理回路は一般に
信頼性が高い。この事が、電力供給の難しい遠隔
の場所の場合に特に重要である。

半導体技術の発展は、特に、プログラム制御手
段を利用する航行表示燈に対して多数の装置を作
り出した。例えば、米国特許4124842号、同
4029994号、同4024491号、同3810150号、又同
3781853号に示されているシステムがそれである。
此れらの特許が示すものは、電池エネルギーだけ
を利用してモリスコード（Morris Code）信号の
様な所望の信号を与えるものであつた。故に、遠
隔使用に適当である。

しかし、この様な発展にも拘らず、此の分野で
は数多くの問題が存在する。特に、プログラム化
するユニツトとしてどれを選択するかという問題
は避けられず、又此の問題はそれぞれ独特の欠点
を有するいくつかのユニツトの中から何れかを選
ばなくてはならないという問題となつていたので
ある。

例えば、その様なシステムに採用し得る、現在
一般的なプログラム化ユニツトの１つは、プログ
ラマブル・リード・オンリー・メモリー（以下、
PROMと云う）である。これらのユニツトは一
般に事前に所望のオン・オフシーケンスを実行す
るためのプログラムをコードで記憶させることが
出来る、そして適当なコードワードを選択し、そ
のワードをオン・オフ動作を制御する表示装置へ
送るための適宜なアドレス指定回路で活用するの
である。代表的な例について云えば、PROMは、
CMOS（コンプリメンタリー・メタル・オキサイ
ド・半導体）か、又はTTL（トランジスター・ト
ランジスター・ロジツク）である。現在各々につ
いて多数の市販モデルが入手可能である。しかし
制御システムを作るための選択の前に、各々の損
失を考えなくてはならない。

先づ此の選択に於て、記すべきことは、現在、
利用出来るCMOS−PROMの数はTTL−PROM
の数より少ないと云うことである。又、CMOS
ユニツトは価格的に高く、CMOS−PROMは取
扱いに影響され易く、一般的に、TTL−PROM
よりも安定性が低い。然しながら、CMOS−
PROMは、TTL−PROMに対して極めて大きな
利点を持つている。これは、電力消費が可成り小
さいと云う点である。

TTL−PROMは比較的消費電力の大きい欠点
のため、限られた電池エネルギーを早く無くして
しまうので、遠隔地使用の航行表示器では、大き
な問題なのである。

発明の要約 本発明の目的は、表示機器のオン・オフ動作を
制御するための改良されたプログラマブル制御回
路を提供するものであり、 又、他の目的は、TTL−PROMをオン・オ
フ・シーケンスのためのプログラム化ユニツトと
して用いることを可能とするものであるが、同時
に、TTL−PROMの電力消費を最小にして、表
示装置のオン・オフ動作を制御するための、改良
されたプログラム制御回路を提供するものであ
る。

上記及び他の目的を達成するため、TTL−
PROMの他に、複数の低電力消費のCMOSユニ
ツトを一緒に用いてプログラム制御回路を構成す
るものである。TTL−PROMは複数のコードワ
ードでプログラム化された複数の記憶セルを持つ
ており、此のPROMに、CMOSを用いたアドレ
ス指定手段が連らなり、記憶セルにアドレス指定
するためのアドレスワードを発する。此のアドレ
ス指定動作は、PROMを作動させ、並列形式の
コードワードを出力させることである。そしてこ
れにはCMOSを用いる並列−直列変換部が連ら
なつており、PROMからの並列形式のコード言
語を受け、それを直列のコード出力信号へ変換す
る。此の直列コード出力信号が表示装置の作動に
用いられる。システム全体の電力消費を減少する
ためには、間欠（断続）的な電力上昇（POWER
−up）回路を前出PROMに連らねておき、
PROMがアドレス動作を行い、コードワードを
PROMから並列−直列変換部へ送るに必要な時
間帯だけ、PROMに通電して、動作状態にする
様すればよいのである。

好適な具体例についての詳細な説明 第１図において、プログラム制御回路（全体）
１０は、表示装置１２のオン・オフ動作を制御す
るものであるが、以下の説明では、此の表示装置
１２は、点燈する直流白熱燈とする。しかし、こ
れは霧笛、又は交流制御ランプであつてもよい。
第２図は、第１図の詳細な配置図の例であるが、
第２図では、すべてのゲートが否定出力（例、
NAND−NOR）で構成されている、しかしすべ
ての論理回路は、肯定又は否定論理の何れを用い
ても、論理ゲートの組合せで同様のものを構成し
得るものであることを理解すべきである。

第１図、第２図について詳細に説明すると、ク
ロツク信号がクロツク回路１４によつて制御回路
１０へ供給される。此のクロツク回路は、分周器
１６によつて回路の動作のために適当な周波数へ
分周される。信号シーケンスの時間間隔は所望に
よつて変化されることがあるので、それに備え
て、異つた周波数の分周比が出力出来る様にする
ことがよい。例えば、第２図に示す様に、もしク
ロツク回路１４として、640ヘルツのクロツク振
動計が用いられたとすると、分周器は320又は180
ヘルツ出力にセツト出来る。これは、分周器の出
力側の抵抗器１６Ａ又は１６Ｂの何れを選んで用
いるかに依つて決まる。何れの出力を用いるかと
云うことは、伝達されるシーケンス全部に要する
合計時間に依るものである。180ヘルツを選ぶと
いうことは、シーケンス伝送により長い時間経過
を必要とする。

分周器１６の出力は、TTL−PROM２０に対
してアドレス指定を行なう。リツプル・カウンタ
ーへ伝えられる。リツプルカウンター１８は又制
御回路の他の素子に対して、基本的な時間単位を
与える立場となつて働き、又リセツト信号（詳細
は後記する）の開始と共に点滅燈の時間的シーケ
ンス全体を新たにスタートさせる働きをする。

代表的な例としては、リツプルカウンター１８
が、PROM２０対して、PROMの違つた部分を
指置指定する並列アドレスワードを発する。この
アクセスに応答して、PROMは並列コードワー
ドを出力として出す。TTL−PROMの例とし
て、本発明に適したものとしては、テキサス・イ
ンスツルメント社製のTBP24S10又はナシヨナ
ル・セミコンダクター社製のSN−74−287があ
る。これらPROMは両方共256×４メモリーであ
るが、本発明はこれらに限定されない。

例えば、PROMに記憶されていたコードワー
ドは、点滅燈を動作させるためのモリス・コード
に合致する16進法の数字を表わす４ビツトの制御
言語である筈である。モリス・コードでは通常用
いられないビツトパタンは、後述するが、リツプ
ルカウンター１８に対するリセツトコードとして
用いられる。

PROM２０からの並列コード言語は、並列−
直列シフト・レジスター２２の並列入力へ送られ
る。上記の様に、此のコードワードは、リツプル
カウンター１８からPROM２０へ送られたアド
レスに依つて決まるユニークな16進法の数字を表
わす。第１，２図から判る様に、シフトレジスタ
ー２２は直列出力２４及び２つの並列出力２６，
２８を持つている。直列出力２４は、シフトレジ
スターへ送られて来た４ビツト並列コードワード
の最大有意義ビツト（MBS）の位置の１つを指
定する様にすることが出来る。第２図に示した具
体例では、最大有意義ビツトは、外されて、次位
の有意義ビツトが直列出力２４を示す様に使用さ
れる。２つの並列出力２６，２８は入力コードワ
ードの中の２個の最小有意義ビツト（LSB）に
してよい。シフトレジスター２２は、リツプルカ
ウンター１８からのクロツク出力を受ける様に、
ライン３０で連らつており（第２図参照）これに
より、50ミリセカンドの間隔でシフトレジスター
からの16進コードの変換を遂行する。

シフトレジスター２２の直列出力２４は、アン
ド（AND）ゲート３２（第２図では、ナンド
（NAND）ゲート３２Ａとインバーター３２Ｂに
依つて論理的出力が得られる）を経て、増幅回路
３４より表示燈１２へ連らなつている。第２図に
示す様に、増幅部は、１対のトランジスター３４
Ａ，３４Ｂであつてよい。又第２図に示す様に、
増幅トランジスター３４Ａ，３４Ｂの出力で制御
される出力トランジスター３６が燈光体１２の最
終の制御出力を与える。この様にして、燈光体１
２の点滅特性はシフトレジスター２２の直列出力
２４によつて決まるのである。PROM２０中の
コード設定を適宜に行うことで、此の制御は、モ
リスコードや他コードだけでなく、如何なるオ
ン・オフシーケンスにも合わせることが出来る。

アンドゲート３２（第２図で、ナンド３２Ａと
インバーター３２Ｂから成つている）には、シフ
トレジスター２２の直列出力２４が供給される以
外に、昼光制御回路３８からの昼光制御信号が供
給される。第２図に示す様な昼光制御回路は、光
セル４０に連らなるナンドゲート４２（光セル４
０からの入力と直流電圧Vccを受けている）、全
入力がナンド・ゲートの出力側に連らなつている
ノア（NOR）ゲート４４、及び抵抗器４６及び
キヤパシター４８を包含する遅延回路から成つて
いる。

昼光制御回路３８は次の様に動作する、即ち光
セル４０のインピーダンスが高い時（光量が低い
時）は、プラス信号がゲート３２（３２Ａと３２
Ａの組合せ、第２図）へ送られて、シフトレジス
ター２２の直列出力２４からのコード信号は、出
力トランジスター３６を作動させ、燈光体１２を
オンにする。一方、光量が高い昼間は、光セル４
０のインピーダンスが低い。そうすると、ノア・
ゲート４４は低い出力となり、シフトレジスター
２２の直列出力２４を出力トランジスター３６へ
送ることを阻止する。抵抗４６とキヤパシター３
６を包含する遅延回路は、シフトレジスター２２
の直列出力２４が時間的に消滅する迄、一時的な
燈光が入射しても、これをゲート３２Ａへ到達さ
せない様にして、夜間に、点滅光自体のために、
燈光体１２の働きを中断しない様にする作用をす
る。

前出の様に、直列出力２４の他に、シフトレジ
スター２２は、１対の並列出力端子２６，２８を
持つており、これはPROM２０からシフトレジ
スター２２へ送られるコードワードの中の２個の
最小有意義ビツトに相当する。これらの端子２
６，２８の並列出力は、２ビツトのコードとな
り、これがリツプルカウンター１８へリセツト信
号を又プログラム制御回路１０と連結している他
のプログラム制御回路へ同期（SYNC）信号を発
する働きをする。此のリセツトは、リツプルカウ
ンター１８によつて実行されるすべてのタイミン
グとアドレス指定機能の時間的シーケンスが新た
に始まることを意味するものである。

此のリセツトと同期動作を実施するため、並列
出力端子２６と２８は直列出力２４と一緒に、リ
セツトコード検出器５０に連らなつており、第２
図に示す様に、此のリセツトコード検出器は、ノ
ア・ゲート５０Ａとナンド・ゲート５０Ｂによつ
て構成することが出来る。第２図の特定の回路
は、独自のコードワードである０１０（即ち、２
進法の２）を探知するためにセツトされる。そし
て此のコード言語はリセツトコード言語として選
ばれたもので、（シフトレジスター２２へ送られ
た元の４ビツトコードワードの最大有意義ビツト
は抜かれていることを示すものである。）勿論、
他のコードワードや論理ゲート回路がリセツト動
作のために採用し得るのであつて、第２図に示す
回路は例示のために過ぎない。

リセツトコード検出器５０が所定のリセツトコ
ードの存在を検出すると、リセツト出力信号が発
せられる（例、第２図、ノア・ゲート５０Ｂの出
力側で）。此のリセツト出力信号はオア・ゲート
５２（これは第２図のノア・ゲート５２Ａとイン
バーター５２Ｂで構成される）を通して、リツプ
ルカウンター１８のリセツト端子へ送られる。斯
くして、リツプルカウンター１８は所定の価にリ
セツトされる。代表的な例としては、リセツトに
よりPROMのアドレスはアドレス0000から始ま
り、点滅光１２の時間的シーケンスは再び全く同
様に始まる。

リツプルカウンター１８にリセツトを指令する
以外に、リセツトコード検出器５０のリセツト信
号出力は、同期信号SYNCへも送られる。第２図
では、これは出力トランジスター５４を通して行
い得る。此の回路の利点は、本制御回路１０と類
似の態様で点滅燈を制御している他の制御回路に
対して、本制御回路１０はリツプルカウンター１
８をリセツトしたことを知らせることである。か
くして、他の制御回路も同様に同時にそのリツプ
ルカウンターをリセツトするので、すべての燈光
体の点滅シーケンスは、一緒にスタートする。又
同時に、同期端子SYNCは、他の制御回路でリセ
ツト探知信号が発生した時に本制御回路１０のリ
ツプルカウンター１８をリセツトさせる手段とな
るのである。これは、オア・ゲート５２（第２図
のノア・ゲート５２Ａとインバーター５２Ｂから
構成される）の入力に同期端子が連らなつている
ことから達成される。かくて、他のプログラム制
御回路からのリセツト検出信号が同期端子SYNC
に到達すると、あたかもリセツト信号が本制御回
路１０のリセツトコード検出器５０によつて発せ
られたかの様に、同一の態様でリツプルカウンタ
ー１８のリセツト端子へ、オア・ゲート５２を経
て、伝えられる。この様にして、本制御回路１０
は他の回路をリセツトすることと他の回路によつ
てリセツトされることの両方をなし得るのであ
る。

電源につなぐことによつて、今迄説明して来た
システムは、燈光体の点滅シーケンス（又は、他
の類似のオン・オフ動作）を制御し、かつその様
な点滅を行う複数の制御回路の間で同期をとる能
力を十分有するものであるが、先に発明の背景の
項で述べた様に、本回路の中の多くの素子に
CMOSを採用することが出来る（例えば、クロ
ツク発生器１４、分周器１６、リツプルカウンタ
ー１８、シフトレジスター２２）、しかしながら
PROM２０としてはTTL−PROMを用いること
が、TTL−PROMのCMOS−PROMを越える多
くの利点の故に、有利である。だがTTL−
PROMは電力消費が大きい不利がある。例えば、
現在市販のTTL−PROMは、概ね100−150ミリ
アンペアの電流を流す。故に、本発明のプログラ
ム制御回路は、後述の、電力消費を低減する特殊
な手段を備えるのである。

第１図に戻つて説明すると、本発明の電力消費
の低減は、PROM２０の電力供給端子と間欠
（断続）的電力上昇（POWER up）信号を発する
リツプルカウンター１８の出力端子５８の間を結
んで間欠的電力上昇ゲート回路５６を構成するこ
とで達成しているのである。詳細を第２図に示す
が、此の間欠的電力上昇回路５６は、調整した出
力電圧を発する電源６２に連らなる電圧調整器６
０を包含するが、好適な例として、電源６２は６
ボルト又は12ボルトの直流であるが、何れの場合
でも、５ボルトに調整した直流出力の電圧を安定
的に確立する様にセツトした電圧調整器６０を備
えておればよい。此の調整出力電圧は、そのコレ
クター端子がPROMの電力供給端子へ連らなつ
ている制御用PNPトランジスター６４のエミツ
ター端子へ供給される。制御用トランジスター６
４のベース端子は、ナンド・ゲート６６及びイン
バーター６８を通して、リツプルカウンターの出
力端子５８へ連らなる。ナンド・ゲート６６への
他の入力はノア・ゲート５２Ａの出力へ結ぶ。

作動時には、リツプルカウンター１８の出力端
子５８は、PROMがオフである筈の時には、通
常プラスである。此のプラス信号はナンド・ゲー
ト６６の入力の１つに送られる。ノア・ゲート５
２Ａからナンド・ゲート６６への他の入力は通常
プラスである（リセツト信号が出ていなければ）
故、ナンド・ゲート６６の出力は通常マイナスで
ある。これはインバーター６８によつて反転され
て、オフ状態を維持しているPNPトランジスタ
ー６４のベース端子へのプラス信号となる。従つ
てトランジスター６４は電圧調整器６０からの調
整電圧をPROM２０へ伝達しない。

一方、PROM２０が付勢される筈の時は、リ
ツプルカウンター１８の端子５８の出力は、マイ
ナスになる。そしてこれはナンド・ゲート６６の
出力をプラスにする。此のプラス信号はインバー
ター６８によつて反転されて、PNPトランジス
ター６４のベース端子へのマイナス信号となり、
これをオン（通電状態）にする。かくして、電圧
調整器６０からの調整電圧はPROM２０へ伝え
られ、PROMを付勢する。

同様に、もしリセツト信号が発せられたら、ノ
ア・ゲート５２Ａの出力はマイナスとなる。これ
はトランジスター６４をオンにすると云う同一の
結果を与える。故に、マイナス付勢パルスがリツ
プルカウンター１８によつて発せられるか、或
は、リセツトパルスが本制御回路１０或は他の制
御回路で発生した場合、PROM２０が付勢され
るのである。

此処で次の点を指摘しておく。即ちPROMを
付勢するという動作を（これは２つの条件の内の
何れかが存在すればPROMは付勢されるのであ
るから、本質的にオア動作であるが）ナンド・ゲ
ート６６、インバーター６８、ノア・ゲート５
２、カウンター１８の端子５８からのマイナスパ
ルスに関連するPNPトランジスター６４の働き
によつて説明したが、同じ動作は、もし所望であ
れば、リツプルカウンター、アンド・ゲート、オ
ア・ゲートからのプラス信号を利用して実行する
様にすることが出来る。

リツプルカウンター１８からのマイナスの間欠
的電力上昇信号のタイミングについては、これ
は、リツプルカウンター１８によつてPROMに
アドレスをさせ、コードワードをシフトレジスタ
ー２２へ移動させることの出来る充分な期間と時
間間隔を保つて行うものとするが、第２図に示す
具体例では、分周器出力320又は180ヘルツ、256
×４のPROM、シフトレジスターに対する出力
クロツク50ミリセカンドを採用するとして、0.2
秒毎に200マイクロセカンドのマイナスパルスを
持続すれば、マイナスの間欠的電力上昇信号を発
するに充分であることが判つた。従つて、
PROMが0.2秒毎に僅小時間だけ通電状態となる
のであるから、大きな電力節減が達成出来ること
が判るであろう。この事は、第２図に示す作動条
件の具体例では、５ミリアンペア以下の電流消費
しか必要としない事実によつて理解出来るであろ
う。勿論、上記の特定の時間帯は例示のためのも
のであり、ある特定のシステムに用いる特定のタ
イミングは、システムを支配している条件に依存
するものである。

本発明は第２図に示す好適な具体例によつて説
明したが、その他の変更、改変も、請求の範囲記
載の発明を実行するに当つて可能である。例え
ば、本発明では、アドレス及び時間指定のために
リツプルカウンターを用い、点滅シーケンス及び
リセツトを制御するための並列→直列変換レジス
ターを用いるという立場から説明して来たが、本
発明の原理を具現し、本発明の範囲と精神を逸脱
せずに、異なつた多数の回路、素子の配列を行う
ことは当業者は容易に想到し得るものであり、こ
れらは本発明に属する。

【図面の簡単な説明】

第１図は本発明に基くプログラマブル制御回路
の具体例をブロツク図で示すもので、第２図は第
１図の具体例を実施した回路配置例を示す。 １０…プログラマブル制御回路（全体）、１２
…表示装置、１４…クロツク回路、１６…周波数
分周器、１８…リツプルカウンター、２０…
TTL−PROM、２２…並列→直列シフトレジス
ター、２４…直列出力、２６，２８…並列出力、
３２…アンド（AND）ゲート、３４…増幅回路、
３６…出力トランジスター、３８…昼光制御回
路、４０…光セル、４２…ナンド（NAND）ゲ
ート、４４…ノア（NOR）ゲート、４６…抵抗
器、４８…キヤパシター、５０…リセツトコード
発見器、５２…オア（OR）ゲート、５４…出力
トランジスター、５６…間欠的電力上昇
（POWER up）ゲート回路、５８…リツプルカウ
ンター出力端子、６０…電圧調整器、６２…電
源、６４…制御用PNPトランジスター。

Claims (1)

1. 【特許請求の範囲】 １ 表示装置のオン・オフ状態を制御するプログ
   ラマブル制御回路であつて、 前記表示装置によつて提供されるべき所望のオ
   ン・オフシーケンスを示す複数のコードワードが
   プログラムされた複数のメモリセルを有するメモ
   リ回路、 該メモリ回路に結合されアドレスワードを発生
   して前記メモリ回路のメモリセルをアドレス指定
   し、前記メモリ回路を駆動して前記アドレスワー
   ドに基づく並列形式の前記コードワードを出力す
   るアドレス指定手段、 前記メモリ回路から前記並列形式のコードワー
   ドを受け入れるように結合され前記並列形式のコ
   ードワードを直列のコード出力信号に変換する並
   列／直列変換手段、 該並列／直列変換手段から前記直列形式の出力
   信号を受け入れるように結合され前記直列コード
   出力信号に基づいて前記表示装置を駆動する出力
   手段、および、 前記メモリ回路のアドレス指定を許可するため
   に必要な周期の期間だけ前記メモリ回路の電力を
   上昇させ前記メモリ回路から前記並列形式のコー
   ドワードを前記並列／直列変換手段に転送するた
   め前記メモリ回路に結合された電力上昇を断続す
   る回路を具備するプログラマブル制御回路。 ２ 前記メモリ回路がTTL−PROMを具備し、
   前記アドレス指定手段がクロツク回路により駆動
   されるCMOSカウンタを具備し前記TTL−
   PROMをアドレス指定するカウンタシーケンス
   を発生する請求項１記載のプログラマブル制御回
   路。 ３ 前記並列／直列変換手段が並列／直列シフト
   レジスタを具備する請求項１記載のプログラマブ
   ル制御回路。 ４ 前記表示装置がライトである請求項１記載の
   プログラマブル制御回路。 ５ 前記表示装置がホーンである請求項１記載の
   プログラマブル制御回路。 ６ 前記断続的電力上昇手段が断続電力制御信号
   を発生する前記カウンタの出力と前記TTL−
   PROMの電力供給端子との間に結合され、さら
   に前記断続的電力上昇手段が、 DC電源、 該DC電源に結合されその出力端子に調整され
   た電圧を発生させる電圧調整器、および、 該電圧調整器の出力端子と前記TTL−PROM
   の前記電力上昇入力端子との間に配設された結合
   経路を有し、前記カウンタから前記断続電力上昇
   制御信号を受け入れるように結合された制御端子
   を有し、前記断続電力上昇制御信号が前記結合経
   路を介して前記TTL−PROMの前記電力上昇端
   子に前記調整されたDC電圧を通過させるように
   受け入れられるとき前記結合経路を閉じるスイツ
   チ手段、 を具備する請求項２記載のプログラマブル制御回
   路。 ７ 前記電圧調整器が6Vおよび12Vの両者の電
   源信号を所定の電圧に変換するように設けられ、
   前記断続的電力上昇回路が6Vまたは12Vのいず
   れかであるDC電源に結合する端子を有し、それ
   より、前記プログラマブル制御回路が該プログラ
   マブル制御回路の何らかの回路要素を変更するこ
   となく6Vまたは12Vの電力で動作可能に構成さ
   れた請求項６記載のプログラマブル制御回路。 ８ 前記TTL−PROMが前記カウンタを所定の
   数字にリセツトするリセツトコードを包含するよ
   うにプログラムされ、該リセツトコードが少なく
   とも前記並列形式コードワードの２ビツトを具備
   し、前記プログラマブル制御回路がさらに、 前記並列形式コードワード内の前記リセツトコ
   ードのビツト位置に対応する並列リセツトコード
   ワードを提供する前記並列／直列変換手段の１対
   の出力端子、 前記並列リセツトコードワードを受入れ、前記
   リセツトコードが前記TTL−PROMから前記並
   列／直列変換手段へ通過させられ、前記１対の並
   列出力端子においてリセツトコードワードとして
   生成されるときリセツト検出出力信号を生成する
   ため前記１対の並列出力端子に結合された検出手
   段、および、 該検出手段と前記カウンタをリセツトするため
   前記リセツト検出出力信号を提供する前記カウン
   タのリセツト端子との間に結合されたリセツトフ
   イードバツク経路 を具備する請求項６記載のプログラマブル制御回
   路。 ９ 前記リセツトフイードバツク経路がリセツト
   検出出力信号が生成している付加的なプログラマ
   ブル制御回路に指示を提供する少なくとも１つの
   付加的なプログラマブル制御回路に結合する同期
   端子を有する請求項８記載のプログラマブル制御
   回路。 １０ 前記リセツトフイードバツク経路がさらに
   前記同期端子に結合され、リセツト検出出力信号
   が前記付加的なプログラマブル制御回路内におい
   て生成される前記付加的なプログラマブル制御回
   路から指示を受け入れるゲートを具備し、それに
   より、リセツト検出出力信号が前記付加的なプロ
   グラマブル制御回路において生成されるとき前記
   カウンタがリセツトされる請求項９記載のプログ
   ラマブル制御回路。 １１ 前記断続的電力上昇回路が前記カウンタか
   ら前記断続電力上昇制御信号を受入れるように結
   合され、前記リセツト検出出力信号を受け入れる
   ように前記リセツトフイードバツク経路に結合さ
   れ、それにより、前記断続電力上昇制御信号が前
   記カウンタによつて発生されるとき、そして、前
   記リセツ検出出力が発生されるとき、前記TTL
   −PROMの電力が上昇する請求項８記載のプロ
   グラマブル制御回路。 １２ 表示装置のオン・オフ状態を制御するプロ
   グラマブル制御回路であつて、 前記表示装置によつて提供されるべき所望のオ
   ン・オフシーケンスを示す複数のコードワードが
   プログラムされた複数のメモリセルを有する
   TTL−PROM、 該TTL−PROMに結合されたCMOCカウンタ
   であつて、該カウンタによつて発生される所定数
   のビツトを有する並列形式のアドレスワードに基
   づいて前記メモリセルをアドレス指定して前記
   TTL−PROMを駆動し前記カウンタのカウント
   値に基づく並列形式の前記コードワードを出力す
   るもの、 前記TTL−PROMから前記並列形式のコード
   ワードを受け入れるように結合され、前記並列形
   式のコードワードのあるビツト位置に対応する直
   列コード信号を提供する直列出力、端子を有し、
   しかも、前記並列形式のコードワードの他の２ビ
   ツト位置に対応するリセツトコード信号を具備す
   る補助並列コードワードを提供する少なくとも２
   つの並列出力端子を有するCMOS並列／直列シ
   フトレジスタ、 該並列／直列シフトレジスタの前記直列出力端
   子にに結合されそこから前記直列コード信号を受
   入れ該直列コード信号に基づいて前記指示手段を
   駆動する出力手段、 前記TTL−PROMと、該TTL−PROMをア
   ドレス指定することを許可するに必要な期間の間
   だけ前記TTL−PROMがターンオンされるよう
   に断続的に電力上昇信号を生成する前記カウンタ
   の電力上昇端子との間に結合され、前記TTL−
   PROMから前記並列のコードワードを前記並
   列／直列シフトレジスタに転送する断続的電力上
   昇回路、 前記シフトレジスタの２つの並列出力端子と前
   記カウンタのリセツト端子との間に結合され、所
   定のリセツトコード信号が前記２つの並列出力端
   子において生成されるとき前記カウンタをリセツ
   トするリセツト回路 を具備するプログラマブル制御回路。 １３ 前記リセツト回路が少なくとも１つの付加
   的なプログラマブル制御回路に結合する同期端子
   を有し、それにより、前記カウンタが前記付加的
   なプログラマブル制御回路から同期リセツト信号
   の受信に応じてリセツトされる請求項１２記載の
   プログラマブル制御回路。 １４ 前記リセツト回路が前記断続的電力上昇回
   路に結合され、前記コントローラによつて断続電
   力上昇信号が発生されるときおよび前記カウンタ
   がリセツトされるときの両時点に前記TTL−
   PROMの電力が上昇される請求項１２記載のプ
   ログラマブル制御回路。 １５ 前記リセツト回路が前記断続的電力上昇回
   路に結合され、前記コントローラによつて断続電
   力上昇信号が発生されるときおよび前記カウンタ
   がリセツトされるときの両時点に前記TTL−
   PROMの電力が上昇される請求項１３記載のプ
   ログラマブル制御回路。 １６ 航行援助用指示装置のオン・オフ状態を制
   御するプログラマブル制御回路であつて、 前記指示装置によつて提供されるべき所望のオ
   ン・オフシーケンスを示す複数のコードワードを
   記憶する複数のメモリセルを有するメモリ回路手
   段、 該メモリ回路手段に作動的に結合されアドレス
   ワードを発生して前記メモリセルをアドレス指定
   し、前記並列形式の前記コードワードを出力する
   アドレス指定手段、 前記メモリ回路手段に作動的に結合され前記並
   列形式のコードワードを直列のコード出力信号に
   変換する並列／直列変換手段、 該変換手段に作動的に結合され、前記直列コー
   ド出力信号に基づいて予め選択されたオン・オフ
   シーケンスで前記指示装置を駆動する出力手段、 前記メモリ回路手段に結合され該メモリ回路手
   段の電力を断続的に上昇させ、前記メモリセルの
   アドレス指定を許可し前記並列形式のコードワー
   ドを前記変換手段に転送する断続的電力上昇回路
   手段、 前記変換手段に結合され前記メモリ回路手段に
   よつて提供されるリセツトコードの存在を検出す
   る検出手段、 同期端子、 前記検出手段、前記アドレス指定手段および前
   記同期端子に作動的に結合され、前記検出手段に
   よる前記リセツトコードの検出に応答して前記ア
   ドレス指定手段および前記同期端子にリセツト信
   号を提供する回路手段、および、 前記出力手段に作動的に結合され、昼光期間の
   間前記指示装置を消勢する昼光制御回路 を具備するプログラマブル制御回路。 １７ 航行援助用指示装置のオン・オフ状態を制
   御するプログラマブル制御回路であつて、 (a) 前記指示装置によつて提供されるべきオン・
   オフシーケンスを示す複数のコードワードを記
   憶するアドレス指定可能な複数のメモリセルを
   有するメモリ回路、 (b) 該メモリ回路に結合されアドレスワードを発
   生して前記メモリセルのアドレス指定するアド
   レス指定回路、 (c) 前記メモリ回路によつて提供されるコードワ
   ードに応答し、前記提供されるコードワードに
   よつて指示される所定のオン・オフパターンに
   前記指示装置を順序づける出力回路、 (d) 前記メモリ回路の電力上昇端子に結合され、
   アドレス指定を許可するのに必要な期間の間だ
   け前記メモリ回路の電力を上昇させる断続的電
   力上昇回路であつて、DC電源と電力上昇端子
   と間に結合経路を有するスイツチ回路、およ
   び、該スイツチ回路を閉成するアドレス指定回
   路により発生される断続的電力上昇を受け入れ
   る制御端子を備えたもの を具備するプログラマブル制御回路。 １８ 航行援助用指示装置のオン・オフ状態を制
   御するプログラマブル制御回路であつて、 (a) 少なくともその一部がリセツトコードを規定
   する複数のコードワードを記憶する複数のメモ
   リセルを有するメモリ回路、 (b) 該メモリ回路に作動的に結合されアドレスワ
   ードを発生して前記メモリセルをアドレス指定
   し並列形式のコードワードを出力するクロツク
   駆動カウンタ、 (c) 前記メモリ回路の出力に作動的に結合された
   並列形式の日付入力、および、該並列形式コー
   ドワードを直列のコード出力信号に変換する前
   記カウンタに作動的に結合されたクロツク入力
   を有する並列／直列シフトレジスタ、 (d) 該シフトレジスタの直列出力に作動的に結合
   され前記直列コード出力信号に基づいて所定の
   オン・オフシーケンスで前記指示装置を駆動す
   る出力回路、 (e) 前記シフトレジスタの選択された並列出力端
   子に作動的に結合され前記リセツトコードの存
   在を検出し該検出に応答してリセツト信号を提
   供するリセツトコード検出回路、 (f) DC電源と前記メモリ回路の電力上昇端子と
   の間に切替経路を提供する断続的電力上昇回路
   であつて、該回路が、入力としての(i)前記リセ
   ツト信号、および、(ii)前記切替経路を閉成し断
   続電力上昇またはリセツト信号の一方が発生し
   ているとき前記電力上昇端子にDC電圧を提供
   する前記カウンタによつて提供される断続電力
   上昇信号を受け入れるゲートの出力に応答する
   もの、 (g) 昼光を検出し、昼光期間の間前記指示装置の
   動作を禁止する昼光制御回路、 (h) リセツト信号を生成している付加的なプログ
   ラマブル制御回路に指示を提供し、該付加的な
   プログラマブル制御回路内においてリセツト信
   号を生成している付加的なプログラマブル制御
   回路から指示を受け入れる少なくとも１つの付
   加的なプログラマブル制御回路に結合する同期
   端子 を具備し、該プログラマブル制御回路をあたかも
   それがリセツト信号を生成したとして応答しリセ
   ツト信号が生成されている指示を受け入れるプロ
   グラマブル制御回路。 １９ 航行援助用指示装置のオン・オフ状態を制
   御する制御回路であつて、 (a) 少なくともそのデータワードの一部がリセツ
   トコードを規定する、前記指示装置によつて提
   供されるべき所望のオン・オフシーケンスを示
   す複数のデータワードを記憶するアドレス指定
   可能な複数のメモリロケーシヨンを有する第１
   の手段、 (b) 所定のシーケンスで前記メモリロケーシヨン
   のあるものをアドレス指定する第２の手段であ
   つて、第１の手段が第２の手段によつてアドレ
   ス指定された前記メモリロケーシヨンに基づい
   てその出力にデータワードのあるものを存在さ
   せるようになつているもの、 (c) 第１の手段の出力に存在するデータワードに
   基づいて所望のオン・オフシーケンスで前記指
   示装置を付勢または消勢させる第３の手段、 (d) 前記リセツトコードが存在することを検出す
   る第４の手段であつて、第２の手段が前記リセ
   ツトコードの検出に応答し第１の手段を所定の
   開始アドレスからアドレス指定を始めるもの、
   および、 (e) 第４の手段によるリセツトコードの検出に応
   答し同期パルスを発生させる第５の手段であつ
   て、該第５の手段と協働する同期端子に結合さ
   れた他の制御回路から同期パルスを受け入れる
   ものであり、第２の手段は他の制御回路からの
   同期パルスの受信に応答し第１の手段を所定の
   開始アドレスからアドレス指定を始めるもの、 を具備する制御回路。 ２０ 昼光期間の間前記指示装置を消勢するため
   昼光に応答する手段をさらに具備する請求項１９
   記載の制御回路。 ２１ 第１手段が電源オンと電源オフの状態の間
   で駆動可能であり、該制御回路が(i)前記リセツト
   コードの検出、および、(ii)第１の手段のアドレス
   指定を許可するに必要な期間の間だけ第１の手段
   を電源オン状態に駆動する同期パルスの受信の一
   方に応答する手段をさらに具備する請求項２０記
   載の制御回路。 ２２ 第１の手段の出力が並列形式であり、各デ
   ータワードが複数のデータビツトを具備し、各ビ
   ツトが所望のオン・オフ状態を示し、さらに、並
   列データワードを直列コード出力信号に変換する
   手段を具備する請求項２１記載の制御回路。 ２３ 複数の同期化制御回路と該制御回路の各々
   と協働する指示装置を具備する航行ライトシステ
   ムであつて、前記各制御回路が、 (a) 少なくともそのデータワードの一部がリセツ
   トコードを規定する、前記指示装置によつて提
   供されるべき所望のオン・オフシーケンスを示
   す複数のデータワードを記憶するアドレス指定
   可能な複数のメモリロケーシヨンを有する第１
   の手段、 (b) 所定のシーケンスで前記メモリロケーシヨン
   のあるものをアドレス指定する第２の手段であ
   つて、第１の手段が該第２の手段によつてアド
   レス指定された前記メモリロケーシヨンに基づ
   いてその出力にデータワードのあるものを存在
   させるもの、 (c) 第１の手段の出力に存在する前記データワー
   ドに基づいて所望のオン・オフシーケンスで前
   記指示装置を付勢または消勢させる第３の手
   段、 (d) 前記リセツトコードが存在することを検出す
   る第４の手段であつて、第２の手段が前記リセ
   ツトコードの検出に応答し第１の手段を所定の
   開始アドレスからアドレス指定を始めるもの、 (e) 他の制御回路のある同期端子に結合する同期
   端子を有し、第４の手段によるリセツトコード
   の検出に応答し同期パルスを発生させ、他の制
   御回路のあるものによつて発生させる同期化パ
   ルスを受け入れる第５の手段であつて、第２の
   手段は他の制御回路からの同期化パルスの受信
   に応答し第１の手段を所定の開始アドレスから
   アドレス指定を始めるもの、 (f) 昼光期間の間前記指示装置を消勢する第６の
   手段を具備し、 それにより、各制御回路が他の制御回路をリセ
   ツトさせる能力、および、他の制御回路によつて
   リセツトされ全ての制御回路を同期して動作可能
   にする能力の両者を有する制御回路。 ２４ 複数の同期化制御回路と該制御回路の各々
   と協働する指示装置を具備する航行ライトシステ
   ムにおいて、該制御回路の各々を制御する方法
   が、下記の諸段階、すなわち、 (a) アドレス指定可能メモリに、前記指示装置に
   よつて提供されるべき所望のオン・オフシーケ
   ンスを示し、リセツトコードを包含する複数の
   データワードを記憶する段階、 (b) 所定のシーケンスで前記データワードのある
   ものをアドレス指定し、前記メモリの出力にア
   ドレス指定されたデータワードを存在させる段
   階、 (c) 前記メモリの出力に存在する前記データワー
   ドに基づく所望のオン・オフシーケンスで前記
   指示装置を付勢および消勢する段階、 (d) 前記リセツトコードが前記メモリの出力に存
   在していることを検出し、該リセツトコードの
   検出に応答し前記メモリを所定の開始アドレス
   からアドレス指定を始める段階、 (e) 前記リセツトコードの検出に応答し同期パル
   スを発生させ、他の制御回路をリセツトするた
   め他の制御回路に同期パルスを提供する段階、 (f) その他の制御回路によつて発生される同期化
   パルスに応答し前記メモリを所定の開始アドレ
   スからアドレス指定を始める段階 を具備する方法。