JPH04306572A - 電子回路基板の配線方法及びこれに用いる配線用素子 - Google Patents

電子回路基板の配線方法及びこれに用いる配線用素子

Info

Publication number
JPH04306572A
JPH04306572A JP5228091A JP5228091A JPH04306572A JP H04306572 A JPH04306572 A JP H04306572A JP 5228091 A JP5228091 A JP 5228091A JP 5228091 A JP5228091 A JP 5228091A JP H04306572 A JPH04306572 A JP H04306572A
Authority
JP
Japan
Prior art keywords
wiring
electronic circuit
circuit board
wiring element
connecting terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5228091A
Other languages
English (en)
Inventor
Itaru Okubo
大久保 至
Masatoshi Umaha
馬把 正俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5228091A priority Critical patent/JPH04306572A/ja
Publication of JPH04306572A publication Critical patent/JPH04306572A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は各種電子回路基板に配し
た実装部品間を接続するための配線方法及びこれに用い
る配線用素子に関する。
【0002】
【従来の技術】図4は従来方法による配線態様を示す電
子回路基板の一部の模式的平面図であり、図中1,2は
実装部品を示している。実装部品1,2の接続端子1a
,1b 、2a,2b は電子回路基板上に配設した配
線11によって直接的に接続される外、配線同士が交叉
する場合には、例えば実装部品2から配線12を、また
実装部品1から配線12とは層違いの配線13を延在さ
せ、接続する必要のある配線12,13 は相互の交差
点に形成したスルーホール14にて接続する。
【0003】
【発明が解決しようとする課題】ところでこのような従
来方法にあっては配線の数が多くなると、配線が相互に
交わらないようにするため、配線を大きく迂回させ、ま
た配線層数を増す必要があり、電子回路基板上における
配線パターンが占める面積が増大し、広い電子回路基板
を必要とし、基板コストが高くなるという問題があった
。本発明はかかる事情に鑑みなされたものであって、そ
の目的とするところは配線パターンを単純化し、電子回
路基板上における実装部品の密度を高めると共に配線層
数を低減して基板コストの低減を図れるようにした電子
回路基板の配線方法及びこれに用いる配線用素子を提供
するにある。
【0004】
【課題を解決するための手段】本発明に係る電子回路基
板の配線方法は、電子回路基板上に実装部品と共に、こ
の実装部品の接続端子と接続すべき接続端子を有し、且
つ接続端子同士は予め集積化した配線によって接続して
ある配線用素子を夫々配置し、配線用素子を中継にして
前記実装部品の接続端子と配線用素子の接続端子との間
を結ぶ配線を施す。また本発明に係る配線用素子は電子
回路基板上の実装部品間を接続するために用いる配線用
素子であって、一方の実装部品の接続端子と電子回路基
板上の配線にて接続される接続端子及び他方の実装部品
の接続端子と電子回路基板上の配線にて接続される接続
端子を夫々有し、両接続端子間は予め集積化した配線に
より接続してあることを特徴とする。
【0005】
【作用】本発明方法にあってはこれによって、配線の交
叉部分等は配線用素子内に形成しておくことが可能とな
り、また配線パターンが単純化される。
【0006】
【実施例】以下本発明をその実施状態を示す図面に基づ
き具体的に説明する。 (実施例1)図1は本発明に係る配線用素子を用いて本
発明方法により配線した電子回路基板の模式的平面図で
あり、図中1,2は実装部品、3は配線用素子を示して
いる。実装部品1の接続端子1a,1b と実装部品2
の接続端子2a,2b との間は電子回路基板上に配し
た配線4a,4b …によって、また配線用素子3の接
続端子3bと実装部品2の接続端子2a,2b との間
は同じく電子回路基板上に配した配線5a,5b …に
て相互に接続されている。なお、実装部品1の接続端子
1bと他の図示しない実装部品の接続端子等とを接続す
る配線4cであって、他の配線4b等と交叉させる必要
のある配線は配線4bと層違いの配線とする。
【0007】図2は配線用素子3内部の配線態様を示す
説明図であり、両側に各複数の接続端子3a,3b を
備え、内部には対向する接続端子同士を接続する配線3
c、相互に交差する態様で対向しない接続端子同士を接
続する配線3d,3e 等が集積化した状態で形成して
ある。配線3d,3e等相互に交叉する配線については
相互の間に絶縁層を介在させて立体的に配線が施されて
いる。なお必要な配線間はスルーホールによって相互に
接続することとしてもよい。配線用素子3における接続
端子3a,3b 同士の接続パターンは接続すべき実装
部品1,2相互の接続パターンに基づき配線の単純化、
配線長の短縮化等の観点から設定される。
【0008】而してこのような方法にあっては各実装部
品1,2の接続端子1a,1b 、2a,2bと、配線
用素子3の接続端子3a,3b とを配線の単純化、短
縮化の観点から決定し、これを満足するよう配線用素子
3内の配線を決定して配線用素子3を作成しておけば、
実際の電子回路基板上における配線は各実装部品1,2
と配線用素子3との接続端子同士を接続する簡単な配線
パターンとすることが可能となり、この間の配線4a,
4b 、5a,5b は実質的に平行で単純な配線で済
み、交差させる必要が殆どなく、電子回路基板上におけ
る配線層数が低減され、スルーホール等の加工の手間も
省略出来、基板コストの大幅な低減が可能となる。
【0009】(実施例2)実施例2においては配線用素
子3における接続端子3a,3b 間の接続パターンを
外部からの信号によって切換え可能な構成としてある。 図3は実施例2の配線用素子7を示す説明図であり、図
中8は切替え部、9は切替え制御部を示している。切替
え部8は多数のスイッチ素子にて構成され、このスイッ
チ素子のオン・オフの組合せにより両側の接続端子7a
,7b 相互の接続パターンが変更されるようになって
いる。また、切替え制御部9は論理回路等によって構成
され、前記接続端子7a,7b に接続されると共に、
その出力端子を前記切替え部8に接続してあり、切替え
制御部9からの制御信号により切替え部8へ制御信号を
出力し、切替え部8にて接続端子7a,7b 間の接続
パターンを実装部品に合せて変更し得るようになってい
る。なお切替え制御部9が接続されている接続端子7a
,7b は同じ電子回路基板上に設けた図示しない制御
回路に接続され、該制御回路からの信号により切替え制
御部9から所定の制御信号を切替え部8へ出力させる。
【0010】而してこのような実施例2にあっては、配
線用素子7における接続端子7a,7b間の接続パター
ンを接続すべき実装部品に応じて切り換え可能となって
おり、単一の配線用素子7にて各種の実装部品の接続に
使用することが可能となる。
【0011】
【発明の効果】以上の如く本発明方法及び配線用素子に
あっては、配線の交叉部等を含む部分を配線用素子に形
成しておくことにより、電子回路基板に全ての配線を直
接的に形成する必要がなく、また電子回路基板の層数も
低減出来、配線パターンも単純化されるなど本発明は優
れた効果を奏するものである。
【図面の簡単な説明】
【図1】本発明に係る配線用素子を用いて本発明方法に
より作製した電子回路基板の模式的平面図である。
【図2】本発明に係る配線用素子の説明図である。
【図3】本発明に係る配線用素子の他の例を示す説明図
である。
【図4】従来方法により作製した電子回路基板の模式的
平面図である。
【符号の説明】

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  電子回路基板上の実装部品間を接続す
    るための配線方法において、前記電子回路基板に、前記
    各実装部品の接続端子と接続される複数の接続端子を有
    し、これら接続端子同士は予め集積化された配線にて接
    続されている配線用素子を設け、この配線用素子の接続
    端子と前記各実装部品の接続端子とを結ぶ配線を施すこ
    とを特徴とする電子回路基板の配線方法。
  2. 【請求項2】  電子回路基板上の実装部品間を接続す
    るために用いる配線用素子であって、一方の実装部品の
    接続端子と電子回路基板上の配線にて接続される接続端
    子及び他方の実装部品の接続端子と電子回路基板上の配
    線にて接続される接続端子を夫々有し、両接続端子間は
    予め集積化した配線により接続してあることを特徴とす
    る配線用素子。
JP5228091A 1991-03-18 1991-03-18 電子回路基板の配線方法及びこれに用いる配線用素子 Pending JPH04306572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5228091A JPH04306572A (ja) 1991-03-18 1991-03-18 電子回路基板の配線方法及びこれに用いる配線用素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5228091A JPH04306572A (ja) 1991-03-18 1991-03-18 電子回路基板の配線方法及びこれに用いる配線用素子

Publications (1)

Publication Number Publication Date
JPH04306572A true JPH04306572A (ja) 1992-10-29

Family

ID=12910384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5228091A Pending JPH04306572A (ja) 1991-03-18 1991-03-18 電子回路基板の配線方法及びこれに用いる配線用素子

Country Status (1)

Country Link
JP (1) JPH04306572A (ja)

Similar Documents

Publication Publication Date Title
US5045725A (en) Integrated standard cell including clock lines
JP2668981B2 (ja) 半導体集積回路
JP2513443B2 (ja) 多層回路基板組立体
CN112312644B (zh) 使用两个布线层的集成电路的印刷电路板连接
JPH04306572A (ja) 電子回路基板の配線方法及びこれに用いる配線用素子
JPH06342858A (ja) ハイブリッド集積回路
JPH01185943A (ja) 半導体集積回路装置
JPH04127545A (ja) 半導体集積回路装置
JPH0143876Y2 (ja)
JP3132604B2 (ja) 半導体集積回路装置
JP2572134Y2 (ja) 基板の配線構造
US6218865B1 (en) Semiconductor device having function blocks with obliquely arranged signal terminals connected through two-dimensionally extensible signal lines
JPH0462801A (ja) チップ型電子部品
JP2874254B2 (ja) 半導体集積回路装置
JPH0347259Y2 (ja)
JP2581897Y2 (ja) 電源装置
JP2000133895A (ja) 基板上のパターン配線構造及びその設計方法
JPH0297049A (ja) 集積回路用パッケージ装置
JPH02177386A (ja) 電子デバイス
JPS61248445A (ja) 集積回路
JPH1051147A (ja) 分岐配線部品および配線構造
JPH0745928A (ja) 複合電子部品
JPH07302963A (ja) 表面実装用プリント配線板
JPH01115195A (ja) プリント配線板
JPH04280473A (ja) マスタースライス型半導体集積回路およびその製造方法