JPH04306838A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関するも
のであり、詳しくは、集積回路を構成する能動素子とし
てのラテラル型トランジスタに係わるものである。

【０００２】

【従来の技術】一般に、互いに形態の異なる２種以上の
能動素子を同一ライン上で形成して所望の集積回路（以
下、ＩＣという）を得ようとする場合には、双方の能動
素子に関して共に満足できる電気的特性を得るための最
適化の技術が重要となる。例えば、電流増幅用のラテラ
ル型トランジスタを他の能動素子とともに形成してＩＣ
を得る場合においては、少なくとも、他の能動素子の電
気的特性を劣化させることなくラテラル型トランジスタ
の耐圧を充分に確保する必要がある。

【０００３】図２は、ＩＣの一部に形成される従来のＰ
ＮＰ型のラテラル型トランジスタの構造を示す図である
。ただし、同図（ａ）は、ラテラル型トランジスタの主
要半導体領域を示す上面透過図であり、同図（ｂ）は、
同図（ａ）に示したラテラル型トランジスタの主要半導
体領域を切り欠いて示す縦断面図である。なお、本図に
おいては、ラテラル型トランジスタの周囲に形成される
他の能動素子の構造については示していない。

【０００４】同図に示すように、このＰＮＰ型のラテラ
ル型トランジスタは、ＩＣ全体の母材を成すためのＰ型
不純物を含有するＰ型半導体基板１から形成されている
。Ｐ型半導体基板１の上方には、Ｎ型不純物を高濃度に
含有するＮ＋　型埋込み層２が矩形状に設けられており
、Ｐ型半導体基板１及びＮ＋　型埋込み層２の上方には
、Ｎ型不純物を含有するＮ型エピタキシャル層３が設け
られている。なお、図示してはいないが、Ｎ＋　型埋込
み層２は他の能動素子にも必要に応じて設けられており
、Ｎ型エピタキシャル層３はＩＣ全体にわたって設けら
れている。

【０００５】Ｎ型エピタキシャル層３の上層部には、Ｐ
型不純物を高濃度に含有するＰ＋　型エミッタ領域４（
Ｅ）が所定の深度で矩形状に設けられており、Ｐ＋　型
エミッタ領域４から所定の距離を隔てた部位には、同じ
くＰ型不純物を高濃度に含有するＰ＋　型コレクタ領域
５（Ｃ）がＰ＋　型エミッタ領域４の深度と同等の深度
で周回状に設けられている。また、Ｎ型エピタキシャル
層３の表層部であってＰ＋　型コレクタ領域５の一辺か
ら所定の距離を隔てた部位には、Ｎ型不純物を高濃度に
含有するＮ＋　型ベースコンタクト領域６（Ｂ）が設け
られている。なお、Ｐ＋　型エミッタ領域４、Ｐ＋　型
コレクタ領域５及びＮ＋　型ベースコンタクト領域６の
それぞれの半導体領域は、何れもＮ＋　型埋込み層２の
上方に位置するように設けられており、さらに、このラ
テラル型トランジスタの各半導体領域の形成は、その導
電型、不純物濃度及び深度が共に等しい他の能動素子に
おける各半導体領域の形成と同時に行われるようになっ
ている。

【０００６】

【発明が解決しようとする課題】ところで、以上のよう
に形成されたラテラル型トランジスタは、Ｎ＋　型埋込
み層２がベース抵抗を低減させるように作用するととも
に、その実動作時においては、Ｐ＋　型エミッタ領域４
とＰ＋　型コレクタ領域５との間に位置するＮ型エピタ
キシャル層３が活性ベース領域として作用するようにな
っている。特に、活性ベース領域として作用するＮ型エ
ピタキシャル層３は、ラテラル型トランジスタの耐圧を
決定する主電流路を構成しているため、そのＮ型エピタ
キシャル層３の特質は、少なくとも、その領域における
リーク電流の発生を抑制できるものでなければならない
。

【０００７】ここで、Ｎ型エピタキシャル層３に発生す
るリーク電流Ｉは、真性半導体における真性キャリア濃
度ｎｉ　と、Ｎ型半導体における不純物濃度ＮＤ　（Ｎ
型エピタキシャル層３の不純物濃度に相当）とを用いて
表せば、 　　　　Ｉ∝ｎｉ　２　／ＮＤ　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　・・・（１）　　となり、Ｎ型エピタキシャル層３の
リーク電流Ｉは、真性キャリア濃度ｎｉに比例し、不純
物濃度ＮＤ　に反比例することになる。さらに、上式の
ｎｉ　２　の項は、絶対温度Ｔを用いて表せば、近似的
に、 　　　　ｎｉ　２　＝１．５×１０３　Ｔ３　ｅｘｐ（
−１４０００／Ｔ）・・・（２）となり、真性キャリア
濃度ｎｉ　は絶対温度Ｔに比例することになる。

【０００８】すなわち、式（１）及び（２）より、リー
ク電流Ｉは、絶対温度Ｔの上昇に応じて増加するととも
に、Ｎ型エピタキシャル層３の不純物濃度ＮＤ　が低い
場合においても増加することになる。このことは、常温
環境下においてＮ型エピタキシャル層３にリーク電流Ｉ
がほとんど発生していない場合でも、高温環境下におい
ては、そこにリーク電流Ｉが容易に発生してしまうこと
を意味している。また、活性ベース領域を成すＮ型エピ
タキシャル層３の表面は、これを保護するために設けら
れているフィールド酸化膜（図示せず）に存在する可動
電荷によって電気的に非常に不安定な状態となっている
ので、高温環境下においては、その表面の部分にリーク
電流Ｉが発生しやすくなる。

【０００９】従って、高温環境下においてもＮ型エピタ
キシャル層３のリーク電流Ｉの発生を抑制するには、そ
のＮ型エピタキシャル層３の不純物濃度ＮＤを高める必
要があるが、これを単に高めてしまった場合には、他の
能動素子との最適化が図れなくなるばかりか、ラテラル
型トランジスタ自身のトランジスタ動作が確保されなく
なる可能性が生じてくる。

【００１０】本発明は、こうした実情に鑑みて為された
ものであり、その目的は、トランジスタ動作を充分に確
保しながらも高温環境下において主電流路に発生するリ
ーク電流を抑制することの可能な半導体装置を提供する
ことにある。

【００１１】

【課題を解決するための手段】本発明は、所定の導電型
の活性ベース領域の上層部に活性ベース領域とは反対の
導電型のエミッタ領域とコレクタ領域とを所定の距離を
隔てつつ所定の深度に設けて成る半導体装置に適用され
る。そして、本発明は、活性ベース領域の表層部であっ
てエミッタ領域とコレクタ領域との間に位置する部位に
活性ベース領域と同一の導電型のチャンネルカット領域
を所定の深度に設けて成ることを特徴とする。なお、チ
ャンネルカット領域の深度はエミッタ領域及びコレクタ
領域の深度よりも充分に浅くし、その不純物濃度は活性
ベース領域の不純物濃度よりも充分に高くするとよく、
また、チャンネルカット領域はエミッタ領域の周囲を連
続的に包囲するように設けるとよい。

【００１２】

【作用】本発明では、活性ベース領域の表層部であって
エミッタ領域とコレクタ領域との間に位置する部位に活
性ベース領域と同一の導電型のチャンネルカット領域を
所定の深度に設けることにより、活性ベース領域の表層
部に位置する部位の不純物濃度が部分的に高められて不
要なリーク電流の発生が抑制される。なお、チャンネル
カット領域の深度をエミッタ領域及びコレクタ領域の深
度よりも充分に浅くし、その不純物濃度を活性ベース領
域の不純物濃度よりも充分に高くすることにより、チャ
ンネルカット領域の下方に位置する領域が実動作時の活
性ベース領域として確保されつつ、活性ベース領域の表
層部に発生しやすいリーク電流が集中的に抑制される。 また、エミッタ領域の周囲を連続的に包囲するようにチ
ャンネルカット領域を設ければ、上記の作用は一段と顕
著なものとなる。

【００１３】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は、ＩＣの一部に形成され
る本発明の一実施例に係るＰＮＰ型のラテラル型トラン
ジスタの構造を示す図である。ただし、同図（ａ）は、
ラテラル型トランジスタの主要半導体領域を示す上面透
過図であり、同図（ｂ）は、同図（ａ）に示したラテラ
ル型トランジスタの主要半導体領域を切り欠いて示す縦
断面図である。なお、本図においても、従来例と同様、
ラテラル型トランジスタの周囲に形成される他の能動素
子の構造については示しておらず、また、従来例に示さ
れる部位と同一の部位には同一の符号を付してある。

【００１４】同図に示すように、本実施例のＰＮＰ型の
ラテラル型トランジスタは、ＩＣ全体の母材を成すため
のＰ型不純物を含有するシリコン等のＰ型半導体基板１
から形成されている。Ｐ型半導体基板１の上方には、ベ
ース抵抗の低減を図るためのＮ型不純物を高濃度に含有
するＮ＋　型埋込み層２が矩形状に設けられており、Ｐ
型半導体基板１及びＮ＋　型埋込み層２の上方には、活
性ベース領域を成すためのＮ型不純物を含有するＮ型エ
ピタキシャル層３が設けられている。なお、図示しては
いないが、Ｎ＋　型埋込み層２は他の能動素子にも必要
に応じて設けられており、Ｎ型エピタキシャル層３はＩ
Ｃ全体にわたって設けられている。

【００１５】Ｎ型エピタキシャル層３の上層部には、Ｐ
型不純物を高濃度に含有するＰ＋　型エミッタ領域４（
Ｅ）が３μｍ程度の深度で矩形状に設けられており、Ｐ
＋　型エミッタ領域４から所定の距離を隔てた部位には
、同じくＰ型不純物を高濃度に含有するＰ＋　型コレク
タ領域５（Ｃ）がＰ＋　型エミッタ領域４の深度と同等
の３μｍ程度の深度で周回状に設けられている。なお、
Ｐ＋　型エミッタ領域４及びＰ＋　型コレクタ領域５の
形成に際しては、その導電型、不純物濃度及び深度によ
って決定される半導体領域の形態が共に等しいので同時
に行うことが可能であり、勿論、その半導体領域の形態
が等しい他の能動素子における当該半導体領域の形成と
同時に行うことも可能である。

【００１６】一方、Ｎ型エピタキシャル層３の表層部で
あってＰ＋　型コレクタ領域５の一辺から所定の距離を
隔てた部位には、Ｎ型不純物を高濃度に含有するＮ＋　
型ベースコンタクト領域６（Ｂ）が設けられている。ま
た、Ｎ型エピタキシャル層３の表層部であってＰ＋　型
エミッタ領域４とＰ＋　型コレクタ領域５との間に位置
する部位には、Ｎ型エピタキシャル層３の不純物濃度よ
りも充分に高いＮ型不純物を高濃度に含有するＮ＋　型
チャンネルカット領域７がＰ＋　型エミッタ領域４及び
Ｐ＋　型コレクタ領域５の深度よりも充分に浅い０．２
〜０．３μｍ程度の深度で設けられている。なお、Ｎ＋
　型チャンネルカット領域７は、図示のように、Ｐ＋　
型エミッタ領域４の周囲を連続的に包囲するように設け
るとよい。また、図示以外にも、例えば、Ｎ＋　型チャ
ンネルカット領域７を当該部位に散在させるように設け
てもよい。

【００１７】ここで、Ｎ＋　型ベースコンタクト領域６
及びＮ＋　型チャンネルカット領域７の形成に際しては
、その半導体領域の形態が共に等しい場合には同時に行
うことが可能であり、この場合も、その半導体領域の形
態が等しい他の能動素子における当該半導体領域の形成
と同時に行うことが可能である。ただし、Ｎ＋　型ベー
スコンタクト領域６の深度がＮ＋　型チャンネルカット
領域７の深度よりも深い場合などには、双方の半導体領
域の導電型及び不純物濃度が等しくても同時には形成し
にくいので、Ｎ＋　型ベースコンタクト領域６とＮ＋　
型チャンネルカット領域７との形成は個別に行うとよい
。

【００１８】以上のようにラテラル型トランジスタを構
成した場合、その動作を、前述した式（１）及び（２）
を用いて考察すれば以下のようになる。すなわち、Ｎ型
エピタキシャル層３の表面の不純物濃度ＮＤ　は、擬似
的に、Ｎ＋　型チャンネルカット領域７の作用によって
部分的に高められるので、活性ベース領域として作用す
るＮ型エピタキシャル層３の表面におけるリーク電流Ｉ
の発生は効果的に抑制される。特に、高温環境下におい
て絶対温度Ｔの上昇に応じて真性キャリア濃度ｎｉ　が
増加した場合でも、Ｎ型エピタキシャル層３の表面の不
純物濃度ＮＤ　が部分的に高められているので、その真
性キャリア濃度ｎｉ　の増加に伴うリーク電流Ｉの増加
も効果的に抑制され、そのリーク電流Ｉの程度もトラン
ジスタ動作を充分に確保できるレベルにまで減少する。

【００１９】なお、付言すれば、以上のようにＮ＋　型
チャンネルカット領域７を設けて活性ベース領域の範囲
を縮小した場合、ラテラル型トランジスタの確実なトラ
ンジスタ動作が得られるか否かが問題となるが、本実施
例では、Ｎ＋　型チャンネルカット領域７の深度をＰ＋
　型エミッタ領域４及びＰ＋　型コレクタ領域５の深度
よりも充分に浅くしたので、そのＮ＋　型チャンネルカ
ット領域７の下方には実動作時における活性ベース領域
が充分に確保されており、実験の結果、その確実なトラ
ンジスタ動作が得られることが確認された。

【００２０】以上、本発明の一実施例について詳細に説
明したが、本発明は、ＩＣに形成されるＰＮＰ型のラテ
ラル型トランジスタへの適用に限定されるものではなく
、勿論、ＮＰＮ型のラテラル型トランジスタへの適用も
可能である。この場合には、各半導体領域の導電型を反
対の導電型に変更するだけでよい。また、応用例として
、上述した構造のチャンネルカット領域をＩＣに形成さ
れる他の能動素子との電気的な分離を図るために用いる
ことも可能である。この場合には、そのチャンネルカッ
ト領域を他の能動素子との隣接部に設けるだけで足り、
しかも、ラテラル型トランジスタ以外の全てのものに適
用することが可能である。

【００２１】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、エミッタ領域とコレクタ領域との間に、その不
純物濃度が活性ベース領域の不純物濃度よりも充分に高
く、かつ、その深度がエミッタ領域及びコレクタ領域の
深度よりも充分に浅いチャンネルカット領域を設けたの
で、高温環境下において活性ベース領域の表面に発生し
やすいリーク電流を半導体装置のトランジスタ動作を充
分に確保できるレベルにまで減少させることが可能とな
り、これに伴い、充分な耐圧特性を有した高い信頼性の
半導体装置が得られるようになる。

【００２２】また、以上のような効果を得る目的でチャ
ンネルカット領域を設けても半導体基板上の面積は一切
増加せず、さらに、そのチャンネルカット領域はＩＣに
形成される他の能動素子の所定の半導体領域とも同時に
形成することが可能であるので、その適用に際しては、
マスク・パターンのわずかな変更だけで所望のチャンネ
ルカット領域を容易に設けることができる。

【図面の簡単な説明】

【図１】ＩＣの一部に形成される本発明の一実施例に係
るＰＮＰ型のラテラル型トランジスタの構造を示す図で
ある。

【図２】ＩＣの一部に形成される従来のＰＮＰ型のラテ
ラル型トランジスタの構造を示す図である。

【符号の説明】

１　　　　　　Ｐ型半導体基板 ２　　　　　　Ｎ＋　型埋込み層 ３　　　　　　Ｎ型エピタキシャル層 ４　　　　　　Ｐ＋　型エミッタ領域 ５　　　　　　Ｐ＋　型コレクタ領域

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　所定の導電型の活性ベース領域の上層
   部に該活性ベース領域とは反対の導電型のエミッタ領域
   とコレクタ領域とを所定の距離を隔てつつ所定の深度に
   設けて成る半導体装置において、前記活性ベース領域の
   表層部であって前記エミッタ領域と前記コレクタ領域と
   の間に位置する部位に前記活性ベース領域と同一の導電
   型のチャンネルカット領域を所定の深度に設けて成るこ
   とを特徴とする半導体装置。
2. 【請求項２】前記チャンネルカット領域の深度は前記エ
   ミッタ領域及び前記コレクタ領域の深度よりも充分に浅
   いことを特徴とする請求項１記載の半導体装置。
3. 【請求項３】前記チャンネルカット領域の不純物濃度は
   前記活性ベース領域の不純物濃度よりも充分に高いこと
   を特徴とする請求項１又は２記載の半導体装置。
4. 【請求項４】前記チャンネルカット領域は前記エミッタ
   領域の周囲を連続的に包囲して成ることを特徴とする請
   求項１、２又は３記載の半導体装置。