JPS6239547B2 - - Google Patents
Info
- Publication number
- JPS6239547B2 JPS6239547B2 JP55015602A JP1560280A JPS6239547B2 JP S6239547 B2 JPS6239547 B2 JP S6239547B2 JP 55015602 A JP55015602 A JP 55015602A JP 1560280 A JP1560280 A JP 1560280A JP S6239547 B2 JPS6239547 B2 JP S6239547B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- collector
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/60—Lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
- H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は横方向PNPトランジスタ、特にコレク
タ−エミツタ間最大電圧Ｖ（BR）CEOの高い横方
向PNPトランジスタに関するものである。
タ−エミツタ間最大電圧Ｖ（BR）CEOの高い横方
向PNPトランジスタに関するものである。
横方向PNPトランジスタは縦方向エピタキシヤ
ルプレーナNPNトランジスタと共にリニア集積
回路に用いられる。横方向PNPトランジスタの基
本的な構造はエツチ・シー・リンの発明である米
国特許第3197710及び3412460号の明細書に記載さ
れている。この既知の構成ではベース領域を酸化
珪素層により完全に保護すると共にこの酸化珪素
層をエミツタ金属化層により被覆してこの金属化
層が酸化珪素層の表面と接触する際にＮ不純物添
加ベース領域にＰ型反転層が形成されるのを防止
する。この反転層は、コレクタに接続された接点
から取出される電荷及びベース領域の電荷密度に
より発生する電界の値に依存して形成される。こ
のベース領域の電荷密度は、実際には一定である
が、酸化珪素層内及び上の汚染電荷及び逆バイア
スされた接合即ちコレクタ−ベース接合による空
乏層によつて変更することができる。コレクタ−
ベース接合の逆電圧が或る値であれば酸化珪素層
に印加される電界によりＰ型反転層の大きさを決
めることができる。かかる現象はコレクタ−エミ
ツタ間電圧Ｖ（BR）CEOが高くなればなるほど確
実となる。
ルプレーナNPNトランジスタと共にリニア集積
回路に用いられる。横方向PNPトランジスタの基
本的な構造はエツチ・シー・リンの発明である米
国特許第3197710及び3412460号の明細書に記載さ
れている。この既知の構成ではベース領域を酸化
珪素層により完全に保護すると共にこの酸化珪素
層をエミツタ金属化層により被覆してこの金属化
層が酸化珪素層の表面と接触する際にＮ不純物添
加ベース領域にＰ型反転層が形成されるのを防止
する。この反転層は、コレクタに接続された接点
から取出される電荷及びベース領域の電荷密度に
より発生する電界の値に依存して形成される。こ
のベース領域の電荷密度は、実際には一定である
が、酸化珪素層内及び上の汚染電荷及び逆バイア
スされた接合即ちコレクタ−ベース接合による空
乏層によつて変更することができる。コレクタ−
ベース接合の逆電圧が或る値であれば酸化珪素層
に印加される電界によりＰ型反転層の大きさを決
めることができる。かかる現象はコレクタ−エミ
ツタ間電圧Ｖ（BR）CEOが高くなればなるほど確
実となる。
この反転層は、実際上Ｐ型不純物添加されたエ
ミツタとして作用し、エミツタ−ベース接合と空
乏層の表面端縁との間に局部的に位置し、従つて
反転層がこの表面端縁に到達すると空乏層はこれ
以上拡がらなくなり、つきぬけ（パンチスルー）
の現象が生ずるようになる。このつきぬけ現象の
生ずる瞬間にはコレクタ−エミツタ通路の抵抗値
が急激に低下し従つて限流素子をコレクタ又はエ
ミツタに直列に接続しない限りトランジスタは完
全に破損するようになる。
ミツタとして作用し、エミツタ−ベース接合と空
乏層の表面端縁との間に局部的に位置し、従つて
反転層がこの表面端縁に到達すると空乏層はこれ
以上拡がらなくなり、つきぬけ（パンチスルー）
の現象が生ずるようになる。このつきぬけ現象の
生ずる瞬間にはコレクタ−エミツタ通路の抵抗値
が急激に低下し従つて限流素子をコレクタ又はエ
ミツタに直列に接続しない限りトランジスタは完
全に破損するようになる。
かかる既知の作用への従来の対策はベース領域
上のの酸化珪素層上全体に亘り金属化層の形態の
金属エミツタ接点を延在させることである。
上のの酸化珪素層上全体に亘り金属化層の形態の
金属エミツタ接点を延在させることである。
これがためかかる対策を施すと、横方向PNPト
ランジスタが設計値及び極性のみで決まるベース
に対するコレクタ−エミツタバイアスで作動する
際、ベース領域が空乏層により完全に制御される
前につきぬけが生じないようにしてコレクタ−エ
ミツタ間電圧Ｖ（BR）CEOが制限されるのを防止
する。
ランジスタが設計値及び極性のみで決まるベース
に対するコレクタ−エミツタバイアスで作動する
際、ベース領域が空乏層により完全に制御される
前につきぬけが生じないようにしてコレクタ−エ
ミツタ間電圧Ｖ（BR）CEOが制限されるのを防止
する。
本発明の目的は、関連する電子機械装置に置換
する作用を有する電子回路を組込む際に偶然起り
得る所の横方向PNPトランジスタの極性反転を破
損無く生ぜしめ得るようにするにある。
する作用を有する電子回路を組込む際に偶然起り
得る所の横方向PNPトランジスタの極性反転を破
損無く生ぜしめ得るようにするにある。
極性反転の偶発防止は、集積回路において横方
向PNPトランジスタに縦方向NPNトランジスタ
を関連させる場合に達成し得るように、横方向
PNPトランジスタのコレクタ又はエミツタにダイ
オードを直列に接続して達成することができるが
かかる手段は不所望である。その理由は或る場合
には追加のダイオードによつて、最大電流状態で
集積回路の出力電圧に電圧降下を生ぜしめるから
である。
向PNPトランジスタに縦方向NPNトランジスタ
を関連させる場合に達成し得るように、横方向
PNPトランジスタのコレクタ又はエミツタにダイ
オードを直列に接続して達成することができるが
かかる手段は不所望である。その理由は或る場合
には追加のダイオードによつて、最大電流状態で
集積回路の出力電圧に電圧降下を生ぜしめるから
である。
これがため本発明ではトランジスタのみに固有
の他の手段によつて上述した目的を達成する必要
がある。
の他の手段によつて上述した目的を達成する必要
がある。
本発明は、珪素基板上に成長されたｎ導電型の
エピタキシヤル珪素層に設けられ、酸化珪素層に
より被覆されたプレーナー集積回路の１部分を形
成する横方向PNPトランジスタであつて、前記エ
ピタキシヤル珪素層内に拡散されベース領域とし
て作動するエピタキシヤル珪素層の１部分によつ
て分離されて夫々エミツタ領域及びコレクタ領域
を形成し、コレクタ領域によりエミツタ領域を囲
むようにしたｐ導電型の第１領域及び第２領域
と；前記酸化珪素層上に設けられ前記第１拡散領
域上にエミツタ電極を形成すると共にその規定区
域とオーム接触し且つ前記エミツタ領域に隣接す
るベース領域の周縁区域上まで延在する第１導電
層と；前記酸化珪素層上に設けられ前記第２拡散
領域上にコレクタ電極を形成すると共にその規定
区域とオーム接触し且つ前記コレクタ領域に隣接
するベース領域の周縁区域上まで延在し、前記第
１導電層を完全に囲む第２導電層と；前記酸化珪
素層上に設けられ前記エピタキシヤル珪素層の規
定区域とオーム接触するベース電極を形成する第
３導電層と；前記第１、第２及び第３導電層から
集積回路の他の回路素子まで延在する導電体とを
具えるものにおいて、前記第２導電層は前記酸化
珪素層内にほぼ埋設されたｐ型不純物ドープ多結
晶珪素層を具え、且つ前記第１導電層から延在す
る前記導電体を前記多結晶珪素層の１部分上に重
畳すると共にこれから酸化珪素層により電気的に
絶縁するようにしたことを特徴とする。
エピタキシヤル珪素層に設けられ、酸化珪素層に
より被覆されたプレーナー集積回路の１部分を形
成する横方向PNPトランジスタであつて、前記エ
ピタキシヤル珪素層内に拡散されベース領域とし
て作動するエピタキシヤル珪素層の１部分によつ
て分離されて夫々エミツタ領域及びコレクタ領域
を形成し、コレクタ領域によりエミツタ領域を囲
むようにしたｐ導電型の第１領域及び第２領域
と；前記酸化珪素層上に設けられ前記第１拡散領
域上にエミツタ電極を形成すると共にその規定区
域とオーム接触し且つ前記エミツタ領域に隣接す
るベース領域の周縁区域上まで延在する第１導電
層と；前記酸化珪素層上に設けられ前記第２拡散
領域上にコレクタ電極を形成すると共にその規定
区域とオーム接触し且つ前記コレクタ領域に隣接
するベース領域の周縁区域上まで延在し、前記第
１導電層を完全に囲む第２導電層と；前記酸化珪
素層上に設けられ前記エピタキシヤル珪素層の規
定区域とオーム接触するベース電極を形成する第
３導電層と；前記第１、第２及び第３導電層から
集積回路の他の回路素子まで延在する導電体とを
具えるものにおいて、前記第２導電層は前記酸化
珪素層内にほぼ埋設されたｐ型不純物ドープ多結
晶珪素層を具え、且つ前記第１導電層から延在す
る前記導電体を前記多結晶珪素層の１部分上に重
畳すると共にこれから酸化珪素層により電気的に
絶縁するようにしたことを特徴とする。
実際上対向縁間の距離又は間隙は通常の製造マ
スクを用いる場合約８〜10μに減少することがで
きる。
スクを用いる場合約８〜10μに減少することがで
きる。
これがため実際にはこれら対向縁は理論的に可
能な場合よりも充分狭い間隙で離間して配置する
ことができる。従つて２個の電極間の最大電圧は
約600V／μとすることができる。
能な場合よりも充分狭い間隙で離間して配置する
ことができる。従つて２個の電極間の最大電圧は
約600V／μとすることができる。
これがため本発明によれば上述した２個の対称
金属化層によつて、通常のエミツタ−ベース接合
が逆バイアスされる場合でも半導体装置の実際の
コレクタ−エミツタ間電圧Ｖ（BR）CEOに関連す
る早期のつきぬけに対する防止を行うことができ
る。本発明はエミツタ及びコレクタ間のベース領
域を充分に広く、25〜30μでコレクタ−エミツタ
降服電圧が120V以下のトランジスタに適用する
のが好適である。その理由は２つの金属化層の対
向端縁間の最小距離を有効ベース幅の分数、例え
ばその約1/3又はそれ以下とする必要があるから
である。
金属化層によつて、通常のエミツタ−ベース接合
が逆バイアスされる場合でも半導体装置の実際の
コレクタ−エミツタ間電圧Ｖ（BR）CEOに関連す
る早期のつきぬけに対する防止を行うことができ
る。本発明はエミツタ及びコレクタ間のベース領
域を充分に広く、25〜30μでコレクタ−エミツタ
降服電圧が120V以下のトランジスタに適用する
のが好適である。その理由は２つの金属化層の対
向端縁間の最小距離を有効ベース幅の分数、例え
ばその約1/3又はそれ以下とする必要があるから
である。
本発明は２つの手段により実施することができ
る。
る。
第１の手段では既知の横方向PNPトランジスタ
の場合のように、エピタキシヤル成長半導体装置
の上側表面のみで、２つの閉接合ラインの代りに
単一の閉接合ライン内に拡散コレクタ領域を配置
する構造を得ることができる。拡散エミツタ領域
は両手段に対し既知のように、即ち拡散コレクタ
領域から等距離で単一の重心線内に配置する。単
一の閉ライン内にコレクタを配置することは、第
１の手段を用いる場合コレクタ及びエミツタ金属
化層が重畳されるのを防止すると云う事実から得
るものである。かかる点で、エミツタ金属化層が
トランジスタから出る個所において最小の間隙を
保持することができ、従つて本発明による保護が
２つの接合間で部分的に得られなくなるのを防止
するためにコレクタを遮断させるようにする必要
がある。しかし本発明による第１の手段を講じる
場合には関連するベース−エミツタ接合に対向す
るコレクタ−ベース接合の面積が減少しその結果
電流利得が減少する動作上の欠点が生じる。この
電流利得の減少は、電流利得の損失が左程重要で
ない全ての場合にも生じる。
の場合のように、エピタキシヤル成長半導体装置
の上側表面のみで、２つの閉接合ラインの代りに
単一の閉接合ライン内に拡散コレクタ領域を配置
する構造を得ることができる。拡散エミツタ領域
は両手段に対し既知のように、即ち拡散コレクタ
領域から等距離で単一の重心線内に配置する。単
一の閉ライン内にコレクタを配置することは、第
１の手段を用いる場合コレクタ及びエミツタ金属
化層が重畳されるのを防止すると云う事実から得
るものである。かかる点で、エミツタ金属化層が
トランジスタから出る個所において最小の間隙を
保持することができ、従つて本発明による保護が
２つの接合間で部分的に得られなくなるのを防止
するためにコレクタを遮断させるようにする必要
がある。しかし本発明による第１の手段を講じる
場合には関連するベース−エミツタ接合に対向す
るコレクタ−ベース接合の面積が減少しその結果
電流利得が減少する動作上の欠点が生じる。この
電流利得の減少は、電流利得の損失が左程重要で
ない全ての場合にも生じる。
第２の手段では従来の場合のように２つの閉ラ
イン内にコレクタ拡散を保持しながら本発明によ
る横方向PNPトランジスタを形成することができ
る。この第２の手段ではトランジスタから出るエ
ミツタ金属化層が通る区域におけるコレクタ金属
化層を、多結晶珪素ｐ型不純物添加層により置換
しこれにより置換した金属化層の導電率に等しい
導電率が得られるようにする。次いで多結晶珪素
層を酸化珪素層で被覆し、その後この酸化珪素層
上にエミツタからの金属化層を設ける。本発明に
よる横方向PNPトランジスタを製造する手段が、
従来の場合のように縦方向PNPトランジスタの同
時形成を可能とするためこの第２の手段による構
造も変更することができ従つて多結晶珪素層を
NPNトランジスタのベース拡散前又は後に形成
することができる。多結晶珪素層をベース拡散前
に形成する場合即ちPNPトランジスタのコレクタ
及びエミツタの拡散前に形成する場合には多結晶
珪素層を拡散コレクタ領域上に重畳する区域を最
小にし、従つて酸化珪素層をこの拡散コレクタ領
域上に重畳する区域を最小とする。この重畳は酸
化物マスクの下側にコレクタを横方向に拡散する
ことにより達成する。これがため多結晶珪素層と
拡散コレクタとの間の接続はコレクタ金属化層を
充分に延長させることによつてのみ行うことがで
きる。多結晶珪素層をNPNトランジスタのベー
ス拡散後に形成する場合には拡散コレクタ領域へ
の接続が直接行えるまで上述した重畳を一層延長
させることができる。
イン内にコレクタ拡散を保持しながら本発明によ
る横方向PNPトランジスタを形成することができ
る。この第２の手段ではトランジスタから出るエ
ミツタ金属化層が通る区域におけるコレクタ金属
化層を、多結晶珪素ｐ型不純物添加層により置換
しこれにより置換した金属化層の導電率に等しい
導電率が得られるようにする。次いで多結晶珪素
層を酸化珪素層で被覆し、その後この酸化珪素層
上にエミツタからの金属化層を設ける。本発明に
よる横方向PNPトランジスタを製造する手段が、
従来の場合のように縦方向PNPトランジスタの同
時形成を可能とするためこの第２の手段による構
造も変更することができ従つて多結晶珪素層を
NPNトランジスタのベース拡散前又は後に形成
することができる。多結晶珪素層をベース拡散前
に形成する場合即ちPNPトランジスタのコレクタ
及びエミツタの拡散前に形成する場合には多結晶
珪素層を拡散コレクタ領域上に重畳する区域を最
小にし、従つて酸化珪素層をこの拡散コレクタ領
域上に重畳する区域を最小とする。この重畳は酸
化物マスクの下側にコレクタを横方向に拡散する
ことにより達成する。これがため多結晶珪素層と
拡散コレクタとの間の接続はコレクタ金属化層を
充分に延長させることによつてのみ行うことがで
きる。多結晶珪素層をNPNトランジスタのベー
ス拡散後に形成する場合には拡散コレクタ領域へ
の接続が直接行えるまで上述した重畳を一層延長
させることができる。
図面につき本発明を説明する。
第１図は本発明トランジスタの第１例の構成を
Ｎ-不純物添加エピタキシヤル成長半導体装置の
上側面が現われる平面図で示す。本例トランジス
タは拡散コレクタ領域との交差線を示し、エミツ
タに近い輪郭１３及びエミツタから離れた輪郭１
９により囲まれた横方向PNPトランジスタのベー
スと、輪郭１２により囲まれた拡散エミツタ領域
と、輪郭１８により囲まれたベース接点領域１６
とで構成し、直角方向に投影した場合種々の素子
の交差線が平面で互にかつ平面と重なり合つて位
置するようにする。
Ｎ-不純物添加エピタキシヤル成長半導体装置の
上側面が現われる平面図で示す。本例トランジス
タは拡散コレクタ領域との交差線を示し、エミツ
タに近い輪郭１３及びエミツタから離れた輪郭１
９により囲まれた横方向PNPトランジスタのベー
スと、輪郭１２により囲まれた拡散エミツタ領域
と、輪郭１８により囲まれたベース接点領域１６
とで構成し、直角方向に投影した場合種々の素子
の交差線が平面で互にかつ平面と重なり合つて位
置するようにする。
平面上の素子は、酸化珪素層４、輪郭１７を有
するベース接点の金属化層、輪郭１０を有するコ
レクタ金属化層５及びコレクタオーム接点１５、
輪郭１１を有するエミツタ金属化層６、及びエミ
ツタオーム接点１４とする。コレクタ金属化層５
及びエミツタ金属化層６間の一定間隙７を、横方
向PNPトランジスタの活性領域即ちコレクタ−ベ
ース接合１２間の最小距離の領域とし、これを集
積回路の他の素子に接続されるエミツタ金属化層
６の端縁部２０に対しては７′及び７″で夫々示
す。
するベース接点の金属化層、輪郭１０を有するコ
レクタ金属化層５及びコレクタオーム接点１５、
輪郭１１を有するエミツタ金属化層６、及びエミ
ツタオーム接点１４とする。コレクタ金属化層５
及びエミツタ金属化層６間の一定間隙７を、横方
向PNPトランジスタの活性領域即ちコレクタ−ベ
ース接合１２間の最小距離の領域とし、これを集
積回路の他の素子に接続されるエミツタ金属化層
６の端縁部２０に対しては７′及び７″で夫々示
す。
又第１図に示すコレクタ金属化層５の端縁部２
１も集積回路の他の素子に接続すると共に所望の
要求に応じコレクタ金属化層５の任意の個所に接
続することができる。ベース接点領域１６の場合
には全体の輪郭１７をも集積回路の他の素子への
接続に用いることができる。
１も集積回路の他の素子に接続すると共に所望の
要求に応じコレクタ金属化層５の任意の個所に接
続することができる。ベース接点領域１６の場合
には全体の輪郭１７をも集積回路の他の素子への
接続に用いることができる。
第２図は第１図の′−″上の２断面を示し、
これら断面はエミツタオーム接点１４の中心に対
し90゜離間させる。この第２図は第１図に示す構
成素子の全部を一層明確に示すと共に第１図に示
すものと同一部分には同一符号を付す。第２図に
おいて示される構成素子は、ｐ不純物添加拡散コ
レクタ領域８と、ｐ不純物添加拡散エミツタ領域
９と、Ｎ+不純物添加ベース接点領域１６と、集
積回路のｐ不純物添加基板１と、Ｎ+不純物添加
埋込層２と、Ｎ-不純物添加エピタキシヤル層３
とである。このエピタキシヤル層３は既知のよう
に適当なＮ+拡散輪郭１８上にオーム接点１６を
設けて横方向PNPトランジスタのベース領域を構
成する。横方向PNPトランジスタを含むスペース
を囲むｐ型絶縁拡散部は既知であるためその説明
は省略し、かつ図示しない。
これら断面はエミツタオーム接点１４の中心に対
し90゜離間させる。この第２図は第１図に示す構
成素子の全部を一層明確に示すと共に第１図に示
すものと同一部分には同一符号を付す。第２図に
おいて示される構成素子は、ｐ不純物添加拡散コ
レクタ領域８と、ｐ不純物添加拡散エミツタ領域
９と、Ｎ+不純物添加ベース接点領域１６と、集
積回路のｐ不純物添加基板１と、Ｎ+不純物添加
埋込層２と、Ｎ-不純物添加エピタキシヤル層３
とである。このエピタキシヤル層３は既知のよう
に適当なＮ+拡散輪郭１８上にオーム接点１６を
設けて横方向PNPトランジスタのベース領域を構
成する。横方向PNPトランジスタを含むスペース
を囲むｐ型絶縁拡散部は既知であるためその説明
は省略し、かつ図示しない。
第３図は本発明トランジスタの第２例の構成を
第１図につき説明した所と同様に示す。図中第１
及び第２図に示すものと同一部分には同一符号を
付して示す。本例ではエミツタ金属化層６の端縁
部２０は拡散コレクタ領域８を遮断することなく
トランジスタから導出する。コレクタ金属化層５
のみは遮断すると共にｐ不純物添加多結晶珪素層
２２で置換し、この多結晶珪素層２２の内側縁部
２４を対向するエミツタ金属化層１１の端縁から
距離７の個所まで延在させる。
第１図につき説明した所と同様に示す。図中第１
及び第２図に示すものと同一部分には同一符号を
付して示す。本例ではエミツタ金属化層６の端縁
部２０は拡散コレクタ領域８を遮断することなく
トランジスタから導出する。コレクタ金属化層５
のみは遮断すると共にｐ不純物添加多結晶珪素層
２２で置換し、この多結晶珪素層２２の内側縁部
２４を対向するエミツタ金属化層１１の端縁から
距離７の個所まで延在させる。
本例トランジスタは多結晶珪素層を縦方向
NPNトランジスタのベース拡散後に形成する形
式のものとする。多結晶珪素層２２は点線輪郭の
内側縁２４内に位置するコレクタ接点区域１５の
部分内でのみ拡散コレクタ領域８と接触する。コ
レクタ金属化層５は、輪郭１０で画成される連続
金属層とすると共にエミツタの端縁部２０に相当
する部分及び関連する間隙７′及び７″以外で多結
晶珪素層２２の表面と接触する。この部分では多
結晶珪素層２２を酸化珪素の連続層２３で被覆
し、この酸化珪素層にもエミツタ端縁部２０の下
側に延在する間隙７′及び７″を設ける。
NPNトランジスタのベース拡散後に形成する形
式のものとする。多結晶珪素層２２は点線輪郭の
内側縁２４内に位置するコレクタ接点区域１５の
部分内でのみ拡散コレクタ領域８と接触する。コ
レクタ金属化層５は、輪郭１０で画成される連続
金属層とすると共にエミツタの端縁部２０に相当
する部分及び関連する間隙７′及び７″以外で多結
晶珪素層２２の表面と接触する。この部分では多
結晶珪素層２２を酸化珪素の連続層２３で被覆
し、この酸化珪素層にもエミツタ端縁部２０の下
側に延在する間隙７′及び７″を設ける。
第４図は第３図に示す構成を−線の断面で
示し、第３図に示されるものと同一部分には同一
符号を付す。第４図においては基板１、埋込層２
及びエピタキシヤル層３をも示す。図面を明瞭と
するために横方向PNPトランジスタを含むスペー
スを囲むｐ絶縁拡散部は省略し図示しない。
示し、第３図に示されるものと同一部分には同一
符号を付す。第４図においては基板１、埋込層２
及びエピタキシヤル層３をも示す。図面を明瞭と
するために横方向PNPトランジスタを含むスペー
スを囲むｐ絶縁拡散部は省略し図示しない。
第１図は本発明横方向PNPトランジスタの第１
例を示す平面図、第２図は第１図の′−″線上
の断面図、第３図は本発明横方向PNPトランジス
タの第２例を示す平面図、第４図は第３図の−
線上の断面図である。 １……基板、２……埋込層、３……ベース領
域、４……酸化珪素層、５……コレクタ電極（金
属化層）、６……エミツタ電極（金属化層）、７…
…間隙、８……コレクタ領域、９……エミツタ領
域、１０……輪郭(5)、１１……輪郭(6)、１２……
エミツタ−ベース接合、１３……コレクタ−ベー
ス接合、１４……エミツタ接点、１５……コレク
タ接点、１６……ベース接点領域、１７……輪郭
（ベース接点金属化層）、１８……輪郭（16）、１
９……輪郭、２０……端縁部(6)、２１……端縁部
(5)、２２……多結晶珪素層、２３……酸化珪素
層、２４……内側縁（22）。
例を示す平面図、第２図は第１図の′−″線上
の断面図、第３図は本発明横方向PNPトランジス
タの第２例を示す平面図、第４図は第３図の−
線上の断面図である。 １……基板、２……埋込層、３……ベース領
域、４……酸化珪素層、５……コレクタ電極（金
属化層）、６……エミツタ電極（金属化層）、７…
…間隙、８……コレクタ領域、９……エミツタ領
域、１０……輪郭(5)、１１……輪郭(6)、１２……
エミツタ−ベース接合、１３……コレクタ−ベー
ス接合、１４……エミツタ接点、１５……コレク
タ接点、１６……ベース接点領域、１７……輪郭
（ベース接点金属化層）、１８……輪郭（16）、１
９……輪郭、２０……端縁部(6)、２１……端縁部
(5)、２２……多結晶珪素層、２３……酸化珪素
層、２４……内側縁（22）。
Claims (1)
- 【特許請求の範囲】 １ 珪素基板１上に成長されたｎ導電型のエピタ
キシヤル珪素層３に設けられ、酸化珪素層４によ
り被覆されたプレーナー集積回路の１部分を形成
する横方向PNPトランジスタであつて、前記エピ
タキシヤル珪素層内に拡散されベース領域として
作動するエピタキシヤル珪素層３の１部分によつ
て分離されて夫々エミツタ領域及びコレクタ領域
を形成し、コレクタ領域によりエミツタ領域を囲
むようにしてｐ導電型の第１領域９及び第２領域
８と；前記酸化珪素層４上に設けられ前記第１拡
散領域９上にエミツタ電極を形成すると共にその
規定区域１４とオーム接触し且つ前記エミツタ領
域に隣接するベース領域の周縁区域上まで延在す
る第１導電層６と；前記酸化珪素層４上に設けら
れ前記第２拡散領域８上にコレクタ電極を形成す
ると共にその規定区域１５とオーム接触し且つ前
記コレクタ領域に隣接するベース領域の周縁区域
上まで延在し、前記第１導電層６を完全に囲む第
２導電層５と；前記酸化珪素層４上に設けられ前
記エピタキシヤル珪素層３の規定区域１６とオー
ム接触するベース電極を形成する第３導電層１７
と；前記第１、第２及び第３導電層から集積回路
の他の回路素子まで延在する導電体２０とを具え
るものにおいて、前記第２導電層５は前記酸化珪
素層４内にほぼ埋設されたｐ型不純物ドープ多結
晶珪素層２２を具え、且つ前記第１導電層６から
延在する前記導電体２０を前記多結晶珪素層２２
の１部分上に重畳すると共にこれから酸化珪素層
により電気的に絶縁するようにしたことを特徴と
する横方向PNPトランジスタ。 ２ 第１導電層６及び第２導電層５を間隙７によ
り離間し、この間隙７を、前記酸化珪素層４の表
面誘電体強度、トランジスタの耐電圧として必要
な最大コレクタ−エミツタ電圧、及び製造公差を
考慮して決めた最少間隙とし、この間隙の中心線
をコレクタ−ベース接合及びエミツタ−ベース接
合から等距離の個所に位置決めするようにしたこ
とを特徴とする特許請求の範囲第１項に記載の横
方向PNPトランジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20139/79A IT1111981B (it) | 1979-02-13 | 1979-02-13 | Struttura di transistore v(br)ceo protetto per il caso di inversione delle polarita' di alimentazione e prodotto risultante |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55111166A JPS55111166A (en) | 1980-08-27 |
| JPS6239547B2 true JPS6239547B2 (ja) | 1987-08-24 |
Family
ID=11164126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1560280A Granted JPS55111166A (en) | 1979-02-13 | 1980-02-13 | Lateral npn transistor |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4319262A (ja) |
| JP (1) | JPS55111166A (ja) |
| DE (1) | DE3005367A1 (ja) |
| FR (1) | FR2449335A1 (ja) |
| GB (1) | GB2042259B (ja) |
| IT (1) | IT1111981B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01126144U (ja) * | 1988-02-22 | 1989-08-29 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5852347B2 (ja) * | 1980-02-04 | 1983-11-22 | 株式会社日立製作所 | 高耐圧半導体装置 |
| FR2575333B1 (fr) * | 1984-12-21 | 1987-01-23 | Radiotechnique Compelec | Dispositif de protection d'un circuit integre contre les decharges electrostatiques |
| GB2201543A (en) * | 1987-02-25 | 1988-09-01 | Philips Electronic Associated | A photosensitive device |
| US5040045A (en) * | 1990-05-17 | 1991-08-13 | U.S. Philips Corporation | High voltage MOS transistor having shielded crossover path for a high voltage connection bus |
| US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3197710A (en) * | 1963-05-31 | 1965-07-27 | Westinghouse Electric Corp | Complementary transistor structure |
| FR1400150A (fr) * | 1963-07-08 | 1965-05-21 | Rca Corp | Dispositifs semi-conducteurs perfectionnés |
| US3443173A (en) * | 1966-05-17 | 1969-05-06 | Sprague Electric Co | Narrow emitter lateral transistor |
| US3651565A (en) * | 1968-09-09 | 1972-03-28 | Nat Semiconductor Corp | Lateral transistor structure and method of making the same |
| US3600651A (en) * | 1969-12-08 | 1971-08-17 | Fairchild Camera Instr Co | Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon |
| US4125853A (en) * | 1977-03-28 | 1978-11-14 | Bell Telephone Laboratories, Incorporated | Integrated circuit transistor |
| JPS5643005Y2 (ja) * | 1978-12-26 | 1981-10-08 |
-
1979
- 1979-02-13 IT IT20139/79A patent/IT1111981B/it active
-
1980
- 1980-01-24 FR FR8001519A patent/FR2449335A1/fr active Granted
- 1980-01-25 GB GB8002603A patent/GB2042259B/en not_active Expired
- 1980-02-12 US US06/120,923 patent/US4319262A/en not_active Expired - Lifetime
- 1980-02-13 DE DE19803005367 patent/DE3005367A1/de active Granted
- 1980-02-13 JP JP1560280A patent/JPS55111166A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01126144U (ja) * | 1988-02-22 | 1989-08-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2042259B (en) | 1983-09-01 |
| IT1111981B (it) | 1986-01-13 |
| US4319262A (en) | 1982-03-09 |
| DE3005367C2 (ja) | 1988-01-07 |
| JPS55111166A (en) | 1980-08-27 |
| GB2042259A (en) | 1980-09-17 |
| DE3005367A1 (de) | 1980-08-21 |
| IT7920139A0 (it) | 1979-02-13 |
| FR2449335A1 (fr) | 1980-09-12 |
| FR2449335B1 (ja) | 1983-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4595941A (en) | Protection circuit for integrated circuit devices | |
| CA1037160A (en) | Semiconductor device having at least one pn junction and channel stopper surrounded by a protective conducting layer | |
| JPS6358380B2 (ja) | ||
| JPH0347593B2 (ja) | ||
| JPH0324791B2 (ja) | ||
| JPH01125979A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0736440B2 (ja) | 半導体装置及びその製造方法 | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| JPH0732196B2 (ja) | モノリシツク集積電力半導体装置 | |
| JPH0216017B2 (ja) | ||
| US6563169B1 (en) | Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer | |
| JPS6239547B2 (ja) | ||
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| US3510736A (en) | Integrated circuit planar transistor | |
| JP2628988B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002141505A (ja) | 電界効果トランジスタ | |
| US3936856A (en) | Space-charge-limited integrated circuit structure | |
| US3544861A (en) | Stabilized semiconductor device | |
| US3684933A (en) | Semiconductor device showing at least three successive zones of alternate opposite conductivity type | |
| JPH055373B2 (ja) | ||
| JP3125401B2 (ja) | 半導体集積回路装置 | |
| JP3734568B2 (ja) | ｐｎｐ形バイポーラトランジスタ | |
| GB2088634A (en) | Production circuit for integrated circuit devices | |
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0110938Y2 (ja) |