JPH04306930A - クロック異常検出器 - Google Patents
クロック異常検出器Info
- Publication number
- JPH04306930A JPH04306930A JP3071713A JP7171391A JPH04306930A JP H04306930 A JPH04306930 A JP H04306930A JP 3071713 A JP3071713 A JP 3071713A JP 7171391 A JP7171391 A JP 7171391A JP H04306930 A JPH04306930 A JP H04306930A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- outputs
- output
- comparator
- cka
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、端末装置の電源投入時
のクロック安定化状態の検出及び伝送路断時のクロック
断の検出に用いるクロック異常検出器に関する。
のクロック安定化状態の検出及び伝送路断時のクロック
断の検出に用いるクロック異常検出器に関する。
【０００２】
【従来の技術】クロック断検出回路は、伝送路上から抽
出したクロックに端末内の基準クロックを同期させて使
用する場合のクロックの異常検出に用いられるが、従来
は特公平３−１６４４２に示されるように、伝送路から
抽出したクロックと端末装置内の基準クロックとのビー
ト周波数を求め、該ビート周波数を計数、比較して異常
を検出していた。
出したクロックに端末内の基準クロックを同期させて使
用する場合のクロックの異常検出に用いられるが、従来
は特公平３−１６４４２に示されるように、伝送路から
抽出したクロックと端末装置内の基準クロックとのビー
ト周波数を求め、該ビート周波数を計数、比較して異常
を検出していた。
【０００３】
【発明が解決しようとする課題】従来の方法では、２つ
のクロックが互いに整数倍の関係に無い場合、両クロッ
クの最大公約数となる周波数まで分周してからビート周
波数を検出する必要が有る為に検出周期が長くなり、ク
ロック断や著しいジッター等を早期、確実に検出するこ
とは困難であった。
のクロックが互いに整数倍の関係に無い場合、両クロッ
クの最大公約数となる周波数まで分周してからビート周
波数を検出する必要が有る為に検出周期が長くなり、ク
ロック断や著しいジッター等を早期、確実に検出するこ
とは困難であった。
【０００４】本発明はかかる点を改善し、その目的とす
るところはクロック断及びクロック変動を迅速、確実に
検出する手段を提供することにある。
るところはクロック断及びクロック変動を迅速、確実に
検出する手段を提供することにある。
【０００５】
【課題を解決するための手段】本発明のクロック異常検
出器は、伝送路から抽出したクロックに端末装置内の基
準クロックを同期化させて使用する端末装置のクロック
異常検出器において、伝送路から抽出したクロック（Ｃ
Ｋ１ ）及び端末装置内の基準クロック（ＣＫ２）の内
どちらか一方を分周比Ｍ１ で分周した出力ＣＫＡ （
周波数ｆＡ ）及び他方を分周比Ｍ２ で分周した出力
ＣＫＢ （周波数ｆＢ）を用い（但し、Ｍ１ ，Ｍ２
は、２・ｆＡ ＞ｆＢ を満たす任意の自然数）、ＣＫ
Ａ の立ち上がりを計数して出力し、 リセット
パルスによりリセットされるカウンタ１と、ＣＫＡの立
ち下がりを計数して出力し、前記リセットパルスにより
リセットされるカウンタ２と、前記カウンタ１及びカウ
ンタ２の出力を加算し、その和Ｎ１ を出力する加算器
と、前記加算器の出力Ｎ１ と、値Ｎ２ （但しＮ２
は、Ｎ２ ・ｆＢ ＜２・ｆＡ ＜（Ｎ２ ＋１）・ｆ
Ｂ を満たす任意の自然数）を比較し、Ｎ１ ＜Ｎ２
を検出し出力する比較器１と、前記加算器の出力Ｎ１
と（Ｎ２ ＋１）を比較し、Ｎ１＞（Ｎ２ ＋１）を検
出し出力する比較器２と、前記比較器１及び比較器２の
出力とタイミングパルスを入力としてクロックの状態を
判定し状態を示すフラグを出力する判定器と、ＣＫＢ
を取り込んで、前記リセットパルス及びタイミングパル
スを発生させるタイミング発生器から成ることを特徴と
する。
出器は、伝送路から抽出したクロックに端末装置内の基
準クロックを同期化させて使用する端末装置のクロック
異常検出器において、伝送路から抽出したクロック（Ｃ
Ｋ１ ）及び端末装置内の基準クロック（ＣＫ２）の内
どちらか一方を分周比Ｍ１ で分周した出力ＣＫＡ （
周波数ｆＡ ）及び他方を分周比Ｍ２ で分周した出力
ＣＫＢ （周波数ｆＢ）を用い（但し、Ｍ１ ，Ｍ２
は、２・ｆＡ ＞ｆＢ を満たす任意の自然数）、ＣＫ
Ａ の立ち上がりを計数して出力し、 リセット
パルスによりリセットされるカウンタ１と、ＣＫＡの立
ち下がりを計数して出力し、前記リセットパルスにより
リセットされるカウンタ２と、前記カウンタ１及びカウ
ンタ２の出力を加算し、その和Ｎ１ を出力する加算器
と、前記加算器の出力Ｎ１ と、値Ｎ２ （但しＮ２
は、Ｎ２ ・ｆＢ ＜２・ｆＡ ＜（Ｎ２ ＋１）・ｆ
Ｂ を満たす任意の自然数）を比較し、Ｎ１ ＜Ｎ２
を検出し出力する比較器１と、前記加算器の出力Ｎ１
と（Ｎ２ ＋１）を比較し、Ｎ１＞（Ｎ２ ＋１）を検
出し出力する比較器２と、前記比較器１及び比較器２の
出力とタイミングパルスを入力としてクロックの状態を
判定し状態を示すフラグを出力する判定器と、ＣＫＢ
を取り込んで、前記リセットパルス及びタイミングパル
スを発生させるタイミング発生器から成ることを特徴と
する。
【０００６】また、本発明のクロック異常検出器は、前
記加算器の出力Ｎ１ と、ある自然数Ｎ３ （但しＮ３
は、２・ｆＡ ／ｆＢ の少数部分Ｍが、Ｍ＜０．５
ならＮ３ ＝（Ｎ２ ＋１）、Ｍ＞０．５ならＮ３ ＝
Ｎ２ ）を比較し、Ｎ１ ＝Ｎ３ を検出する比較器３
と、前記タイミング発生器の出力するタイミングパルス
のタイミングで比較器３の出力がＮ１ ≠Ｎ３ ならカ
ウントアップ、Ｎ１ ＝Ｎ３ ならリセットするカウン
タ２と、前記タイミングパルスのタイミングで比較器３
の出力がＮ１ ＝Ｎ３ の時、カウンタ２の出力Ｎ４
と（Ｋ−１）を比較（但しＫは、Ｍ＜０．５の時Ｋ＜１
／Ｍ＜（Ｋ＋１）、Ｍ＞０．５の時Ｋ＜１／（Ｍ−０．
５）＜（Ｋ＋１）となる自然数）し、Ｎ４ ＜（Ｋ−１
）を検出する比較器４と、前記Ｎ４ とＫを比較し、Ｎ
４ ＞Ｋを検出する比較器５と、前記比較器１、比較器
２、比較器４、比較器５の出力及びタイミングパルスか
らクロックの状態を判定し、状態を示すフラグを出力す
る判定器を持つことを特徴とする。
記加算器の出力Ｎ１ と、ある自然数Ｎ３ （但しＮ３
は、２・ｆＡ ／ｆＢ の少数部分Ｍが、Ｍ＜０．５
ならＮ３ ＝（Ｎ２ ＋１）、Ｍ＞０．５ならＮ３ ＝
Ｎ２ ）を比較し、Ｎ１ ＝Ｎ３ を検出する比較器３
と、前記タイミング発生器の出力するタイミングパルス
のタイミングで比較器３の出力がＮ１ ≠Ｎ３ ならカ
ウントアップ、Ｎ１ ＝Ｎ３ ならリセットするカウン
タ２と、前記タイミングパルスのタイミングで比較器３
の出力がＮ１ ＝Ｎ３ の時、カウンタ２の出力Ｎ４
と（Ｋ−１）を比較（但しＫは、Ｍ＜０．５の時Ｋ＜１
／Ｍ＜（Ｋ＋１）、Ｍ＞０．５の時Ｋ＜１／（Ｍ−０．
５）＜（Ｋ＋１）となる自然数）し、Ｎ４ ＜（Ｋ−１
）を検出する比較器４と、前記Ｎ４ とＫを比較し、Ｎ
４ ＞Ｋを検出する比較器５と、前記比較器１、比較器
２、比較器４、比較器５の出力及びタイミングパルスか
らクロックの状態を判定し、状態を示すフラグを出力す
る判定器を持つことを特徴とする。
【０００７】
【実施例】図１は、本発明の第一の実施例を示すブロッ
ク図である。
ク図である。
【０００８】分周器１１，１２は、それぞれ１／Ｍ１
，１／Ｍ２ の分周器であり、ＣＫ１ 及びＣＫ２ を
分周してＣＫＡ 及びＣＫＢ を出力する。このうち、
ＣＫＢ はタイミング発生器６１の入力となり、リセッ
トパルス及びタイミングパルスの基準となる。他方、Ｃ
ＫＡ はカウンタ２１及び２２のクロックとなる。
，１／Ｍ２ の分周器であり、ＣＫ１ 及びＣＫ２ を
分周してＣＫＡ 及びＣＫＢ を出力する。このうち、
ＣＫＢ はタイミング発生器６１の入力となり、リセッ
トパルス及びタイミングパルスの基準となる。他方、Ｃ
ＫＡ はカウンタ２１及び２２のクロックとなる。
【０００９】カウンタ２１は、隣り合うリセットパルス
間のＣＫＡ の立ち上がりの数を、カウンタ２２は立ち
下がりの数を計数し、出力する。
間のＣＫＡ の立ち上がりの数を、カウンタ２２は立ち
下がりの数を計数し、出力する。
【００１０】カウンタ２１及び２２の出力は、加算器３
１で加算され、隣り合うリセットパルス間のＣＫＡ の
状態変化の回数Ｎ１ として出力される。
１で加算され、隣り合うリセットパルス間のＣＫＡ の
状態変化の回数Ｎ１ として出力される。
【００１１】ここで、リセットパルスの間隔はＣＫＢ
の周波数によって決まるから、ＣＫＡ及びＣＫＢ の周
波数をそれぞれｆＡ 及びｆＢ と置いた時、Ｎ２ ・
ｆＢ ＜２・ｆＡ ＜（Ｎ２ ＋１）・ｆＢ となる自
然数Ｎ２ に対して、Ｎ２ ＜Ｎ１ （Ｎ２ ＋１）と
いう関係が成立する。比較器４１及び４２はＮ１ とＮ
２がこの関係を満たすか判定するためのもので、比較器
４１はＮ１ ＞（Ｎ２ ＋１）の場合、比較器４２はＮ
１＜Ｎ２ の場合に、エラー信号を出力する。
の周波数によって決まるから、ＣＫＡ及びＣＫＢ の周
波数をそれぞれｆＡ 及びｆＢ と置いた時、Ｎ２ ・
ｆＢ ＜２・ｆＡ ＜（Ｎ２ ＋１）・ｆＢ となる自
然数Ｎ２ に対して、Ｎ２ ＜Ｎ１ （Ｎ２ ＋１）と
いう関係が成立する。比較器４１及び４２はＮ１ とＮ
２がこの関係を満たすか判定するためのもので、比較器
４１はＮ１ ＞（Ｎ２ ＋１）の場合、比較器４２はＮ
１＜Ｎ２ の場合に、エラー信号を出力する。
【００１２】エラー信号は判定器５１に取り込まれ、エ
ラーフラグ出力ＥＦの基準となる。もしＣＫＡ が本来
の周波数より高いか、ＣＫＢ が本来の周波数より低い
場合、Ｎ１ ＞（Ｎ２ ＋１）となり比較器４１がエラ
ー信号を出力するために、ＥＦはエラー信号を出力する
。逆に、ＣＫＡ が本来の周波数より低いかＣＫＢ が
本来の周波数より高い場合にはＮ１ ＜Ｎ２ となり、
比較器４２がエラー信号を出力するために、ＥＦはエラ
ー信号を出力する。
ラーフラグ出力ＥＦの基準となる。もしＣＫＡ が本来
の周波数より高いか、ＣＫＢ が本来の周波数より低い
場合、Ｎ１ ＞（Ｎ２ ＋１）となり比較器４１がエラ
ー信号を出力するために、ＥＦはエラー信号を出力する
。逆に、ＣＫＡ が本来の周波数より低いかＣＫＢ が
本来の周波数より高い場合にはＮ１ ＜Ｎ２ となり、
比較器４２がエラー信号を出力するために、ＥＦはエラ
ー信号を出力する。
【００１３】ここで、比較器の出力の時間的な変化につ
いて考える。リセットパルス直後はカウンタ２１及び２
２がリセットされた状態になっている為、Ｎ１ ＝０と
なっている。従って、当然Ｎ１ ＜Ｎ２ となる為比較
器４２はエラー信号を出力している。ＣＫＡ の状態変
化が起きる毎にカウンタ２１又は２２のどちらかがカウ
ントアップし、従ってＮ１ も１づつ増加する。そして
、Ｎ１ ＝Ｎ２ となった時点で比較器４２のエラー出
力は停止し、次のリセットパルスまで停止した状態が継
続する。即ち、比較器４２がエラー信号を出力するのは
、回路の動作上、リセット信号が発生する毎に起きる現
象であり、それ自体はクロックの異常とは１対１で対応
していない。 故に、Ｎ１ ＜Ｎ２ の異常判定は、ＣＫＢ の一周期
の終了直前、即ち次回のリセットパルスの直前に、タイ
ミングパルスに同期して行なう必要がある。
いて考える。リセットパルス直後はカウンタ２１及び２
２がリセットされた状態になっている為、Ｎ１ ＝０と
なっている。従って、当然Ｎ１ ＜Ｎ２ となる為比較
器４２はエラー信号を出力している。ＣＫＡ の状態変
化が起きる毎にカウンタ２１又は２２のどちらかがカウ
ントアップし、従ってＮ１ も１づつ増加する。そして
、Ｎ１ ＝Ｎ２ となった時点で比較器４２のエラー出
力は停止し、次のリセットパルスまで停止した状態が継
続する。即ち、比較器４２がエラー信号を出力するのは
、回路の動作上、リセット信号が発生する毎に起きる現
象であり、それ自体はクロックの異常とは１対１で対応
していない。 故に、Ｎ１ ＜Ｎ２ の異常判定は、ＣＫＢ の一周期
の終了直前、即ち次回のリセットパルスの直前に、タイ
ミングパルスに同期して行なう必要がある。
【００１４】逆に、比較器４１は、Ｎ１ ＞（Ｎ２ ＋
１）を検出した場合にエラー信号を出力しているが、こ
の状態は、Ｎ１ とＮ２ の定義Ｎ２ ＜Ｎ１ ＜（Ｎ
２ ＋１）から考えると、ＣＫＡ とＣＫＢ が正常な
状態に有る限り起こり得ない。更に、Ｎ１ ＞（Ｎ２
＋１）となる原因の一つとして、ＣＫＢ の切断状態と
いう可能性が有り、この場合にはタイミングパルスが発
生しない。従ってＮ１ ＞（Ｎ２ ＋１）の場合の異常
判定は、タイミングパルスとは無関係に、比較器４１が
エラー信号を出力した時点で、ＥＦはエラー信号を出力
する必要がある。
１）を検出した場合にエラー信号を出力しているが、こ
の状態は、Ｎ１ とＮ２ の定義Ｎ２ ＜Ｎ１ ＜（Ｎ
２ ＋１）から考えると、ＣＫＡ とＣＫＢ が正常な
状態に有る限り起こり得ない。更に、Ｎ１ ＞（Ｎ２
＋１）となる原因の一つとして、ＣＫＢ の切断状態と
いう可能性が有り、この場合にはタイミングパルスが発
生しない。従ってＮ１ ＞（Ｎ２ ＋１）の場合の異常
判定は、タイミングパルスとは無関係に、比較器４１が
エラー信号を出力した時点で、ＥＦはエラー信号を出力
する必要がある。
【００１５】図２は、第一の実施例のタイミングチャー
トの例である。
トの例である。
【００１６】ある周波数のＣＫＡ （１０１）に対して
、ＣＫＢ の周波数が変化した場合の比較器及び判定器
の出力を示している。
、ＣＫＢ の周波数が変化した場合の比較器及び判定器
の出力を示している。
【００１７】（ａ）は、本来の周波数関係に有る場合で
あり、ＣＫＢ （１１１）及びそれに対応するタイミン
グパルス（１２１）及びリセットパルス（１３１）を示
している。（ｂ）は、ＣＫＢ （１１２）の周波数が通
常時よりも高い場合であり、タイミングパルス（１２２
）の立ち下がりの時点でＮ１ ＜Ｎ２ の場合、比較器
４２のエラー信号出力（１４２）が‘Ｈ’レベルとなる
ために、判定器５１はクロックの異常と判定し、エラー
フラグ出力（１５２）は‘Ｈ’レベルとなる。（ｃ）は
、ＣＫＢ （１１３）の周波数が通常時より低い場合で
あり、Ｎ１ ＞（Ｎ２ ＋１）となった時点で比較器４
１の出力（１６３）は‘Ｈ’レベルとなり、判定器５１
はクロックの異常と判定してエラーフラグ出力（１５３
）は‘Ｈ’レベルとなる。
あり、ＣＫＢ （１１１）及びそれに対応するタイミン
グパルス（１２１）及びリセットパルス（１３１）を示
している。（ｂ）は、ＣＫＢ （１１２）の周波数が通
常時よりも高い場合であり、タイミングパルス（１２２
）の立ち下がりの時点でＮ１ ＜Ｎ２ の場合、比較器
４２のエラー信号出力（１４２）が‘Ｈ’レベルとなる
ために、判定器５１はクロックの異常と判定し、エラー
フラグ出力（１５２）は‘Ｈ’レベルとなる。（ｃ）は
、ＣＫＢ （１１３）の周波数が通常時より低い場合で
あり、Ｎ１ ＞（Ｎ２ ＋１）となった時点で比較器４
１の出力（１６３）は‘Ｈ’レベルとなり、判定器５１
はクロックの異常と判定してエラーフラグ出力（１５３
）は‘Ｈ’レベルとなる。
【００１８】図３は、本発明の第二の実施例を示すブロ
ック図である。
ック図である。
【００１９】本実施例では、タイミングパルス間のＣＫ
Ａ の状態変化の回数の端数分Ｍ（Ｍは、２・ｆＡ ／
ｆＢ の少数部分に等しい）を利用してクロック異常の
検出精度を上げている。即ち、Ｍ＜０．５の場合、Ｋ＜
１／Ｍ＜（Ｋ＋１）となる自然数Ｋを考えれば、隣り合
ったタイミングパルスの間のＣＫＡ の状態変化の回数
が（Ｎ２ ＋１）回となるのは、タイミングパルスがＫ
又は（Ｋ＋１）回発生する内の一回であり、Ｍ＞０．５
の場合、Ｋ＜１／（Ｍ−０．５）＜（Ｋ＋１）となる自
然数Ｋを考えれば、隣り合ったタイミングパルスの間の
ＣＫＡ の状態変化の回数がＮ２ 回となるのは、タイ
ミングパルスがＫ又は（Ｋ＋１）回発生する内の一回で
ある。
Ａ の状態変化の回数の端数分Ｍ（Ｍは、２・ｆＡ ／
ｆＢ の少数部分に等しい）を利用してクロック異常の
検出精度を上げている。即ち、Ｍ＜０．５の場合、Ｋ＜
１／Ｍ＜（Ｋ＋１）となる自然数Ｋを考えれば、隣り合
ったタイミングパルスの間のＣＫＡ の状態変化の回数
が（Ｎ２ ＋１）回となるのは、タイミングパルスがＫ
又は（Ｋ＋１）回発生する内の一回であり、Ｍ＞０．５
の場合、Ｋ＜１／（Ｍ−０．５）＜（Ｋ＋１）となる自
然数Ｋを考えれば、隣り合ったタイミングパルスの間の
ＣＫＡ の状態変化の回数がＮ２ 回となるのは、タイ
ミングパルスがＫ又は（Ｋ＋１）回発生する内の一回で
ある。
【００２０】実際の回路は、第一の実施例の回路に加え
て、加算器３６の出力Ｎ１ と自然数Ｎ３ （但しＮ３
は、Ｍ＜０．５の時（Ｎ２ ＋１）、Ｍ＞０．５の時
Ｎ２ ）を比較する比較器４８と、タイミングパルスの
立ち下がりで比較器４８の出力が‘Ｈ’レベル（Ｎ１
＝Ｎ３ ）の時リセットし、‘Ｌ’レベルの時カウント
アップする同期式リセットのカウンタ７６と、タイミン
グパルスの立ち下がりで、比較器４８の出力が‘Ｈ’レ
ベルの場合にカウンタ７６の出力Ｎ５ と（Ｋ−１）を
比較し、Ｎ４ ＜（Ｋ−１）ならエラー信号を出力する
比較器７７と、Ｎ４ とＫを比較しＮ４ ＞Ｋならエラ
ー信号を出力する比較器７８とを持ち、クロック異常の
判定条件としては、判定器５６の入力として比較器７７
及び７８の出力が加わっている。
て、加算器３６の出力Ｎ１ と自然数Ｎ３ （但しＮ３
は、Ｍ＜０．５の時（Ｎ２ ＋１）、Ｍ＞０．５の時
Ｎ２ ）を比較する比較器４８と、タイミングパルスの
立ち下がりで比較器４８の出力が‘Ｈ’レベル（Ｎ１
＝Ｎ３ ）の時リセットし、‘Ｌ’レベルの時カウント
アップする同期式リセットのカウンタ７６と、タイミン
グパルスの立ち下がりで、比較器４８の出力が‘Ｈ’レ
ベルの場合にカウンタ７６の出力Ｎ５ と（Ｋ−１）を
比較し、Ｎ４ ＜（Ｋ−１）ならエラー信号を出力する
比較器７７と、Ｎ４ とＫを比較しＮ４ ＞Ｋならエラ
ー信号を出力する比較器７８とを持ち、クロック異常の
判定条件としては、判定器５６の入力として比較器７７
及び７８の出力が加わっている。
【００２１】図４は、第二の実施例のタイミングチャー
トの例である。
トの例である。
【００２２】ある周波数のＣＫＢ から生成したタイミ
ングパルス（３０１）に対して、ＣＫＡ の周波数が変
化した場合の比較器及び判定器の出力の変化を示してい
る。 （ａ）はＣＫＡ （３１１）が本来の周波数の場合であ
り、比較器４８の出力（３２１）は、タイミングパルス
の立ち下がりでは、‘Ｈ’レベルと‘Ｌ’レベルを一回
おきに繰り返している。（ｂ）では、ＣＫＡ （３１２
）の周波数が通常より高い為に、比較器４８の出力（３
２２）がタイミングパルスの立ち下がりの時点で二回続
けて‘Ｈ’レベルとなった場合、カウンタ７６の値Ｎ４
＝０となっている為にＮ４＜（Ｋ−１）が成立して比
較器７７の出力（３３２）がエラー信号を出力し、判定
器５６のエラーフラグ出力（３５２）も‘Ｈ’レベルと
なる。（ｃ）では、ＣＫＡ （３１３）の周波数が通常
より高いために、カウンタ７６の出力Ｎ４ がＮ４ ＝
３となった時点でＮ４ ＞Ｋ（Ｋ＝２故）となるために
比較器７８のエラー出力（３４３）が‘Ｈ’レベルとな
り、同時に判定器５６の出力（３５３）も‘Ｈ’レベル
となる。
ングパルス（３０１）に対して、ＣＫＡ の周波数が変
化した場合の比較器及び判定器の出力の変化を示してい
る。 （ａ）はＣＫＡ （３１１）が本来の周波数の場合であ
り、比較器４８の出力（３２１）は、タイミングパルス
の立ち下がりでは、‘Ｈ’レベルと‘Ｌ’レベルを一回
おきに繰り返している。（ｂ）では、ＣＫＡ （３１２
）の周波数が通常より高い為に、比較器４８の出力（３
２２）がタイミングパルスの立ち下がりの時点で二回続
けて‘Ｈ’レベルとなった場合、カウンタ７６の値Ｎ４
＝０となっている為にＮ４＜（Ｋ−１）が成立して比
較器７７の出力（３３２）がエラー信号を出力し、判定
器５６のエラーフラグ出力（３５２）も‘Ｈ’レベルと
なる。（ｃ）では、ＣＫＡ （３１３）の周波数が通常
より高いために、カウンタ７６の出力Ｎ４ がＮ４ ＝
３となった時点でＮ４ ＞Ｋ（Ｋ＝２故）となるために
比較器７８のエラー出力（３４３）が‘Ｈ’レベルとな
り、同時に判定器５６の出力（３５３）も‘Ｈ’レベル
となる。
【００２３】
【発明の効果】以上述べたように、本発明のクロック異
常検出器の構成によると、整数倍の関係に無いクロック
の異常を短時間に検出し、またはクロックの安定を検出
することが可能となるために、装置の早期立ち上げ等に
大きく寄与することができるという効果がある。
常検出器の構成によると、整数倍の関係に無いクロック
の異常を短時間に検出し、またはクロックの安定を検出
することが可能となるために、装置の早期立ち上げ等に
大きく寄与することができるという効果がある。
【図１】本発明の一実施例を示すブロック図。
【図２】図１の回路の動作説明用タイミングチャートを
示す図。
示す図。
【図３】本発明の他の実施例を示すブロック図。
【図４】図３の回路の動作説明用タイミングチャートを
示す図。
示す図。
１１，１２，１６，１７ 分周器
２１，２２，２６，２７ カウンタ
３１，３６ 加算器
４１，４２，４６，４７，４８ 比較器５１，５６
判定器 ４１，４２，４６，４７，４８ 比較器５１，５６
判定器 ６１，６６ タイミング発生器 ７６，７７ 検出器 １０１，３１１，３１２，３１３ ＣＫＡ１１１，１
１２，１１３ ＣＫＢ １２１，１２２，１２３，３０１ タイミングパルス
１３１，１３２，１３３ リセットパルス１４２
比較器１出力 １５２，１５３ 判定器出力（ＥＦ：エラーフラグ）
１６３ 比較器２出力 ３２１，３２２，３２３ 比較器３出力３３２ 比
較器４出力 ３４３ 比較器５出力
判定器 ４１，４２，４６，４７，４８ 比較器５１，５６
判定器 ６１，６６ タイミング発生器 ７６，７７ 検出器 １０１，３１１，３１２，３１３ ＣＫＡ１１１，１
１２，１１３ ＣＫＢ １２１，１２２，１２３，３０１ タイミングパルス
１３１，１３２，１３３ リセットパルス１４２
比較器１出力 １５２，１５３ 判定器出力（ＥＦ：エラーフラグ）
１６３ 比較器２出力 ３２１，３２２，３２３ 比較器３出力３３２ 比
較器４出力 ３４３ 比較器５出力
Claims (2)
- 【請求項１】伝送路から抽出したクロックに端末装置内
の基準クロックを同期化させて使用する端末装置のクロ
ック異常検出器において、伝送路から抽出したクロック
（ＣＫ１ ）及び端末装置内の基準クロック（ＣＫ２
）の内どちらか一方を分周比Ｍ１ で分周した出力ＣＫ
Ａ （周波数ｆＡ ）及び他方を分周比Ｍ２ で分周し
た出力ＣＫＢ （周波数ｆＢ ）を用い（但し、Ｍ１
，Ｍ２は、２・ｆＡ ＞ｆＢ を満たす任意の自然数）
、ＣＫＡ の立ち上がりを計数して出力し、リセットパ
ルスによりリセットされるカウンタ１と、ＣＫＡの立ち
下がりを計数して出力し、前記リセットパルスによりリ
セットされるカウンタ２と、前記カウンタ１及びカウン
タ２の出力を加算し、その和Ｎ１ を出力する加算器と
、前記加算器の出力Ｎ１ と、値Ｎ２ （但しＮ２ は
、Ｎ２ ・ｆＢ ＜２・ｆＡ ＜（Ｎ２ ＋１）・ｆＢ
を満たす任意の自然数）を比較し、Ｎ１ ＜Ｎ２ を
検出し出力する比較器１と、前記加算器の出力Ｎ１ と
（Ｎ２＋１）を比較し、Ｎ１ ＞（Ｎ２ ＋１）を検出
し出力する比較器２と、前記比較器１及び比較器２の出
力とタイミングパルスを入力としてクロックの状態を判
定し状態を示すフラグを出力する判定器と、ＣＫＢ を
取り込んで、前記リセットパルス及びタイミングパルス
を発生させるタイミング発生器から成ることを特徴とす
るクロック異常検出器。 - 【請求項２】「請求項１」のクロック異常検出器におい
て、前記加算器の出力Ｎ１ と、ある自然数Ｎ３ （但
しＮ３ は、２・ｆＡ ／ｆＢ の少数部分Ｍが、Ｍ＜
０．５ならＮ３ ＝（Ｎ２ ＋１）、Ｍ＞０．５ならＮ
３ ＝Ｎ２ ）を比較し、Ｎ１ ＝Ｎ３ を検出する比
較器３と、前記タイミング発生器の出力するタイミング
パルスのタイミングで比較器３の出力がＮ１ ≠Ｎ３
ならカウントアップ、Ｎ１ ＝Ｎ３ ならリセットする
カウンタ２と、前記タイミングパルスのタイミングで比
較器３の出力がＮ１ ＝Ｎ３ の時、カウンタ２の出力
Ｎ４と（Ｋ−１）を比較（但しＫは、Ｍ＜０．５の時Ｋ
＜１／Ｍ＜（Ｋ＋１）、Ｍ＞０．５の時Ｋ＜１／（Ｍ−
０．５）＜（Ｋ＋１）となる自然数）し、Ｎ４ ＜（Ｋ
−１）を検出する比較器４と、前記Ｎ４ とＫを比較し
、Ｎ４ ＞Ｋを検出する比較器５と、前記比較器１、比
較器２、比較器４、比較器５の出力及びタイミングパル
スからクロックの状態を判定し、状態を示すフラグを出
力する判定器を持つことを特徴とするクロック異常検出
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071713A JPH04306930A (ja) | 1991-04-04 | 1991-04-04 | クロック異常検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071713A JPH04306930A (ja) | 1991-04-04 | 1991-04-04 | クロック異常検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306930A true JPH04306930A (ja) | 1992-10-29 |
Family
ID=13468449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071713A Pending JPH04306930A (ja) | 1991-04-04 | 1991-04-04 | クロック異常検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306930A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274707A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | 無線送受信装置 |
| FR2782387A1 (fr) * | 1998-08-13 | 2000-02-18 | St Microelectronics Sa | Circuit de detection de la disparition d'un signal periodique |
| US6333646B1 (en) | 1998-05-13 | 2001-12-25 | Mitsubishi Denki Kabushiki Kaisha | Abnormal clock detector and abnormal clock detecting apparatus |
| EP1333579A1 (de) | 2002-01-30 | 2003-08-06 | Infineon Technologies AG | Einrichtung zur Erkennung eines Taktsignalausfalls |
| EP1936392A1 (en) | 2006-12-20 | 2008-06-25 | Fujitsu Limited | Automatic frequency monitoring circuit, electronic device, automatic frequency monitoring method and automatic frequency monitoring program |
| EP2053740A3 (de) * | 2007-10-25 | 2014-01-08 | Continental Automotive GmbH | Verfahren und Vorrichtung zum Betreiben einer Schaltungsanordnung |
-
1991
- 1991-04-04 JP JP3071713A patent/JPH04306930A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274707A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | 無線送受信装置 |
| US6333646B1 (en) | 1998-05-13 | 2001-12-25 | Mitsubishi Denki Kabushiki Kaisha | Abnormal clock detector and abnormal clock detecting apparatus |
| DE19983213B4 (de) * | 1998-05-13 | 2006-02-09 | Mitsubishi Denki K.K. | Detektorvorrichtung zum Erfassen abnormaler Takte |
| FR2782387A1 (fr) * | 1998-08-13 | 2000-02-18 | St Microelectronics Sa | Circuit de detection de la disparition d'un signal periodique |
| US6246261B1 (en) | 1998-08-13 | 2001-06-12 | Stmicroelectronics S.A. | Circuit for detecting the disappearing of a periodic signal |
| EP1333579A1 (de) | 2002-01-30 | 2003-08-06 | Infineon Technologies AG | Einrichtung zur Erkennung eines Taktsignalausfalls |
| EP1936392A1 (en) | 2006-12-20 | 2008-06-25 | Fujitsu Limited | Automatic frequency monitoring circuit, electronic device, automatic frequency monitoring method and automatic frequency monitoring program |
| US8311169B2 (en) | 2006-12-20 | 2012-11-13 | Fujitsu Limited | Automatic frequency monitoring circuit, electronic device, automatic frequency monitoring method, and automatic frequency monitoring program |
| EP2053740A3 (de) * | 2007-10-25 | 2014-01-08 | Continental Automotive GmbH | Verfahren und Vorrichtung zum Betreiben einer Schaltungsanordnung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1675267B1 (en) | Periodic electrical signal frequency monitoring systems and methods | |
| US6466058B1 (en) | PLL lock detection using a cycle slip detector with clock presence detection | |
| US6297702B1 (en) | Phase lock loop system and method | |
| US4131856A (en) | Electrical synchronizing circuits | |
| US4206414A (en) | Electrical synchronizing circuits | |
| US7391240B2 (en) | Clock anomaly detection circuit and clock anomaly detection method | |
| JPH04306930A (ja) | クロック異常検出器 | |
| CN107154800B (zh) | 一种锁相环失锁的检测系统及检测方法 | |
| EP0527780B1 (en) | Scaler for synchronous digital clock | |
| JPH01144738A (ja) | ウインドウ法同期保護回路 | |
| JP4819707B2 (ja) | 冗長演算システムよび演算部 | |
| JP6863373B2 (ja) | 検出装置および検出方法 | |
| US6194918B1 (en) | Phase and frequency detector with high resolution | |
| JPS61248635A (ja) | デイジタル位相同期回路 | |
| JPH0349319A (ja) | 同期検出方式 | |
| KR100221496B1 (ko) | 동기상태 감시회로 | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JPH11355110A (ja) | クロック異常検出回路 | |
| JPH07326963A (ja) | デジタルｐｌｌ回路 | |
| JPH0567967A (ja) | クロツク発生装置 | |
| JPH0316442A (ja) | クロック異常検出方式 | |
| JPH04233349A (ja) | クロック装置の外部マスタークロック異常検出回路 | |
| JPH10240374A (ja) | クロック異常検出回路 | |
| JPS62214733A (ja) | 符号誤り検出装置 | |
| JPH04351120A (ja) | 位相同期検出装置 |