JPH07326963A

JPH07326963A - デジタルｐｌｌ回路

Info

Publication number: JPH07326963A
Application number: JP6119050A
Authority: JP
Inventors: Yoji Yamada; 洋治山田
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 1994-05-31
Filing date: 1994-05-31
Publication date: 1995-12-12

Abstract

(57)【要約】【目的】出力クロック信号のジッタを少なくして伝送
装置等のクロック信号を利用する機器への悪影響を少な
くする。【構成】出力クロック信号を作成する分周カウンタ１
７を設け、参照クロック信号を分周する参照クロック分
周回路１１を設け、出力クロック信号を分周する出力ク
ロック分周回路１２を設け、参照クロック分周回路１１
の出力信号と出力クロック分周回路１２の出力信号との
位相差を検出する位相比較回路１４を設け、分周カウン
タ１７に定常値、定常値より一定微少量減少した値およ
び定常値より一定微少量増加した値のいずれかを選択的
に分周値として設定する分周値設定回路１６を設け、分
周値設定回路１６が分周カウンタ１７に設定する分周値
を定常値から定常値より一定微少量減少した値および定
常値より一定微少量増加した値のいずれかに変更する分
周値変更周期を生成する分周値変更周期生成回路１５を
設けている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば伝送装置に内
蔵されるデジタルＰＬＬ回路に関するものである。

【０００２】

【従来の技術】図５に従来のデジタルＰＬＬ回路のブロ
ック図を示す。図５において、１７は基準クロック信号
を分周して出力クロック信号を作成する分周カウンタで
ある。１１は外部から供給される参照クロック信号を分
周する参照クロック分周回路である。１２は出力クロッ
ク信号を分周する出力クロック分周回路である。１４は
参照クロック分周回路１１の出力信号と出力クロック分
周回路１２の出力信号との位相差を検出する位相比較回
路である。１３は位相比較回路で位相比較を行わせるた
めのウィンドウを生成する位相比較用ウィンドウ生成回
路である。１６′は位相比較回路１４の位相比較結果に
基づいて分周カウンタ１７に対して分周値として定常値
あるいは定常値より位相差分だけ異なる値を設定する分
周値設定回路である。

【０００３】上記の分周値設定回路１６′は、出力クロ
ック分周回路１２の出力信号の位相が参照クロック分周
回路１１の出力信号の位相とほぼ一致しているときに
は、分周値として定常値を設定する。また、出力クロッ
ク分周回路１２の出力信号の位相が参照クロック分周回
路１１の出力信号の位相に対して遅れているときには、
分周カウンタ１７の分周値を定常値より位相差分だけ減
少した値に設定する。さらに、出力クロック分周回路１
２の出力信号の位相が参照クロック分周回路１１の出力
信号の位相に対して進んでいるときには、分周カウンタ
１７の分周値を定常値より位相差分だけ増加した値に設
定する。

【０００４】このデジタルＰＬＬ回路は、分周カウンタ
１７で基準クロックを分周して出力クロック信号を作成
し、外部から供給される参照クロック信号を参照クロッ
ク分周回路１１で分周し、基準クロック信号を分周する
分周カウンタ１７で作成される出力クロック信号を出力
クロック分周回路１２で分周する。そして、参照クロッ
ク分周回路１１および出力クロック分周回路１２からそ
れぞれ出力される両分周信号を位相比較用ウィンドウ生
成回路１３を通して位相比較回路１４に供給してそれら
の位相差を検出する。つまり、位相差の検出は、前もっ
て求めておいた位相比較用ウィンドウに照らし合わせて
行う。

【０００５】分周値設定回路１６′においては、出力ク
ロック分周回路１２の出力信号の位相が参照クロック分
周回路１１の出力信号の位相とほぼ一致していると、分
周値を継続的に定常値として出力クロック信号の位相が
変化しないようにする。また、出力クロック分周回路１
２の出力信号の位相が参照クロック分周回路１１の出力
信号の位相に対して遅れていると、分周カウンタ１７の
分周値を定常値より位相差分だけ減少させることにより
出力クロック信号の周期を定常周期より短くして出力ク
ロック分周回路１２の出力信号の位相の遅れを少なくす
る。逆に、出力クロック分周回路１２の出力信号の位相
が参照クロック分周回路１１の出力信号の位相に対して
進んでいると、分周カウンタ１７の分周値を定常値より
位相差分だけ増加させることにより出力クロック信号の
周期を定常周期より長くして出力クロック分周回路１２
の出力信号の位相の進みを少なくする。これによって参
照クロック信号と出力クロック信号との位相同期が図ら
れる。また、分周カウンタ１７の分周値の定常値からの
変化幅は、位相差が大きいと大きく設定し、位相差が小
さいと小さく設定することにより、出力クロック信号の
位相を参照クロック信号の位相に速やかに同期させる。

【０００６】

【発明が解決しようとする課題】上記の従来例では、出
力クロック信号の位相を参照クロック信号の位相に速や
かに同期させるために、出力クロック分周回路１２の出
力信号の位相が参照クロック分周回路１１の出力信号の
位相からずれたときに、一時的に出力クロック信号の周
期を出力クロック分周回路１２の出力信号および参照ク
ロック分周回路１１の出力信号の位相差に応じて変化さ
せる構成を採用していたので、上記の位相差が大きいと
きは、出力クロック信号の周期も大きく変化することに
なり、出力クロック信号のジッタが大きくなって伝送装
置がデータ同期外れを起こし、伝送されたデータを正確
に取り込むことができなくなる等、悪影響を与えるおそ
れがあった。

【０００７】したがって、この発明の目的は、出力クロ
ック信号のジッタを少なくして伝送装置等のクロック信
号を利用する機器への悪影響を少なくすることができる
デジタルＰＬＬ回路を提供することである。

【０００８】

【課題を解決するための手段】この発明は、上記の問題
に鑑みてなされたもので、出力クロック信号の周期を変
化させる幅を一定微少量とし、出力クロック信号の周期
を定常周期から一定微少量変化させる周期（分周値変更
周期）を位相差の大きさに応じて変化させる回路を組み
込む。すなわち、位相差が大きいときには、周期変更を
行う周期を短くし、位相差が小さいときには周期変更を
行う周期を長くする。つまり、出力クロック信号の周期
を変化させる幅は一定とし、その周期変更を行う間隔を
位相差の大きさに応じて変化させることにより、位相差
が大きいときでも、出力クロック信号の周期変化は少な
く抑えることができ、ジッタが減少する。位相差が大き
いときでも、位相同期は素早くできる。

【０００９】以下、請求項の内容に即して説明する。こ
の発明のデジタルＰＬＬ回路は、基準クロック信号を分
周して出力クロック信号を作成する分周カウンタを設
け、外部から供給される参照クロック信号を分周する参
照クロック分周回路を設け、出力クロック信号を分周す
る出力クロック分周回路を設け、参照クロック分周回路
の出力信号と出力クロック分周回路の出力信号との位相
差を検出する位相比較回路を設け、位相比較回路で位相
比較を行わせるためのウィンドウを生成する位相比較用
ウィンドウ生成回路を設け、分周カウンタに定常値、定
常値より一定微少量減少した値および定常値より一定微
少量増加した値のいずれかを選択的に分周値として設定
する分周値設定回路を設け、分周値設定回路が分周カウ
ンタに設定する分周値を定常値から定常値より一定微少
量減少した値および定常値より一定微少量増加した値の
いずれかに変更する分周値変更周期を生成する分周値変
更周期生成回路を設けている。

【００１０】分周値設定回路は、位相比較回路の位相比
較結果に基づき、出力クロック分周回路の出力信号の位
相が参照クロック分周回路の出力信号の位相とほぼ一致
しているときに分周カウンタの分周値を継続的に定常値
とし、出力クロック分周回路の出力信号の位相が参照ク
ロック分周回路の出力信号の位相に対して遅れていると
きに分周カウンタの分周値を所定の分周値変更周期で定
常値から定常値より一定微少量減少した値へ変更し、出
力クロック分周回路の出力信号の位相が参照クロック分
周回路の出力信号の位相に対して進んでいるときは分周
カウンタの分周値を所定の分周値変更周期で定常値から
定常値より一定微少量増加した値へ変更するようにして
いる。

【００１１】分周値変更周期生成回路は、位相比較回路
の位相比較結果に基づき、出力クロック分周回路の出力
信号と参照クロック分周回路の出力信号との位相差の絶
対値が大きいときに分周値変更周期を短くし、出力クロ
ック分周回路の出力信号と参照クロック分周回路の出力
信号との位相差の絶対値が小さいときに分周値変更周期
を長くするようにしている。

【００１２】

【作用】この発明の構成によれば、外部から供給される
参照クロック信号を参照クロック分周回路で分周し、基
準クロック信号を分周する分周カウンタで作成される出
力クロック信号を出力クロック分周回路で分周する。そ
して、参照クロック分周回路および出力クロック分周回
路からそれぞれ出力される両分周信号を位相比較用ウィ
ンドウ生成回路を通して位相比較回路に供給してそれら
の位相差を検出する。

【００１３】分周値設定回路は、出力クロック分周回路
の出力信号の位相が参照クロック分周回路の出力信号の
位相とほぼ一致していると、分周カウンタの分周値を継
続的に定常値とすることにより、出力クロック信号の周
期を定常周期に保って位相が変化しないようにする。ま
た、出力クロック分周回路の出力信号の位相が参照クロ
ック分周回路の出力信号の位相に対して遅れていると、
分周カウンタの分周値を所定の分周値変更周期で定常値
から定常値より一定微少量減少した値へ変更することに
より出力クロック信号の周期を間欠的に定常周期より短
くして出力クロック分周回路の出力信号の位相の遅れを
少なくする。逆に、出力クロック分周回路の出力信号の
位相が参照クロック分周回路の出力信号の位相に対して
進んでいると、分周カウンタの分周値を所定の分周値変
更周期で定常値から定常値より一定微少量増加した値へ
変更することにより出力クロック信号の周期を間欠的に
定常周期より長くして出力クロック分周回路の出力信号
の位相の進みを少なくする。

【００１４】分周値変更周期生成回路は、出力クロック
分周回路の出力信号と参照クロック分周回路の出力信号
との位相差の絶対値が大きいと、分周値変更周期を短く
して出力クロック分周回路の出力信号の位相が参照クロ
ック分周回路の出力信号の位相に近づく速度を大きくす
る。また、出力クロック分周回路の出力信号と参照クロ
ック分周回路の出力信号との位相差の絶対値が小さい
と、分周値変更周期を長くして出力クロック分周回路の
出力信号の位相が参照クロック分周回路の出力信号の位
相に近づく速度を小さくする。

【００１５】

【実施例】以下、この発明の実施例を図面を参照しなが
ら説明する。図１にこの発明の一実施例のデジタルＰＬ
Ｌ回路のブロック図を示す。図１において、１７は基準
クロック信号を分周して出力クロック信号を作成する分
周カウンタである。１１は外部から供給される参照クロ
ック信号を分周する参照クロック分周回路である。１２
は出力クロック信号を分周する出力クロック分周回路で
ある。１４は参照クロック分周回路１１の出力信号と出
力クロック分周回路１２の出力信号との位相差を検出す
る位相比較回路である。１３は位相比較回路１４で位相
比較を行わせるためのウィンドウを生成する位相比較用
ウィンドウ生成回路である。１６は分周カウンタ１７に
定常値、定常値より一定微少量減少した値および定常値
より一定微少量増加した値のいずれかを選択的に分周値
として設定する分周値設定回路である。１６は分周値設
定回路１６が分周カウンタ１７に設定する分周値を定常
値から定常値より一定微少量減少した値および定常値よ
り一定微少量増加した値のいずれかに変更する分周値変
更周期を生成する分周値変更周期生成回路である。

【００１６】上記の分周値設定回路１６は、位相比較回
路１４の位相比較結果に基づき、出力クロック分周回路
１２の出力信号の位相が参照クロック分周回路１１の出
力信号の位相とほぼ一致しているときに分周カウンタ１
７の分周値を継続的に定常値とし、出力クロック分周回
路１２の出力信号の位相が参照クロック分周回路１１の
出力信号の位相に対して遅れているときに分周カウンタ
１７の分周値を所定の分周値変更周期で定常値から定常
値より一定微少量減少した値へ変更し、出力クロック分
周回路１２の出力信号の位相が参照クロック分周回路１
１の出力信号の位相に対して進んでいるときは分周カウ
ンタ１７の分周値を所定の分周値変更周期で定常値から
定常値より一定微少量増加した値へ変更するようにして
いる。

【００１７】分周値変更周期生成回路１５は、位相比較
回路１４の位相比較結果に基づき、出力クロック分周回
路１２の出力信号と参照クロック分周回路１１の出力信
号との位相差の絶対値が大きいときに分周値変更周期を
短くし、出力クロック分周回路１２の出力信号と参照ク
ロック分周回路１１の出力信号との位相差の絶対値が小
さいときに分周値変更周期を長くするようにしている。

【００１８】このデジタルＰＬＬ回路では、外部から供
給される参照クロック信号を参照クロック分周回路１１
で分周し、基準クロック信号を分周する分周カウンタ１
７で作成される出力クロック信号を出力クロック分周回
路１２で分周する。そして、参照クロック分周回路１１
および出力クロック分周回路１２からそれぞれ出力され
る両分周信号を位相比較用ウィンドウ生成回路１３を通
して位相比較回路１４に供給してそれらの位相差を検出
する。

【００１９】分周値設定回路１６は、分周カウンタ１７
に定常値、定常値より一定微少量減少した値および定常
値より一定微少量増加した値のいずれかを選択的に分周
値として設定するが、位相比較回路１４の位相比較結果
に基づき、出力クロック分周回路１２の出力信号の位相
が参照クロック分周回路１１の出力信号の位相とほぼ一
致しているときに分周カウンタ１７の分周値を継続的に
定常値とすることにより、出力クロック信号の周期を定
常周期に保って位相が変化しないようにし、出力クロッ
ク分周回路１２の出力信号の位相が参照クロック分周回
路１１の出力信号の位相に対して遅れていると、分周カ
ウンタ１７の分周値を所定の分周値変更周期で定常値か
ら定常値より一定微少量減少した値へ変更することによ
り出力クロック信号の周期を間欠的に定常周期より短く
して出力クロック分周回路１２の出力信号の位相の遅れ
を少なくし、逆に出力クロック分周回路１２の出力信号
の位相が参照クロック分周回路１１の出力信号の位相に
対して進んでいると、分周カウンタ１７の分周値を所定
の分周値変更周期で定常値から定常値より一定微少量増
加した値へ変更することにより出力クロック信号の周期
を間欠的に定常周期より長くして出力クロック分周回路
１２の出力信号の位相の進みを少なくする。

【００２０】分周値変更周期生成回路１５は、分周値設
定回路１６が分周カウンタ１７に設定する分周値を定常
値から定常値より一定微少量減少した値および定常値よ
り一定微少量増加した値のいずれかに変更する分周値変
更周期を生成するが、位相比較回路１４の位相比較結果
に基づき、出力クロック分周回路１２の出力信号と参照
クロック分周回路１１の出力信号との位相差の絶対値が
大きいと、分周値変更周期を短くして出力クロック分周
回路１２の出力信号の位相が参照クロック分周回路１１
の出力信号の位相に近づく速度を大きくし、出力クロッ
ク分周回路１２の出力信号と参照クロック分周回路１１
の出力信号との位相差の絶対値が小さいと、分周値変更
周期を長くして出力クロック分周回路１２の出力信号の
位相が参照クロック分周回路１１の出力信号の位相に近
づく速度を小さくする。

【００２１】以下、この実施例のデジタルＰＬＬ回路を
図２の具体的な回路図を参照しながら詳細に説明する。
図２において、３１０は参照クロック信号Ｃ−ＲＥＦを
４５分周する４５分周回路で、図１の参照クロック分周
回路１１に相当する。３２０は出力クロック信号Ｃ−Ｂ
ＡＳを６７分周する６７分周回路で、図１の出力クロッ
ク分周回路１２に相当する。上記４５分周回路３１０お
よび６７分周回路３２０は、参照クロック信号Ｃ−ＲＥ
Ｆおよび出力クロック信号Ｃ−ＢＡＳが同一周波数でな
い場合に、各々の分周出力信号の周波数を周波数を合致
させるために、一方は４５分周とし、他方は６７分周と
している。なお、これらの分周値は、参照クロック信号
Ｃ−ＲＥＦおよび出力クロック信号Ｃ−ＢＡＳの周波数
に対応して適宜設定される。

【００２２】３１１は４５分周回路３１０の分周出力信
号をデータ入力とし制御用クロック信号をクロック入力
とするＤフリップフロップで、４５分周回路３１０の分
周出力信号の立ち上がりおよび立ち下がりを制御用クロ
ック信号に同期させる機能を有し、分周信号ＲＥＦを発
生する。なお、制御用クロック信号は参照クロック信号
Ｃ−ＲＥＦおよび出力クロック信号Ｃ−ＢＡＳの周波数
と同程度かあるいはそ数倍程度の周波数で十分である。

【００２３】３３０はＤフリップフロップ３１１の出力
信号をデータ入力とし制御用クロック信号をクロック入
力とするＤフリップフロップで、Ｄフリップフロップ３
１１の出力を制御用クロック信号の１周期分シフトする
機能を有する。３３１はＤフリップフロップ３１１の出
力とＤフリップフロップ３３０の反転出力との論理積を
とるアンドゲートで、その出力信号ＲＥＦ−Ｐは分周信
号ＲＥＦの立ち上がりのタイミングで発生する。つま
り、Ｄフリップフロップ３３０とアンドゲート３３１
は、分周信号ＲＥＦの立ち上がりを検出する機能を有す
る。

【００２４】３３２は５ビットのバイナリカウンタで、
分周信号ＲＥＦがハイレベルの期間、制御用クロック信
号をカウントする動作をし、そのカウント値に対応した
ウィンドウ信号ＲＥＦ−Ｑ３，ＲＥＦ−Ｑ４を出力す
る。３２１は６７分周回路３２０の分周出力信号をデー
タ入力とし制御用クロック信号をクロック入力とするＤ
フリップフロップで、６７分周回路３２０の分周出力信
号の立ち上がりおよび立ち下がりを制御用クロック信号
に同期させる機能を有し、分周信号ＢＡＳを発生する。

【００２５】３３５はＤフリップフロップ３２１の出力
信号をデータ入力とし制御用クロック信号をクロック入
力とするＤフリップフロップで、Ｄフリップフロップ３
２１の出力を制御用クロック信号の１周期分シフトする
機能を有する。３３６はＤフリップフロップ３２１の出
力とＤフリップフロップ３３５の反転出力との論理積を
とるアンドゲートで、その出力信号ＢＡＳ−Ｐは分周信
号ＢＡＳの立ち上がりのタイミングで発生する。つま
り、Ｄフリップフロップ３３５とアンドゲート３３６
は、分周信号ＢＡＳの立ち上がりを検出する機能を有す
る。

【００２６】３３７は５ビットのバイナリカウンタで、
分周信号ＢＡＳがハイレベルの期間、制御用クロック信
号をカウントする動作をし、そのカウント値に対応した
ウィンドウ信号ＢＡＳ−Ｑ３，ＲＥＦ−Ｑ４を出力す
る。以上のＤフリップフロップ３１１，３２１，３３
０，３３５，アンドゲート３３１，３３６，バイナリカ
ウンタ３３２，３３７は、図１における位相比較用ウィ
ンドウ生成回路１３を構成している。

【００２７】３４０，３４１はそれぞれラッチで、分周
信号ＢＡＳの立ち上がりのタイミング、つまり信号ＢＡ
Ｓ−Ｐに応答してウィンドウ信号ＲＥＦ−Ｑ３，ＲＥＦ
−Ｑ４の状態を保持する機能を有し、ラッチ３４０から
は出力信号Ｐ−Ａを発生し、ラッチ３４１からは出力信
号Ｐ−Ｂを発生する。３４２，３４３はそれぞれラッチ
で、分周信号ＲＥＦの立ち上がりのタイミング、つまり
信号ＲＥＦ−Ｐに応答してウィンドウ信号ＢＡＳ−Ｑ
３，ＢＡＳ−Ｑ４の状態を保持する機能を有し、ラッチ
３４２からは出力信号Ｐ−Ｃを発生し、ラッチ３４１か
らは出力信号Ｐ−Ｄを発生する。各ラッチ３４０〜３４
３の出力信号Ｐ−Ａ，Ｐ−Ｂ，Ｐ−Ｃ，Ｐ−Ｄは分周信
号ＢＡＳの分周信号ＢＡＳに対する位相の進みまたは遅
れ、位相差の大小によって異なる。

【００２８】３４４は位相差決定デコード回路で、ラッ
チ３４０〜３４３の出力信号Ｐ−Ａ，Ｐ−Ｂ，Ｐ−Ｃ，
Ｐ−Ｄを位相差の進み遅れを示す出力信号Ｕ−Ｄ，制御
を行うか否かを示す出力信号ＰＳおよび位相差の大小を
示す出力信号Ｗ１に変換する。以上のラッチ３４０〜３
４３および位相差決定デコード回路３４４は図１の位相
比較回路１４を構成している。

【００２９】３５０は３ビットのプリセッタブルカウン
タで、図１の分周値変更周期生成回路１６を構成してお
り、位相差決定デコード回路３４４の出力信号Ｗ１が
“Ｈ”（または“１”）のときは“１００”をプリセッ
トし、位相差決定デコード回路３４４の出力信号Ｗ１が
“Ｌ”（または“０”）のときは“０００”をプリセッ
トする。したがって、出力信号Ｗ１が“Ｈ”のときは、
出力クロック信号を４個カウントしたときに、出力信号
ＣＴＲＬ−Ｐを発生し、出力信号Ｗ１が“Ｌ”のとき
は、出力クロック信号を８個カウントしたときに、出力
信号ＣＴＲＬ−Ｐを発生する。つまり、位相差が大きい
ときは、出力クロック信号の４周期を１周期とする分周
値変更周期を生成し、位相差が小さいときは、出力クロ
ック信号の８周期を１周期とする分周値変更周期を生成
する。

【００３０】３６０はラッチ、３６１〜３６３はアンド
ゲート、３６４はオアゲート、３６５は３ビットのラッ
チで、これらは図１の分周値設定回路を構成していて、
位相差決定デコード回路３４４の出力信号Ｕ−Ｄ，ＰＳ
とプリセッタブルカウンタ３５０の出力信号ＣＴＲＬ−
Ｐとを入力として、分周値を１５，１６，１７のいずれ
かに設定する。

【００３１】この場合、出力信号ＰＳが“Ｌ”（または
“０”）ときは分周値を常に１６に設定する。また、出
力信号ＰＳが“Ｈ”（または“１”）で、出力信号Ｕ−
Ｄが“Ｈ”（または“１”）のときは、出力信号ＣＴＲ
Ｌ−Ｐが“Ｌ”のときに分周値を１６に設定し、出力信
号ＣＴＲＬ−Ｐが“Ｈ”のときに分周値を１５に設定す
る。また、出力信号ＰＳが“Ｈ”（または“１”）で、
出力信号Ｕ−Ｄが“Ｌ”（または“０”）のときは、出
力信号ＣＴＲＬ−Ｐが“Ｌ”のときに分周値を１６に設
定し、出力信号ＣＴＲＬ−Ｐが“Ｈ”のときに分周値を
１７に設定する。なお、出力信号ＣＴＲＬ−Ｐは、出力
信号Ｗ１が“Ｈ”（または“１”）は、出力クロック信
号Ｃ−ＢＡＳの４周期に１回の割合で“Ｈ”（または
“１”）となり、出力信号Ｗ１が“Ｌ”（または
“０”）は、出力クロック信号Ｃ−ＢＡＳの８周期に１
回の割合で“Ｈ”（または“１”）となる。

【００３２】したがって、出力信号ＰＳが“Ｈ”（また
は“１”）で、出力信号Ｕ−Ｄが“Ｈ”（または
“１”）で、出力信号Ｗ１が“Ｈ”（または“１”）の
ときは、出力クロック信号Ｃ−ＢＡＳの４周期に１回の
割合で分周値が１６から１５に変わる。また、出力信号
ＰＳが“Ｈ”（または“１”）で、出力信号Ｕ−Ｄが
“Ｈ”（または“１”）で、出力信号Ｗ１が“Ｌ”（ま
たは“０”）のときは、出力クロック信号Ｃ−ＢＡＳの
８周期に１回の割合で分周値が１６から１５に変わる。
また、出力信号ＰＳが“Ｈ”（または“１”）で、出力
信号Ｕ−Ｄが“Ｌ”（または“０”）で、出力信号Ｗ１
が“Ｈ”（または“１”）のときは、出力クロック信号
Ｃ−ＢＡＳの４周期に１回の割合で分周値が１６から１
７に変わる。また、出力信号ＰＳが“Ｈ”（または
“１”）で、出力信号Ｕ−Ｄが“Ｌ”（または“０”）
で、出力信号Ｗ１が“Ｌ”（または“０”）のときは、
出力クロック信号Ｃ−ＢＡＳの８周期に１回の割合で分
周値が１６から１７に変わる。また、上記したとおり、
出力信号ＰＳが“Ｌ”（または“０”）のときは出力ク
ロック信号Ｃ−ＢＡＳの全周期にわたって分周値が１６
を維持する。

【００３３】３７０はプリセッタブルカウンタ３５０で
設定された分周値ＢＡＳ−Ｌで基準クロック信号Ｃ０−
ＢＡＳを分周して出力クロック信号Ｃ−ＢＡＳを発生す
るする５ビットのプリセッタブルカウンタで、図１の分
周カウンタ１７を構成している。３７１はプリセッタブ
ルカウンタ３７０のキャリー出力信号ＢＡＳ−ＴＣから
基準クロック信号Ｃ０−ＢＡＳに同期した信号ＢＡＳ−
ＰＣを作成するＤフリップフロップである。

【００３４】ここで、図３および図４のタイムチャート
を参照しながら、図２のデジタルＰＬＬ回路の動作を説
明する。まず、位相比較用ウィンドウの生成および位相
比較動作を図４のタイムチャートを参照して説明する。
参照クロック信号Ｃ−ＲＥＦを４５分周した信号を、同
期化するためにＤフリップフロップ３１１に通し、分周
信号ＲＥＦとする。そして、フリップフロップ３３０を
通した信号と分周信号ＲＥＦとをアンドゲート３３１に
通すことにより、分周信号ＲＥＦの立ち上がりを示す信
号ＲＥＦ−Ｐが生成される（図３の矢符（ａ）参照）。

【００３５】また、分周信号ＲＥＦが“Ｈ”の間バイナ
リカウンタ３３２を進めることにより、例えばＱ３，Ｑ
４に、ウィンドウ信号ＲＥＦ−Ｑ３，ＲＥＦ−Ｑ４が生
成される（図３の矢符（ｂ）参照）。同様にして、出力
クロック信号Ｃ−ＢＡＳに対しても、分周信号ＢＡＳ、
立ち上がり示す信号ＢＡＳ−Ｐ、ウィンドウ信号ＢＡＳ
−Ｑ３、ＢＡＳ−Ｑ４を生成する。

【００３６】また、分周信号ＢＡＳと分周信号ＲＥＦの
位相差を決定するため、立ち上がりを示す信号ＢＡＳ−
Ｐが“Ｈ”のときのウィンドウ信号ＲＥＦ−Ｑ３，ＲＥ
Ｆ−Ｑ４の状態をそれぞれラッチし、同様に立ち上がり
を示す信号ＲＥＦ−Ｐが“Ｈ”のときのウィンドウ信号
ＢＡＳ−Ｑ３，ＢＡＳ−Ｑ４の状態をそれぞれラッチ３
４０〜３４３で保持する。

【００３７】図３のタイムチャートでは、出力クロック
信号Ｃ−ＢＡＳの分周信号ＢＡＳが参照クロック信号Ｃ
−ＲＥＦの分周信号ＲＥＦより遅れている状態を示して
いるため、出力クロック信号Ｃ−ＢＡＳの分周信号ＢＡ
Ｓの立ち上がりを示す信号ＢＡＳ−Ｐが“Ｈ”のときに
は、対する参照クロック信号Ｃ−ＲＥＦの分周信号ＲＥ
Ｆ側のウィンドウ信号ＲＥＦ−Ｑ４が“Ｈ”になってお
り、ラッチ３４１の出力信号Ｐ−Ｂが“Ｈ”になる（図
３の矢符（ｃ）参照）。ウィンドウ信号ＲＥＦ−Ｑ４が
“Ｌ”になっており、ラッチ３４０の出力信号Ｐ−Ａが
“Ｌ”のままである。

【００３８】参照クロック信号Ｃ−ＲＥＦの分周信号Ｒ
ＥＦの立ち上がりを示す信号ＲＥＦ−Ｐが“Ｈ”のとき
には、対する出力クロック信号Ｃ−ＢＡＳの分周信号Ｂ
ＡＳ側のウィンドウ信号ＢＡＳ−Ｑ３，ＢＡＳＱ４は何
れも“Ｌ”のままである。したがって、ラッチ３４２，
３４３の出力信号Ｐ−Ｃ，Ｐ−Ｄはいずれも“Ｌ”のま
まである。

【００３９】このラッチ３４０〜３４３の出力信号Ｐ−
Ａ，Ｐ−Ｂ，Ｐ−Ｃ，Ｐ−Ｄを分周信号の周期で、つま
り信号ＲＥＦ−Ｐ，ＢＡＳ−Ｐに応答してデコードおよ
び保持することで、分周信号ＢＡＳ，ＲＥＦの位相差を
検出することができる。図２のデジタルＰＬＬ回路の位
相差決定デコード回路３４４の一例の真理値表を表１に
示す。

【００４０】

【表１】

【００４１】この表１に従ったデコードにより、位相差
決定デコード回路３４４の出力信号は、（ＰＳ，Ｕ−
Ｄ，Ｗ１）＝（Ｈ，Ｈ，Ｈ）または“１１１”が、例え
ば分周信号ＲＥＦの立ち上がりを示す信号ＲＥＦ−Ｐの
タイミングに同期して位相差決定デコード回路３４４か
ら出力される（図３の矢符（ｄ）参照）。また、出力ク
ロック信号Ｃ−ＢＡＳの分周信号ＢＡＳの位相の遅れが
図３よりも少ないと、出力クロック信号側の立ち上がり
を示す信号ＢＡＳ−Ｐのタイミングでのウィンドウ信号
はＲＥＦ−Ｑ３＝“Ｈ”となり、ＲＥＦ−Ｑ４＝“Ｌ”
となり、デコード結果は（ＰＳ，Ｕ−Ｄ，Ｗ１）＝
（Ｈ，Ｈ，Ｌ）となる。

【００４２】さらに、位相遅れが少なくなると、（Ｐ
Ｓ，Ｕ−Ｄ，Ｗ１）＝（Ｌ，Ｌ，Ｌ）となる。逆に、出
力クロックの位相が進むと、デコード結果は（ＰＳ，Ｕ
−Ｄ，Ｗ１）＝（Ｌ，Ｌ，Ｌ），（Ｈ，Ｌ，Ｌ），
（Ｈ，Ｌ，Ｈ）のようになる。つぎに、出力クロック周
期決定の動作を図４のタイムチャートを参照して説明す
る。

【００４３】動作の説明に先立って、分周値変更周期生
成回路および分周値設定回路について再度簡単に説明す
る。出力クロックの周期を決める分周カウンタ１７の一
例として、５ビットのプリセッタブル・カウンタ３７０
を使い、このプリセッタブル・カウンタ３７０で基準ク
ロックを１５個，１６個，１７個のいずれかのカウント
を行う例を示した。分周値を決める回路の一例として、
ラッチ３６０，アンドゲート３６１，３６２，３６３，
オアゲート３６４からなるデコード回路とラッチ回路３
６５の組み合わせを示す。分周値変更の周期を決める回
路の一例として、３ビットのプリセッタブル・カウンタ
３５０を使った分周値変更周期生成回路１５を示す。変
更周期生成回路３５０は、出力クロックに同期して発生
する信号ＢＡＳ−ＰＣを、先の位相比較回路（ラッチ３
４０〜３４３）で検出した位相差の大きさを示す出力信
号Ｗ１によって決まる値にしたがってカウントし、周期
を決める。その周期信号は信号ＣＴＲＬ−Ｐとして出力
される。

【００４４】ここの例では、位相差決定デコード回路３
４４の出力として、位相差の大きさを示す出力信号Ｗ１
があり、図４ではＷ１＝“Ｈ”が入力されている。した
がって、分周値変更周期生成用のプリセッタブルカウン
タ３５０のプリセット値として、“１００”が入力され
ることになる（図４の矢符（ｅ）参照）。よって、ラッ
チ３７１から出力される信号ＢＡＳ−ＰＣを４カウント
する周期で信号ＣＴＲＬ−Ｐが出力される（図４の矢符
（ｆ）参照）。信号ＢＡＳ−ＰＣは、信号ＢＡＳ−ＴＣ
を基準クロックＣ０−ＢＡＳの１個分シフトしたもので
ある。

【００４５】先に述べたように、位相差が大きくなる
と、Ｗ１＝“Ｈ”となり、位相差が小さくなると、Ｗ１
＝“Ｌ”となる。Ｗ１＝“Ｈ”ときは、ＣＴＲＬ−Ｐ信
号の周期は４になり、Ｗ１＝“Ｌ”ときは、プリセッタ
ブルカウンタ３５０のプリセット値として、“０００”
が入力されるので、信号ＣＴＲＬ−Ｐの周期は８にな
る。信号ＩＮＴ−Ｑはプリセッタブルカウンタ３５０の
カウント値を示している。

【００４６】分周値設定回路１６であるラッチ３６０，
アンドゲート３６１，３６２，３６３，オアゲート３６
４からなるデコード回路とラッチ回路３６５の組み合わ
せの回路は、先の信号ＣＴＲＬ−Ｐと位相差決定デコー
ド回路３４４の出力信号Ｕ−Ｄ、ＰＳからデコードし、
分周値（１５，１６，１７のいずれか）を決める（図４
の矢符（ｇ）参照）。なお、ＢＡＳ−ＬＤはラッチ３６
５の入力であり、ＢＡＳ−Ｌはプリセッタブルカウンタ
３７０のプリセット入力である。

【００４７】そして、信号ＣＴＲＬ−Ｐが“Ｈ”になっ
た次の周期のみ出力クロック信号Ｃ−ＢＡＳの周期を決
めるプリセッタブルカウンタ３７０へ“１０００１”が
プリセットされ、出力クロック信号Ｃ−ＢＡＳの周期は
通常より短い「１５」になる。これで、出力クロック信
号Ｃ−ＢＡＳの分周信号ＢＡＳの位相が早くなり、参照
クロック信号Ｃ−ＲＥＦの分周信号ＲＥＦとの遅れ位相
が少なくなる。

【００４８】その他の周期では、つまり信号ＣＴＲＬ−
Ｐが“Ｌ”のときは、プリセッタブルカウンタ３７０へ
“１００００”がプリセットされ、出力クロック信号Ｃ
−ＢＡＳの周期は通常の「１６」になる（図４の矢符
（ｉ）参照）。逆に、出力クロック信号Ｃ−ＢＡＳの分
周信号ＢＡＳが参照クロック信号Ｃ−ＲＥＦの分周信号
ＲＥＦよりも位相が早い場合、位相差決定デコード回路
３４４からの出力信号は、（ＰＳ，Ｕ−Ｄ，Ｗ１）＝
（Ｈ，Ｌ，Ｌ）または（Ｈ，Ｌ，Ｈ）になり、プリセッ
タブルカウンタ３７０へのプリセット値は“０１１１
１”となり、出力クロック信号Ｃ−ＢＡＳの周期は「１
７」と長くなる。なお、周期「１７」になるのが、４回
に１回あるは８回に１回であるのは、上記と同様であ
る。

【００４９】また、両分周信号ＢＡＳ，ＲＥＦの位相が
ほとんど同じ場合には、位相差決定デコード回路３４４
からの出力信号は、（ＰＳ，Ｕ−Ｄ，Ｗ１）＝（Ｌ，
Ｌ，Ｌ）となり、常にプリセッタブルカウンタ３７０へ
のプリセット値は“１００００になるため、出力クロッ
クの周期は「１６」で一定になる。以上より、位相差が
大きい場合は、出力クロックの周期を「１５」または
「１７」にするタイミングを４回に１回の割合で変更
し、位相差が少ない場合には、８回に１回の割合で変更
することになる。

【００５０】出力クロック信号Ｃ−ＢＡＳの周期変動
は、１５，１６，１７のみであって少ないが、位相差が
大きい場合は周期変更周期を短くして周期変更の割合を
多くするので、同期引き込みを早くすることができる。
この実施例によれば、出力クロック分周回路１２の出力
信号の位相が参照クロック分周回路１１の出力信号の位
相とほぼ一致しているときに分周カウンタ１７の分周値
を継続的に定常値とすることにより、出力クロック信号
の周期を定常周期に保って位相が変化しないようにし、
出力クロック分周回路１２の出力信号の位相が参照クロ
ック分周回路１１の出力信号の位相に対して遅れている
ときに分周カウンタ１７の分周値を所定の分周値変更周
期で定常値から定常値より一定微少量減少した値へ変更
することにより、出力クロック信号の周期を間欠的に定
常周期より短くして出力クロック分周回路１２の出力信
号の位相の遅れを少なくし、逆に出力クロック分周回路
１２の出力信号の位相が参照クロック分周回路１１の出
力信号の位相に対して進んでいるときに分周カウンタ１
７の分周値を所定の分周値変更周期で定常値から定常値
より一定微少量増加した値へ変更することにより、出力
クロック信号の周期を間欠的に定常周期より長くして出
力クロック分周回路１２の出力信号の位相の進みを少な
くし、かつ、出力クロック分周回路１２の出力信号と参
照クロック分周回路１１の出力信号との位相差の絶対値
が大きいときに分周値変更周期を短くして出力クロック
分周回路１２の出力信号の位相が参照クロック分周回路
１１の出力信号の位相に近づく速度を大きくし、出力ク
ロック分周回路１２の出力信号と参照クロック分周回路
１１の出力信号との位相差の絶対値が小さいときに分周
値変更周期を長くして出力クロック分周回路１２の出力
信号の位相が参照クロック分周回路１１の出力信号の位
相に近づく速度を小さくすることにより、ジッタの少な
い出力クロック信号が得られ、伝送装置の同期性能など
を向上させることができる。

【００５１】なお、この実施例では、位相差が大きいと
きには４回に１回分周値を変化させ、位相差が小さいと
きには８回に１回分周値を変化させるようにしたが、分
周値を変化させる周期は上記に限らない。例えば位相差
が大きいときには２回に１回分周値を変化させ、位相差
が小さいときには４回に１回分周値を変化させるように
してもよく、また、位相差が大きいときには全回分周値
を変化させ、位相差が小さいときには２回に１回分周値
を変化させるようにしてもよい。

【００５２】

【発明の効果】この発明のデジタルＰＬＬ回路によれ
ば、出力クロック分周回路の出力信号の位相が参照クロ
ック分周回路の出力信号の位相とほぼ一致しているとき
に分周カウンタの分周値を継続的に定常値とすることに
より、出力クロック信号の周期を定常周期に保って位相
が変化しないようにし、出力クロック分周回路の出力信
号の位相が参照クロック分周回路の出力信号の位相に対
して遅れているときに分周カウンタの分周値を所定の分
周値変更周期で定常値から定常値より一定微少量減少し
た値へ変更することにより、出力クロック信号の周期を
間欠的に定常周期より短くして出力クロック分周回路の
出力信号の位相の遅れを少なくし、逆に出力クロック分
周回路の出力信号の位相が参照クロック分周回路の出力
信号の位相に対して進んでいるときに分周カウンタの分
周値を所定の分周値変更周期で定常値から定常値より一
定微少量増加した値へ変更することにより、出力クロッ
ク信号の周期を間欠的に定常周期より長くして出力クロ
ック分周回路の出力信号の位相の進みを少なくし、か
つ、出力クロック分周回路の出力信号と参照クロック分
周回路の出力信号との位相差の絶対値が大きいときに分
周値変更周期を短くして出力クロック分周回路の出力信
号の位相が参照クロック分周回路の出力信号の位相に近
づく速度を大きくし、出力クロック分周回路の出力信号
と参照クロック分周回路の出力信号との位相差の絶対値
が小さいときに分周値変更周期を長くして出力クロック
分周回路の出力信号の位相が参照クロック分周回路の出
力信号の位相に近づく速度を小さくすることにより、ジ
ッタの少ない出力クロック信号が得られ、伝送装置の同
期性能などを向上させることができる。

【図面の簡単な説明】

【図１】この発明の一実施例のデジタルＰＬＬ回路の構
成を示すブロック図である。

【図２】図１のデジタルＰＬＬ回路の具体的な回路構成
を示す回路図である。

【図３】図２のデジタルＰＬＬ回路において位相比較用
ウィンドウ生成および位相比較動作を説明するタイムチ
ャートである。

【図４】図２のデジタルＰＬＬ回路において出力クロッ
ク周期設定の様子を示すタイムチャートである。

【図５】従来のデジタルＰＬＬ回路の一例の構成を示す
ブロック図である。

【符号の説明】

１１参照クロック用分周回路１２出力クロック用分周回路１３位相比較用ウィンドウ生成回路１４位相比較回路１５分周値変更周期生成回路１６分周値設定回路１７分周カウンタ３１０４５分周回路３１１Ｄフリップフロップ３２０６７分周回路３２１Ｄフリップフロップ３３０Ｄフリップフロップ３３１アンドゲート３３２バイナリカウンタ３３５Ｄフリップフロップ３３６アンドゲート３３７バイナリカウンタ３４０ラッチ３４１ラッチ３４２ラッチ３４３ラッチ３４４位相差決定デコード回路３５０プリセッタブルカウンタ３６０ラッチ３６１アンドゲート３６２アンドゲート３６３アンドゲート３６４オアゲート３６５ラッチ３７０プリセッタブルカウンタ３７１ラッチ

Claims

【特許請求の範囲】

【請求項１】基準クロック信号を分周して出力クロッ
ク信号を作成する分周カウンタと、外部から供給される参照クロック信号を分周する参照ク
ロック分周回路と、前記出力クロック信号を分周する出力クロック分周回路
と、前記参照クロック分周回路の出力信号と前記出力クロッ
ク分周回路の出力信号との位相差を検出する位相比較回
路と、前記位相比較回路で位相比較を行わせるためのウィンド
ウを生成する位相比較用ウィンドウ生成回路と、前記分周カウンタに定常値、前記定常値より一定微少量
減少した値および前記定常値より一定微少量増加した値
のいずれかを選択的に分周値として設定する分周値設定
回路と、前記分周値設定回路が前記分周カウンタに設定する分周
値を前記定常値から前記定常値より一定微少量減少した
値および前記定常値より一定微少量増加した値のいずれ
かに変更する分周値変更周期を生成する分周値変更周期
生成回路とを備え、前記分周値設定回路は、前記位相比較回路の位相比較結
果に基づき、前記出力クロック分周回路の出力信号の位
相が前記参照クロック分周回路の出力信号の位相とほぼ
一致しているときに前記分周カウンタの分周値を継続的
に前記定常値とし、前記出力クロック分周回路の出力信
号の位相が前記参照クロック分周回路の出力信号の位相
に対して遅れているときに前記分周カウンタの分周値を
所定の分周値変更周期で前記定常値から前記定常値より
一定微少量減少した値へ変更し、前記出力クロック分周
回路の出力信号の位相が前記参照クロック分周回路の出
力信号の位相に対して進んでいるときは前記分周カウン
タの分周値を所定の分周値変更周期で前記定常値から前
記定常値より一定微少量増加した値へ変更するように
し、前記分周値変更周期生成回路は、前記位相比較回路の位
相比較結果に基づき、前記出力クロック分周回路の出力
信号と前記参照クロック分周回路の出力信号との位相差
の絶対値が大きいときに前記分周値変更周期を短くし、
前記出力クロック分周回路の出力信号と前記参照クロッ
ク分周回路の出力信号との位相差の絶対値が小さいとき
に前記分周値変更周期を長くするようにしたことを特徴
とするデジタルＰＬＬ回路。