JPH0430722B2 - - Google Patents
Info
- Publication number
- JPH0430722B2 JPH0430722B2 JP59107339A JP10733984A JPH0430722B2 JP H0430722 B2 JPH0430722 B2 JP H0430722B2 JP 59107339 A JP59107339 A JP 59107339A JP 10733984 A JP10733984 A JP 10733984A JP H0430722 B2 JPH0430722 B2 JP H0430722B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- electrode
- voltage
- electrodes
- semiconductor ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Thermistors And Varistors (AREA)
Description
〔産業上の利用分野〕
この発明は電圧非直線抵抗素子の製造方法に関
し、特にたとえばチタン酸ストロンチウム系を主
体とした半導体セラミツク体を含むバリスタのよ
うな電圧非直線抵抗素子の製造方法に関する。 〔従来技術〕 従来より電圧非直線抵抗特性を有する半導体セ
ラミツク体を利用してバリスタを構成することが
よく知られている。この種の半導体セラミツクと
しては、特性のばらつきが少なく量産性に優れて
いるという利点のために、チタン酸ストロンチウ
ム（SrTiO4）系のものが多用されている。 第１図はこの発明の背景となるチタン酸ストロ
ンチウム系を主体とした半導体セラミツクを用い
たチツプ形バリスタの一例を示す図である。セラ
ミツク体BKは、たとえばチタン酸ストロンチウ
ムを主体とした半導体セラミツクを酸化性雰囲気
で熱処理して結晶粒界を高抵抗化したもの、或い
はチタン酸ストロンチウムを主体とする半導体セ
ラミツクに金属酸化物を付与し、そののち熱処理
して拡散し、結晶粒界を高抵抗化したものからな
る。セラミツク体BKの対向する端面には、１対
の電極EL１およびEL２が形成される。これら電
極EL１およびEL２は、たとえば、銀、亜鉛或い
は銅などの電極ペーストを印刷塗布し、それを焼
き付けることによつて形成される。 〔発明が解決しようとする課題〕 このようなバリスタにおいて、Ｖ−Ｉ特性を評
価してみると特性のばらつきが大きく、また電極
EL１およびEL２にリード線をはんだ付した後、
再び測定するとしきい値電圧V1mAが約−10〜30
％変化していた。これらの原因は、セラミツク体
BKに電極EL１およびEL２を印刷した焼き付け
る際に、第２図に示すように、セラミツク体BK
と電極EL１およびEL２との界面にバリアvr１お
よびVr２がそれぞれ生じたためである。これら
バリアvr１およびvr２は、セラミツク体BKによ
つて形成されるバリスタVRと同じく電圧非直線
性を示すが、その非直線係数は、そのセラミツク
体の有する特性に比較して劣つている。このた
め、このような半導体セラミツク体に電極EL１
およびEL２を形成した場合、全体としての非直
線係数は小さくなる。また、そればかりでなく、
このようなバリアvr１およびvr２は熱的、電気的
衝撃等によつて壊れ易いものであるため、全体と
してのバリスタ特性のばらつきが大きく、しかも
しきい値電圧がリード線を取り付ける加工の前後
にわたつて大きく変化してしまう。このほか、溶
射法、真空蒸着法、スパツタリング法、無電解メ
ツキ法などによつて非オーム性の電極を形成した
場合にも同様なことが起こる。さらに内部電極を
構成する溶融金属を半導体セラミツク体に注入
し、固化した積層型バリスタについてもしかりで
ある。 上述のようなバリアvr１およびvr２の影響を避
けるために、半導体セラミツク体との界面でバリ
アを生じない、いわゆるオーム性電圧を形成する
ことが考えられる（特開昭57−2073195号公報参
照）。このようなオーム性電極は、たとえばアル
ミニウム（Al）、銅（Cu）、ニツケル（Ni）、亜
鉛（Zn）、すず（Sn）等によつて形成される。焼
付、金属溶射、真空蒸着、めつき等を用いてこの
ようなオーム性電極を形成することによつて、サ
ージ耐圧を改善することができるが、上述のよう
な電極材料ははんだ付し難く、しかも吸湿によつ
てその特性がばらつくなど、耐湿性がよくないと
いう欠点がある。 そのため、オーム性電極の上にはんだ付性や耐
湿性にすぐれた銀電極を形成することも試みられ
ているが、この方法では、高価になるばかりでな
く、加工性もよくないなどの問題点がある。すな
わち、オーム性電極の上に銀電極を形成する２層
構造の場合、オーム性電極層と銀電極層との位置
ずれを生じないように、正確に形成しなければな
らない。これは、もし２つの層に位置的なずれが
生じると特性のばらつきを一層助長することにな
るからである。したがつて、従来の構造のオーム
性電極では、精度よく加工するための工程が煩雑
になるという別の問題点もある。 それゆえに、この発明の目的は、より簡単かつ
安価にして、たとえばリード線のはんだ付け等の
加工の前後における変化を少なくし得る、電圧非
直線抵抗素子の製造方法を提供することである。 〔課題を解決するための手段〕 この発明は、簡単にいえば、(a)チタン酸ストロ
ンチウム系を主体とした電圧非直線抵抗特性を有
する半導体セラミツク体を準備するステツプ、(b)
半導体セラミツク体に電極を付与するステツプ、
および(c)電極に所定のパルス電圧を印加して電圧
と半導体セラミツク体との間に形成されたバリア
を電気的に破壊するステツプを含む、電圧非直線
抵抗素子の製造方法である。 〔作用〕 たとえば、電極と半導体セラミツク体との間に
形成されたバリアを破壊するに十分でかつ半導体
セラミツク体の電圧非直線抵抗特性は破壊しない
程度の電流密度を有するパルス電圧を電極に印加
すると、そのバリアが破壊される。したがつて、
その後電極にリード線をはんだ付けしても、バリ
アに起因してＶ−Ｉ特性がばらつくことがない。 〔発明の効果〕 この発明によれば、電極を形成する際に半導体
セラミツク体とその電極との間に形成されるバリ
アをパルス電圧を印加することによつて電気的に
強制的に破壊するようにしたので、得られた電圧
非直線抵抗素子は、たとえばその後リード線をは
んだ付によつて取り付けるなどの加工が施されて
も、安定な特性を維持することができる。 この発明の上述の目的およびその他の目的と特
徴は図面を参照して行なう以下の詳細な説明から
一層明らかとなろう。 〔実施例〕 第１図と同じような半導体セラミツク体BKを
準備する。このセラミツク体BKはチタン酸スト
ロンチウム系を主体とした電圧非直線抵抗特性を
有する半導体セラミツク体である。このような半
導体セラミツクは次のような方法によつて得られ
る。たとえばマンガン等を拡散したとえば1100〜
1200℃の空気中で酸化することによつてチタン酸
ストロンチウムの結晶粒界に酸化マンガン等の酸
化物を付着させたり、或いは単に酸化性雰囲気中
の熱処理による酸化によつて結晶粒界を高抵抗化
したものなどがある。そして、そのセラミツク体
BKに銀、銅或いは亜鉛などの電極ペーストを印
刷し焼き付けて焼付電極EL１およびEL２（第１
図）を形成する。その後、たとえば０からピーク
値までの半値幅（第３図）が0.1〜100μsecで、か
つ電流密度が１〜100A／cm2のパルス電圧を、電
極EL１およびEL２間に、正負両方向に１ないし
複数回印加する。このときの電流密度は、バリア
vr１およびvr２（第２図）を破壊できるに充分な
密度であつてバルクBKそれ自体を破壊しない大
きさに選ばれる。本件発明者等が実験したところ
によれば、或る材料およびサイズでは、たとえば
電流密度が1A／cm2以下ではバリアを破壊できず、
また100A／cm2以上ではチツプないしバルクその
ものの固有の電圧非直線抵抗特性が失われてしま
つた。 その後電極EL１およびEL２にリード線をはん
だ付する。このようにして、電圧非直線抵抗素子
たとえばバリスタが完成される。 なお、電極EL１，EL２は焼付のほか、溶射
法、真空蒸着法、スパツタリング法、無電解メツ
キ法で形成されたものでもよい。要はセラミツク
体BKと電極EL１，EL２の間にバリアvr１，vr
２が形成されるようなバリスタにこの発明方法が
適用される。 実施例 １ 酸化性雰囲気、この例では空気中での熱処理に
より結晶粒界を高抵抗化したチタン酸ストロンチ
ウムを主とする半導体セラミツク体を20個準備し
てそれらのセラミツク体の表面に、銀を主とする
ペーストを塗布して700〜900℃で焼付電極を形成
した。このうち半数をそのまま、そして残りの半
数に半値幅10μsecでかつ電流密度が50A／cm2の三
角波のパルス電圧を正負両方向各５回印加して、
それぞれＶ−Ｉ特性を測定した。さらに、これら
の電極に、それぞれ、はんだ付によりリード線を
取り付け、その後再びＶ−Ｉ特性を測定した。そ
の結果が表１および表２にそれぞれ示される。表
１および表２のV1mA、αは各Ｖ−Ｉ特性から求
められたものである。表１はパルスを印加しなか
つたものの結果であり、表２はパルスを印加した
ものの結果である。なお、以下の表において、
「加工前」とは電極にリード線をはんだ付する前
の状態ををいい、「加工後」はリード線をはんだ
付した後の状態をいう。そして、とは平均値を
意味し、σはばらつきを示す。さらに、V1mAは
電流を1mAとしたときのしきい値電圧であり、
αは非直線係数である。
し、特にたとえばチタン酸ストロンチウム系を主
体とした半導体セラミツク体を含むバリスタのよ
うな電圧非直線抵抗素子の製造方法に関する。 〔従来技術〕 従来より電圧非直線抵抗特性を有する半導体セ
ラミツク体を利用してバリスタを構成することが
よく知られている。この種の半導体セラミツクと
しては、特性のばらつきが少なく量産性に優れて
いるという利点のために、チタン酸ストロンチウ
ム（SrTiO4）系のものが多用されている。 第１図はこの発明の背景となるチタン酸ストロ
ンチウム系を主体とした半導体セラミツクを用い
たチツプ形バリスタの一例を示す図である。セラ
ミツク体BKは、たとえばチタン酸ストロンチウ
ムを主体とした半導体セラミツクを酸化性雰囲気
で熱処理して結晶粒界を高抵抗化したもの、或い
はチタン酸ストロンチウムを主体とする半導体セ
ラミツクに金属酸化物を付与し、そののち熱処理
して拡散し、結晶粒界を高抵抗化したものからな
る。セラミツク体BKの対向する端面には、１対
の電極EL１およびEL２が形成される。これら電
極EL１およびEL２は、たとえば、銀、亜鉛或い
は銅などの電極ペーストを印刷塗布し、それを焼
き付けることによつて形成される。 〔発明が解決しようとする課題〕 このようなバリスタにおいて、Ｖ−Ｉ特性を評
価してみると特性のばらつきが大きく、また電極
EL１およびEL２にリード線をはんだ付した後、
再び測定するとしきい値電圧V1mAが約−10〜30
％変化していた。これらの原因は、セラミツク体
BKに電極EL１およびEL２を印刷した焼き付け
る際に、第２図に示すように、セラミツク体BK
と電極EL１およびEL２との界面にバリアvr１お
よびVr２がそれぞれ生じたためである。これら
バリアvr１およびvr２は、セラミツク体BKによ
つて形成されるバリスタVRと同じく電圧非直線
性を示すが、その非直線係数は、そのセラミツク
体の有する特性に比較して劣つている。このた
め、このような半導体セラミツク体に電極EL１
およびEL２を形成した場合、全体としての非直
線係数は小さくなる。また、そればかりでなく、
このようなバリアvr１およびvr２は熱的、電気的
衝撃等によつて壊れ易いものであるため、全体と
してのバリスタ特性のばらつきが大きく、しかも
しきい値電圧がリード線を取り付ける加工の前後
にわたつて大きく変化してしまう。このほか、溶
射法、真空蒸着法、スパツタリング法、無電解メ
ツキ法などによつて非オーム性の電極を形成した
場合にも同様なことが起こる。さらに内部電極を
構成する溶融金属を半導体セラミツク体に注入
し、固化した積層型バリスタについてもしかりで
ある。 上述のようなバリアvr１およびvr２の影響を避
けるために、半導体セラミツク体との界面でバリ
アを生じない、いわゆるオーム性電圧を形成する
ことが考えられる（特開昭57−2073195号公報参
照）。このようなオーム性電極は、たとえばアル
ミニウム（Al）、銅（Cu）、ニツケル（Ni）、亜
鉛（Zn）、すず（Sn）等によつて形成される。焼
付、金属溶射、真空蒸着、めつき等を用いてこの
ようなオーム性電極を形成することによつて、サ
ージ耐圧を改善することができるが、上述のよう
な電極材料ははんだ付し難く、しかも吸湿によつ
てその特性がばらつくなど、耐湿性がよくないと
いう欠点がある。 そのため、オーム性電極の上にはんだ付性や耐
湿性にすぐれた銀電極を形成することも試みられ
ているが、この方法では、高価になるばかりでな
く、加工性もよくないなどの問題点がある。すな
わち、オーム性電極の上に銀電極を形成する２層
構造の場合、オーム性電極層と銀電極層との位置
ずれを生じないように、正確に形成しなければな
らない。これは、もし２つの層に位置的なずれが
生じると特性のばらつきを一層助長することにな
るからである。したがつて、従来の構造のオーム
性電極では、精度よく加工するための工程が煩雑
になるという別の問題点もある。 それゆえに、この発明の目的は、より簡単かつ
安価にして、たとえばリード線のはんだ付け等の
加工の前後における変化を少なくし得る、電圧非
直線抵抗素子の製造方法を提供することである。 〔課題を解決するための手段〕 この発明は、簡単にいえば、(a)チタン酸ストロ
ンチウム系を主体とした電圧非直線抵抗特性を有
する半導体セラミツク体を準備するステツプ、(b)
半導体セラミツク体に電極を付与するステツプ、
および(c)電極に所定のパルス電圧を印加して電圧
と半導体セラミツク体との間に形成されたバリア
を電気的に破壊するステツプを含む、電圧非直線
抵抗素子の製造方法である。 〔作用〕 たとえば、電極と半導体セラミツク体との間に
形成されたバリアを破壊するに十分でかつ半導体
セラミツク体の電圧非直線抵抗特性は破壊しない
程度の電流密度を有するパルス電圧を電極に印加
すると、そのバリアが破壊される。したがつて、
その後電極にリード線をはんだ付けしても、バリ
アに起因してＶ−Ｉ特性がばらつくことがない。 〔発明の効果〕 この発明によれば、電極を形成する際に半導体
セラミツク体とその電極との間に形成されるバリ
アをパルス電圧を印加することによつて電気的に
強制的に破壊するようにしたので、得られた電圧
非直線抵抗素子は、たとえばその後リード線をは
んだ付によつて取り付けるなどの加工が施されて
も、安定な特性を維持することができる。 この発明の上述の目的およびその他の目的と特
徴は図面を参照して行なう以下の詳細な説明から
一層明らかとなろう。 〔実施例〕 第１図と同じような半導体セラミツク体BKを
準備する。このセラミツク体BKはチタン酸スト
ロンチウム系を主体とした電圧非直線抵抗特性を
有する半導体セラミツク体である。このような半
導体セラミツクは次のような方法によつて得られ
る。たとえばマンガン等を拡散したとえば1100〜
1200℃の空気中で酸化することによつてチタン酸
ストロンチウムの結晶粒界に酸化マンガン等の酸
化物を付着させたり、或いは単に酸化性雰囲気中
の熱処理による酸化によつて結晶粒界を高抵抗化
したものなどがある。そして、そのセラミツク体
BKに銀、銅或いは亜鉛などの電極ペーストを印
刷し焼き付けて焼付電極EL１およびEL２（第１
図）を形成する。その後、たとえば０からピーク
値までの半値幅（第３図）が0.1〜100μsecで、か
つ電流密度が１〜100A／cm2のパルス電圧を、電
極EL１およびEL２間に、正負両方向に１ないし
複数回印加する。このときの電流密度は、バリア
vr１およびvr２（第２図）を破壊できるに充分な
密度であつてバルクBKそれ自体を破壊しない大
きさに選ばれる。本件発明者等が実験したところ
によれば、或る材料およびサイズでは、たとえば
電流密度が1A／cm2以下ではバリアを破壊できず、
また100A／cm2以上ではチツプないしバルクその
ものの固有の電圧非直線抵抗特性が失われてしま
つた。 その後電極EL１およびEL２にリード線をはん
だ付する。このようにして、電圧非直線抵抗素子
たとえばバリスタが完成される。 なお、電極EL１，EL２は焼付のほか、溶射
法、真空蒸着法、スパツタリング法、無電解メツ
キ法で形成されたものでもよい。要はセラミツク
体BKと電極EL１，EL２の間にバリアvr１，vr
２が形成されるようなバリスタにこの発明方法が
適用される。 実施例 １ 酸化性雰囲気、この例では空気中での熱処理に
より結晶粒界を高抵抗化したチタン酸ストロンチ
ウムを主とする半導体セラミツク体を20個準備し
てそれらのセラミツク体の表面に、銀を主とする
ペーストを塗布して700〜900℃で焼付電極を形成
した。このうち半数をそのまま、そして残りの半
数に半値幅10μsecでかつ電流密度が50A／cm2の三
角波のパルス電圧を正負両方向各５回印加して、
それぞれＶ−Ｉ特性を測定した。さらに、これら
の電極に、それぞれ、はんだ付によりリード線を
取り付け、その後再びＶ−Ｉ特性を測定した。そ
の結果が表１および表２にそれぞれ示される。表
１および表２のV1mA、αは各Ｖ−Ｉ特性から求
められたものである。表１はパルスを印加しなか
つたものの結果であり、表２はパルスを印加した
ものの結果である。なお、以下の表において、
「加工前」とは電極にリード線をはんだ付する前
の状態ををいい、「加工後」はリード線をはんだ
付した後の状態をいう。そして、とは平均値を
意味し、σはばらつきを示す。さらに、V1mAは
電流を1mAとしたときのしきい値電圧であり、
αは非直線係数である。
【表】
【表】
この表１および表２から明らかなように、パル
スを印加してバリアvr１およびvr２（第２図）を
強制的に破壊させることによつて、加工前後での
しきい値電圧や非直線係数の変化率を大幅に小さ
くすることができ、ばらつきの小さい安定した特
性の電圧非直線抵抗素子（たとえばバリスタ）を
得ることができる。 実施例 ２ 実施例１と同様にして作成した10個の素子（半
導体セラミツク体に電極を焼付たもの）に、半値
幅が50μsecで、電流密度が10A／cm2の矩形波を正
負両方向にそれぞれ103回印加しそのＶ−Ｉ特性
を測定した。さらに、焼付電極にはんだ付によつ
てリード線を取り付けた後、そのＶ−Ｉ特性を再
度測定した。そして各Ｖ−Ｉ特性からV1mA，α
を求め、その結果を表３に示した
スを印加してバリアvr１およびvr２（第２図）を
強制的に破壊させることによつて、加工前後での
しきい値電圧や非直線係数の変化率を大幅に小さ
くすることができ、ばらつきの小さい安定した特
性の電圧非直線抵抗素子（たとえばバリスタ）を
得ることができる。 実施例 ２ 実施例１と同様にして作成した10個の素子（半
導体セラミツク体に電極を焼付たもの）に、半値
幅が50μsecで、電流密度が10A／cm2の矩形波を正
負両方向にそれぞれ103回印加しそのＶ−Ｉ特性
を測定した。さらに、焼付電極にはんだ付によつ
てリード線を取り付けた後、そのＶ−Ｉ特性を再
度測定した。そして各Ｖ−Ｉ特性からV1mA，α
を求め、その結果を表３に示した
【表】
この表３から、矩形波のパルス電圧を103回印
加しても、電極とバルクとの間のバリアが破壊さ
れ、しきい値電圧や非直線係数のばらつきが少な
くなることがわかる。 実施例 ３ 表面に付与した金属酸化物を熱処理して拡散す
ることにより結晶粒界を高抵抗化したチタン酸ス
トロンチウムを主とする半導体セラミツク体を20
個準備してそれらの表面に銀を主とするペースト
を印刷し、700〜900℃で焼き付けて電極を形成す
る。そのうち半数について半値幅が10μsecで、電
流密度が50A／cm2の三角波のパルス電圧を正負両
方向にそれぞれ５回ずつ印加する。そして、それ
らの素子についてまず、Ｖ−Ｉ特性を測定する。
ついで、それらの素子にはんだ付によつてリード
線を取り付け、その後再びＶ−Ｉ特性を測定し
た。そして各Ｖ−Ｉ特性からV1mA，αを求め、
その結果を表４および表５に示した。表４がパル
スを印加しない場合を、表５がパルスを印加した
場合を、それぞれ示す。
加しても、電極とバルクとの間のバリアが破壊さ
れ、しきい値電圧や非直線係数のばらつきが少な
くなることがわかる。 実施例 ３ 表面に付与した金属酸化物を熱処理して拡散す
ることにより結晶粒界を高抵抗化したチタン酸ス
トロンチウムを主とする半導体セラミツク体を20
個準備してそれらの表面に銀を主とするペースト
を印刷し、700〜900℃で焼き付けて電極を形成す
る。そのうち半数について半値幅が10μsecで、電
流密度が50A／cm2の三角波のパルス電圧を正負両
方向にそれぞれ５回ずつ印加する。そして、それ
らの素子についてまず、Ｖ−Ｉ特性を測定する。
ついで、それらの素子にはんだ付によつてリード
線を取り付け、その後再びＶ−Ｉ特性を測定し
た。そして各Ｖ−Ｉ特性からV1mA，αを求め、
その結果を表４および表５に示した。表４がパル
スを印加しない場合を、表５がパルスを印加した
場合を、それぞれ示す。
【表】
【表】
実施例 ４
実施例３と同様に作成した10個の素子（半導体
セラミツク体に焼付電極を形成したもの）に、半
値幅が50μsecで、電流密度が10A／cm2の矩形波を
正負両方向それぞれ103回印加してＶ−Ｉ特性を
測定する。そして、電極にリード線を取り付ける
加工をした後、Ｖ−Ｉ特性を測定する。そして各
Ｖ−Ｉ特性からV1mA，αを求め、その結果を表
６に示した。
セラミツク体に焼付電極を形成したもの）に、半
値幅が50μsecで、電流密度が10A／cm2の矩形波を
正負両方向それぞれ103回印加してＶ−Ｉ特性を
測定する。そして、電極にリード線を取り付ける
加工をした後、Ｖ−Ｉ特性を測定する。そして各
Ｖ−Ｉ特性からV1mA，αを求め、その結果を表
６に示した。
【表】
この表６から、矩形波のパルス電圧を印加して
も、電極とバルクとの間のバリアが破壊され、し
きい値電圧や非直線係数のばらつきが少なくなる
ことがわかる。 実施例 ５ 表面に付与した金属酸化物を熱処理して拡散す
ることにより結晶粒界を高抵抗化したチタン酸ス
トロンチウムを主とする半導体セラミツク体を40
個準備してそれらのうち20個のセラミツク体の表
面に銅のペーストを、また残り20個のセラミツク
体の表面には亜鉛のペーストを印刷し、それぞれ
600〜800℃で焼付けて電極を形成する。このうち
半数はそのまま、残りの半数には半値幅10μsecで
電流密度50A／cm2の三角波パルスを正負両方向に
それぞれ５回ずつ印加して、それぞれＶ−Ｉ特性
を測定する。つぎに、パルスを印加したものとし
ないものの両方についてはんだ付によつてリード
線を取り付け、再びＶ−Ｉ特性を測定した。そし
て各Ｖ−Ｉ特性からV1mA，αを求め、その結果
を表７および表８に示した。表７がパルスを印加
しない場合を、表８がパルスを印加した場合を、
それぞれ示す。
も、電極とバルクとの間のバリアが破壊され、し
きい値電圧や非直線係数のばらつきが少なくなる
ことがわかる。 実施例 ５ 表面に付与した金属酸化物を熱処理して拡散す
ることにより結晶粒界を高抵抗化したチタン酸ス
トロンチウムを主とする半導体セラミツク体を40
個準備してそれらのうち20個のセラミツク体の表
面に銅のペーストを、また残り20個のセラミツク
体の表面には亜鉛のペーストを印刷し、それぞれ
600〜800℃で焼付けて電極を形成する。このうち
半数はそのまま、残りの半数には半値幅10μsecで
電流密度50A／cm2の三角波パルスを正負両方向に
それぞれ５回ずつ印加して、それぞれＶ−Ｉ特性
を測定する。つぎに、パルスを印加したものとし
ないものの両方についてはんだ付によつてリード
線を取り付け、再びＶ−Ｉ特性を測定した。そし
て各Ｖ−Ｉ特性からV1mA，αを求め、その結果
を表７および表８に示した。表７がパルスを印加
しない場合を、表８がパルスを印加した場合を、
それぞれ示す。
【表】
【表】
いずれも、半導体セラミツク体に電極を形成し
た後にたとえばパルス電圧を印加するようにし
た。しかしながら、電極を形成しさらにリード線
を取り付けた後そのリード線間にたとえばパルス
電圧を印加しても、同様にしきい値電圧の加工前
後における変化率を小さくできばらつきの抑制を
図ることができる。 さらに、上述の各実施例ではセラミツク体BK
の表面に電極EL１，EL２を形成したバリスタを
示したが、第４図或いは第５図に示すような構造
のバリスタについてもこの発明方法を実施すれ
ば、同様な効果を奏するものである。つまり、第
４図の例はセラミツク体BKの両面に電極EL１，
EL２を形成し、さらにセラミツク体BKの中に中
間電極IELを形成したものである。また第５図の
例は積層型バリスタと称されるもので、内部電極
IEL１，IEL２を形成し、セラミツク体BKの側
面の電極EL１，EL２と電気接続させたものであ
る。 したがつて、電極EL１，EL２にパルス電圧を
印加することによつて、それぞれ中間電極IEL、
内部電極IEL１，IEL２とセラミツク体BKとの
間のバリアを破壊することができる。なお、内部
電極IEL１，IEL２は、たとえばPb、Snなどの卑
金属を溶融させておき、電極IEL１，IEL２の個
所が空隙層（ポーラス層）となつているセラミツ
ク体BKの該空隙層に卑金属を注入したものでも
よい。
た後にたとえばパルス電圧を印加するようにし
た。しかしながら、電極を形成しさらにリード線
を取り付けた後そのリード線間にたとえばパルス
電圧を印加しても、同様にしきい値電圧の加工前
後における変化率を小さくできばらつきの抑制を
図ることができる。 さらに、上述の各実施例ではセラミツク体BK
の表面に電極EL１，EL２を形成したバリスタを
示したが、第４図或いは第５図に示すような構造
のバリスタについてもこの発明方法を実施すれ
ば、同様な効果を奏するものである。つまり、第
４図の例はセラミツク体BKの両面に電極EL１，
EL２を形成し、さらにセラミツク体BKの中に中
間電極IELを形成したものである。また第５図の
例は積層型バリスタと称されるもので、内部電極
IEL１，IEL２を形成し、セラミツク体BKの側
面の電極EL１，EL２と電気接続させたものであ
る。 したがつて、電極EL１，EL２にパルス電圧を
印加することによつて、それぞれ中間電極IEL、
内部電極IEL１，IEL２とセラミツク体BKとの
間のバリアを破壊することができる。なお、内部
電極IEL１，IEL２は、たとえばPb、Snなどの卑
金属を溶融させておき、電極IEL１，IEL２の個
所が空隙層（ポーラス層）となつているセラミツ
ク体BKの該空隙層に卑金属を注入したものでも
よい。
第１図はこの発明の背景となるチツプ形バリス
タの一例を示す構造図解図である。第２図は電極
とバルクとの間の界面にバリアが形成されたこと
を示す等価回路である。第３図は電極形成後に印
加されるパルス電圧の一例を示す。第４図はその
他のチツプ形バリスタの概略断面図である。第５
図はさらにその他のチツプ形バリスタの概略断面
図である。第６図はリングバリスタの概略斜視図
である。 図において、BKはセラミツク体、EL１および
EL２は電極、IEL，IEL１およびIEL２は内部電
極を示す。
タの一例を示す構造図解図である。第２図は電極
とバルクとの間の界面にバリアが形成されたこと
を示す等価回路である。第３図は電極形成後に印
加されるパルス電圧の一例を示す。第４図はその
他のチツプ形バリスタの概略断面図である。第５
図はさらにその他のチツプ形バリスタの概略断面
図である。第６図はリングバリスタの概略斜視図
である。 図において、BKはセラミツク体、EL１および
EL２は電極、IEL，IEL１およびIEL２は内部電
極を示す。
Claims (1)
- 【特許請求の範囲】 １ (a) チタン酸ストロンチウム系を主体とした
電圧非直線抵抗特性を有する半導体セラミツク
体を準備するステツプ、 (b) 前記半導体セラミツク体に電極を形成するス
テツプ、および (c) 前記電極に所定のパルス電圧を印加して前記
電極と前記半導体セラミツク体との間に形成さ
れたバリアを電気的に破壊するステツプを含
む、 電圧非直線抵抗素子の製造方法。 ２ 前記ステツプＣは、前記電極と半導体セラミ
ツク体との間に形成されるバリアを破壊するに充
分でかつ前記半導体セラミツク体の電圧非直線抵
抗特性は破壊しない電流密度のパルス電圧を印加
するステツプを含む、特許請求の範囲第２項記載
の電圧非直線抵抗素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107339A JPS60250602A (ja) | 1984-05-25 | 1984-05-25 | 電圧非直線抵抗素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107339A JPS60250602A (ja) | 1984-05-25 | 1984-05-25 | 電圧非直線抵抗素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250602A JPS60250602A (ja) | 1985-12-11 |
| JPH0430722B2 true JPH0430722B2 (ja) | 1992-05-22 |
Family
ID=14456544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59107339A Granted JPS60250602A (ja) | 1984-05-25 | 1984-05-25 | 電圧非直線抵抗素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250602A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2870317B2 (ja) * | 1992-09-03 | 1999-03-17 | 松下電器産業株式会社 | セラミック磁器素子の製造方法 |
| US5378667A (en) * | 1993-12-10 | 1995-01-03 | Korea Institute Of Science And Technology | Intercrystalline semiconductive ceramic capacitor |
| JP2010028026A (ja) * | 2008-07-24 | 2010-02-04 | Tdk Corp | 静電気対策素子の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207319A (en) * | 1981-06-16 | 1982-12-20 | Matsushita Electric Industrial Co Ltd | Method of producing composite function element |
-
1984
- 1984-05-25 JP JP59107339A patent/JPS60250602A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60250602A (ja) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6260258B1 (en) | Method for manufacturing varistor | |
| JPH0316251Y2 (ja) | ||
| JP3008567B2 (ja) | チップ型バリスタ | |
| JP4618010B2 (ja) | セラミック電子部品の製造方法 | |
| JP2757305B2 (ja) | チップバリスタ | |
| JPS60250602A (ja) | 電圧非直線抵抗素子の製造方法 | |
| JPH0547444Y2 (ja) | ||
| JPS62282411A (ja) | 電圧依存性非直線抵抗器 | |
| JP2649081B2 (ja) | 厚膜銅ペースト | |
| JPH0121526Y2 (ja) | ||
| JPS6189602A (ja) | 電圧非直線抵抗素子 | |
| JP2531023B2 (ja) | 導電性ペ―スト | |
| JP2025088160A (ja) | 電子部品 | |
| JP3000660B2 (ja) | チップ型半導体部品 | |
| JPS60701A (ja) | オ−ム性電極 | |
| JP3348642B2 (ja) | セラミック電子部品の製造方法 | |
| JPH07105719A (ja) | 導電性ペーストと抵抗体素子 | |
| JPS6322444B2 (ja) | ||
| JP2504226B2 (ja) | 積層型バリスタ | |
| JPS6181602A (ja) | バリスタ | |
| JP2025088158A (ja) | 電子部品 | |
| JP4788619B2 (ja) | バリスタ素子 | |
| JPS6189603A (ja) | 電圧非直線抵抗素子 | |
| JPH0370361B2 (ja) | ||
| JPS5885501A (ja) | 角形バリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |