JPH04307264A - プリンタ装置 - Google Patents
プリンタ装置Info
- Publication number
- JPH04307264A JPH04307264A JP7272491A JP7272491A JPH04307264A JP H04307264 A JPH04307264 A JP H04307264A JP 7272491 A JP7272491 A JP 7272491A JP 7272491 A JP7272491 A JP 7272491A JP H04307264 A JPH04307264 A JP H04307264A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- printing
- control circuit
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、プリンタ装置に関し
、特に印画データの重み付け情報の記憶手段としてＲＡ
Ｍを用いたプリンタ装置に関するものである。
、特に印画データの重み付け情報の記憶手段としてＲＡ
Ｍを用いたプリンタ装置に関するものである。
【０００２】
【従来の技術】図４は従来のプリンタ装置を示す構成図
である。図において、１はプリンタの用紙の搬送やイン
クシートの搬送等を行う機構ドライブ回路、２はこの機
構ドライブ回路１と相互接続された中央処理装置（ＣＰ
Ｕ）、３はＣＰＵ２に接続され、ＣＰＵ用プログラムを
内蔵する制御用ＲＯＭ、４はＣＰＵ２に接続され、供給
される印画データ等に基ずいてサーマルヘッドを熱制御
する熱制御回路、５は熱制御回路４に接続され、印画デ
ータの重み付け情報、例えばパルス列やパルス幅に関す
る情報の記録されたテーブルを固定的に有するＲＯＭ、
６は熱制御回路４に接続されたサーマルヘッドである。 図５はＣＰＵ２のＩ／Ｏマップを示したもので、上側の
メモリ即ち０２００Ｈから８０００Ｈに関する領域はＣ
ＰＵ２内に設けられたＲＡＭ（図示せず）に割り当てら
れたものである。
である。図において、１はプリンタの用紙の搬送やイン
クシートの搬送等を行う機構ドライブ回路、２はこの機
構ドライブ回路１と相互接続された中央処理装置（ＣＰ
Ｕ）、３はＣＰＵ２に接続され、ＣＰＵ用プログラムを
内蔵する制御用ＲＯＭ、４はＣＰＵ２に接続され、供給
される印画データ等に基ずいてサーマルヘッドを熱制御
する熱制御回路、５は熱制御回路４に接続され、印画デ
ータの重み付け情報、例えばパルス列やパルス幅に関す
る情報の記録されたテーブルを固定的に有するＲＯＭ、
６は熱制御回路４に接続されたサーマルヘッドである。 図５はＣＰＵ２のＩ／Ｏマップを示したもので、上側の
メモリ即ち０２００Ｈから８０００Ｈに関する領域はＣ
ＰＵ２内に設けられたＲＡＭ（図示せず）に割り当てら
れたものである。
【０００３】次に、図４に示した従来のプリンタ装置の
動作について説明する。まずＣＰＵ２の制御の基に機構
ドライブ回路１と熱制御回路４の同期が取られる。熱制
御回路４は印画データが供給されると、これに対応した
重み付け情報即ちパルス列やパルス幅の情報をＲＯＭ５
より読み出す。熱制御回路４は印画データと重み付け情
報をサーマルヘッド６に供給し、サーマルヘッド６はこ
の印画データと重み付け情報に基ずいて印字を行う。こ
の印字中、熱制御回路４はサーマルヘッド６の温度を検
出し、駆動するパルスのパルス列又はパルス幅を変更す
る。例えば熱制御回路４はサーマルヘッド６の温度が低
いときは幅の広いパルスあるいは多数のパルスをサーマ
ルヘッド６に供給してその温度を上げ、逆にサーマルヘ
ッド６の温度が高いときは幅の狭いパルスあるいは少数
のパルスをサーマルヘッド６に供給してその温度を下げ
る。
動作について説明する。まずＣＰＵ２の制御の基に機構
ドライブ回路１と熱制御回路４の同期が取られる。熱制
御回路４は印画データが供給されると、これに対応した
重み付け情報即ちパルス列やパルス幅の情報をＲＯＭ５
より読み出す。熱制御回路４は印画データと重み付け情
報をサーマルヘッド６に供給し、サーマルヘッド６はこ
の印画データと重み付け情報に基ずいて印字を行う。こ
の印字中、熱制御回路４はサーマルヘッド６の温度を検
出し、駆動するパルスのパルス列又はパルス幅を変更す
る。例えば熱制御回路４はサーマルヘッド６の温度が低
いときは幅の広いパルスあるいは多数のパルスをサーマ
ルヘッド６に供給してその温度を上げ、逆にサーマルヘ
ッド６の温度が高いときは幅の狭いパルスあるいは少数
のパルスをサーマルヘッド６に供給してその温度を下げ
る。
【０００４】
【発明が解決しようとする課題】従来のプリンタ装置は
以上のように、印画データの重み付け情報を記憶してお
くメモリにＲＯＭを用いているので、重み付け情報であ
るパルス列やパルス幅の設定値が固定されており、従っ
てプリンタ装置が出荷された場合もはや市場やユーザ側
で重み付け情報の変更が不可能であるという問題点があ
った。この発明は上記のような問題点を解決するために
なされたもので、プリンタ装置が出荷された場合でも市
場やユーザ側で容易に印画データの重み付け情報を変更
する事ができるプリンタ装置を得ることを目的とする。
以上のように、印画データの重み付け情報を記憶してお
くメモリにＲＯＭを用いているので、重み付け情報であ
るパルス列やパルス幅の設定値が固定されており、従っ
てプリンタ装置が出荷された場合もはや市場やユーザ側
で重み付け情報の変更が不可能であるという問題点があ
った。この発明は上記のような問題点を解決するために
なされたもので、プリンタ装置が出荷された場合でも市
場やユーザ側で容易に印画データの重み付け情報を変更
する事ができるプリンタ装置を得ることを目的とする。
【０００５】
【課題を解決するための手段】この発明に係るプリンタ
装置は、印画データと該印画データの重み付け情報に基
ずいてサーマルヘッドを熱制御する熱制御手段と、上記
重み付け情報のテーブルを有するＲＡＭと、該ＲＡＭに
対して上記重み付け情報を書き込み、読み出しする制御
手段とを備えたものである。
装置は、印画データと該印画データの重み付け情報に基
ずいてサーマルヘッドを熱制御する熱制御手段と、上記
重み付け情報のテーブルを有するＲＡＭと、該ＲＡＭに
対して上記重み付け情報を書き込み、読み出しする制御
手段とを備えたものである。
【０００６】
【作用】この発明においては、熱制御手段に対してＲＡ
Ｍを設け、このＲＡＭに制御手段により印画データの重
み付け情報を書き込んだり、これより読み出すようにす
る。
Ｍを設け、このＲＡＭに制御手段により印画データの重
み付け情報を書き込んだり、これより読み出すようにす
る。
【０００７】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例を示す構成図であり、
１〜４、６は前述と同様のものである。７はＣＰＵ２に
接続され、タイミング信号を発生するタイミングジェネ
レータ、８はタイミングジェネレータ７に接続され、ア
ドレス信号を発生するメモリ制御回路、９はタイミング
ジェネレータ７及びメモリ制御回路８に接続され、印画
データの重み付け情報例えばパルス列やパルス幅の情報
を記録したテーブルを有する例えば６４ＫバイトのＲＡ
Ｍである。尚、ＣＰＵ２、タイミングジェネレータ７及
びメモリ制御回路８は制御手段を構成する。図２はタイ
ミングジェネレータ７内に設けられたＩ／Ｏマップの一
例を示すもので、００００Ｈ〜０１９９Ｈ番地にはＩ／
Ｏ情報が割り与えられ、０２００Ｈ番地には後述の上位
アドレスカウンタのカウンタプリセットアドレスが例え
ば１バイト割り与えられ、０２０１Ｈ番地には後述の下
位アドレスカウンタのカウンタプリセットアドレスが例
えば１バイト割り与えられ、０２０２Ｈ番地にはメモリ
論理アドレス即ちＣＰＵ２側から見たＲＡＭ９のアドレ
スが例えば１バイト割り与えられる。又、０２０３Ｈ〜
７９９９Ｈ番地は未定義であり、８０００Ｈ〜ＦＦＦＦ
Ｈ番地にはＲＯＭ３の情報が割り与えられる。図３はメ
モリ制御回路８の具体的一例を示す構成図である。メモ
リ制御回路８は上位アドレスカウンタ８１と下位アドレ
スカウンタ８２からなり、０２００Ｈ番地が指定される
と上位アドレスカウンタ初期値プリセット信号が上位ア
ドレスカウンタ８１のＬＯＡＤ端子に供給され、０２０
１Ｈ番地が指定されると下位アドレスカウンタ初期値プ
リセット信号が下位アドレスカウンタ８２のＬＯＡＤ端
子に供給され、０２０２Ｈ番地が指定されるとメモリ（
ＲＡＭ）選択信号が下位アドレスカウンタ８２のＴ端子
に供給される。又、アドレスカウンタ８１及び８２のＤ
ＡＴＡ端子には初期設定用のアドレスデータが供給され
る。
する。図１はこの発明の一実施例を示す構成図であり、
１〜４、６は前述と同様のものである。７はＣＰＵ２に
接続され、タイミング信号を発生するタイミングジェネ
レータ、８はタイミングジェネレータ７に接続され、ア
ドレス信号を発生するメモリ制御回路、９はタイミング
ジェネレータ７及びメモリ制御回路８に接続され、印画
データの重み付け情報例えばパルス列やパルス幅の情報
を記録したテーブルを有する例えば６４ＫバイトのＲＡ
Ｍである。尚、ＣＰＵ２、タイミングジェネレータ７及
びメモリ制御回路８は制御手段を構成する。図２はタイ
ミングジェネレータ７内に設けられたＩ／Ｏマップの一
例を示すもので、００００Ｈ〜０１９９Ｈ番地にはＩ／
Ｏ情報が割り与えられ、０２００Ｈ番地には後述の上位
アドレスカウンタのカウンタプリセットアドレスが例え
ば１バイト割り与えられ、０２０１Ｈ番地には後述の下
位アドレスカウンタのカウンタプリセットアドレスが例
えば１バイト割り与えられ、０２０２Ｈ番地にはメモリ
論理アドレス即ちＣＰＵ２側から見たＲＡＭ９のアドレ
スが例えば１バイト割り与えられる。又、０２０３Ｈ〜
７９９９Ｈ番地は未定義であり、８０００Ｈ〜ＦＦＦＦ
Ｈ番地にはＲＯＭ３の情報が割り与えられる。図３はメ
モリ制御回路８の具体的一例を示す構成図である。メモ
リ制御回路８は上位アドレスカウンタ８１と下位アドレ
スカウンタ８２からなり、０２００Ｈ番地が指定される
と上位アドレスカウンタ初期値プリセット信号が上位ア
ドレスカウンタ８１のＬＯＡＤ端子に供給され、０２０
１Ｈ番地が指定されると下位アドレスカウンタ初期値プ
リセット信号が下位アドレスカウンタ８２のＬＯＡＤ端
子に供給され、０２０２Ｈ番地が指定されるとメモリ（
ＲＡＭ）選択信号が下位アドレスカウンタ８２のＴ端子
に供給される。又、アドレスカウンタ８１及び８２のＤ
ＡＴＡ端子には初期設定用のアドレスデータが供給され
る。
【０００８】次に、図１に示したこの発明の一実施例の
動作について図２及び図３を参照しながら説明する。Ｃ
ＰＵ２の指令により例えば０２００Ｈ番地が指定される
とタイミングジェネレータ７から上位アドレスカウンタ
初期値プリセット信号が上位アドレスカウンタ８１のＬ
ＯＡＤ端子に供給されて上位アドレスカウンタ８１が選
択され、初期設定用のアドレスデータが設定される。次
に、０２０１Ｈ番地が指定されるとタイミングジェネレ
ータ７から下位アドレスカウンタ初期値プリセット信号
が下位アドレスカウンタ８２のＬＯＡＤ端子に供給され
て下位アドレスカウンタ８２が選択され、初期設定用の
アドレスデータが設定される。次に０２０２Ｈ番地が指
定されるとメモリ（ＲＡＭ）選択信号が下位アドレスカ
ウンタ８２のＴ端子に供給され、アドレスカウンタ８１
及び８２がインクリメントされ、ＲＡＭ９のアドレスが
決定される。そしてこの決定されたアドレスの位置にＣ
ＰＵ２からの重み付け情報がタイミングジェネレータ７
を通して書き込まれる。ＲＡＭ９に書き込まれた重み付
け情報は印画時に熱制御回路４より印画データと対応し
て読み出され、印画データと共にサーマルヘッド６に供
給され、印字が行われる。
動作について図２及び図３を参照しながら説明する。Ｃ
ＰＵ２の指令により例えば０２００Ｈ番地が指定される
とタイミングジェネレータ７から上位アドレスカウンタ
初期値プリセット信号が上位アドレスカウンタ８１のＬ
ＯＡＤ端子に供給されて上位アドレスカウンタ８１が選
択され、初期設定用のアドレスデータが設定される。次
に、０２０１Ｈ番地が指定されるとタイミングジェネレ
ータ７から下位アドレスカウンタ初期値プリセット信号
が下位アドレスカウンタ８２のＬＯＡＤ端子に供給され
て下位アドレスカウンタ８２が選択され、初期設定用の
アドレスデータが設定される。次に０２０２Ｈ番地が指
定されるとメモリ（ＲＡＭ）選択信号が下位アドレスカ
ウンタ８２のＴ端子に供給され、アドレスカウンタ８１
及び８２がインクリメントされ、ＲＡＭ９のアドレスが
決定される。そしてこの決定されたアドレスの位置にＣ
ＰＵ２からの重み付け情報がタイミングジェネレータ７
を通して書き込まれる。ＲＡＭ９に書き込まれた重み付
け情報は印画時に熱制御回路４より印画データと対応し
て読み出され、印画データと共にサーマルヘッド６に供
給され、印字が行われる。
【０００９】
【発明の効果】以上のようにこの発明によれば、印画デ
ータと該印画データの重み付け情報に基ずいてサーマル
ヘッドを熱制御する熱制御手段と、上記重み付け情報の
テーブルを有するＲＡＭと、該ＲＡＭに対して上記重み
付け情報を書き込み、読み出しする制御手段とを備えた
ので、市場やユーザ側でも容易に印画データの重み付け
情報を変更することができ、又ＣＰＵ側から見て大容量
のメモリであるＲＡＭを少ないポート（３バイト）で制
御できるプリンタ装置が得られる効果がある。
ータと該印画データの重み付け情報に基ずいてサーマル
ヘッドを熱制御する熱制御手段と、上記重み付け情報の
テーブルを有するＲＡＭと、該ＲＡＭに対して上記重み
付け情報を書き込み、読み出しする制御手段とを備えた
ので、市場やユーザ側でも容易に印画データの重み付け
情報を変更することができ、又ＣＰＵ側から見て大容量
のメモリであるＲＡＭを少ないポート（３バイト）で制
御できるプリンタ装置が得られる効果がある。
【図１】この発明の一実施例を示す構成図である。
【図２】この発明の一実施例によるＩ／Ｏマップを示す
図である。
図である。
【図３】この発明の要部を示す構成図である。
【図４】従来のプリンタ装置を示す構成図である。
【図５】従来のＩ／Ｏマップを示す図である。
２ 中央処理装置（ＣＰＵ）
４ 熱制御回路
６ サーマルヘッド
７ タイミングジェネレータ
８ メモリ制御回路
９ ＲＡＭ
Claims (1)
- 【請求項１】 印画データと該印画データの重み付け
情報に基ずいてサーマルヘッドを熱制御する熱制御手段
と、上記重み付け情報のテーブルを有するＲＡＭと、該
ＲＡＭに対して上記重み付け情報を書き込み、読み出し
する制御手段とを備えたことを特徴とするプリンタ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272491A JPH04307264A (ja) | 1991-04-05 | 1991-04-05 | プリンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272491A JPH04307264A (ja) | 1991-04-05 | 1991-04-05 | プリンタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04307264A true JPH04307264A (ja) | 1992-10-29 |
Family
ID=13497592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7272491A Pending JPH04307264A (ja) | 1991-04-05 | 1991-04-05 | プリンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04307264A (ja) |
-
1991
- 1991-04-05 JP JP7272491A patent/JPH04307264A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6392473A (ja) | プリンタ | |
| JPS5948169A (ja) | サ−マルヘツド駆動制御装置 | |
| JPH04307264A (ja) | プリンタ装置 | |
| KR890003238A (ko) | Crt 콘트롤러 | |
| JPS6230054A (ja) | ドツトマトリツクス型プリンタ用文字パタ−ン発生装置 | |
| JPS61237666A (ja) | 印字制御装置 | |
| JPH0765591A (ja) | 情報処理装置 | |
| JP2656673B2 (ja) | プリンタ装置 | |
| JP2630114B2 (ja) | 高速２プリンタ制御装置 | |
| JPS6189055A (ja) | 感熱記録速度制御装置 | |
| JPH0533913B2 (ja) | ||
| JPS62199470A (ja) | サ−マルヘツド | |
| JPH04103365A (ja) | サーマルヘッドの駆動方法 | |
| JPS6055318B2 (ja) | 端末プリンタ | |
| JPS62286770A (ja) | プリンタ | |
| JPH03181091A (ja) | Ｄｒａｍを備えたメモリ装置 | |
| JPH03127116A (ja) | 増設メモリ装置 | |
| JPH085215B2 (ja) | 出力装置 | |
| JPS62131324A (ja) | バツフアメモリ制御方式 | |
| JPH01100233U (ja) | ||
| JPS63271291A (ja) | フオントカ−トリツジ | |
| JPH02158354A (ja) | 感熱プリンタ | |
| JPH01153239U (ja) | ||
| JPH0458361A (ja) | 画像形成装置 | |
| JPS61173974A (ja) | プリンタ |