JPH0430826Y2 - - Google Patents
Info
- Publication number
- JPH0430826Y2 JPH0430826Y2 JP15516486U JP15516486U JPH0430826Y2 JP H0430826 Y2 JPH0430826 Y2 JP H0430826Y2 JP 15516486 U JP15516486 U JP 15516486U JP 15516486 U JP15516486 U JP 15516486U JP H0430826 Y2 JPH0430826 Y2 JP H0430826Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- series
- high frequency
- resonance
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
Landscapes
- Attenuators (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は、高周波スイツチが遮断された際に、
所定周波数の信号に対して入力インピーダンスの
整合が得られる高周波スイツチ回路に関するもの
である。
所定周波数の信号に対して入力インピーダンスの
整合が得られる高周波スイツチ回路に関するもの
である。
(従来の技術)
第2図に高周波スイツチ回路の一例の回路図を
示す。
示す。
第2図において、入力端子1と出力端子2との
間に、高周波スイツチとして作用させるスイツチ
ングダイオード3が直列に介装されている。そし
て、スイツチングダイオード3のアノードは抵抗
4を介してスイツチ制御端子5に接続され、カソ
ードは抵抗6を介して接地されている。また、ス
イツチングダイオード3と入・出力端子1,2間
に直流阻止用コンデンサ7,8がそれぞれ介装さ
れている。
間に、高周波スイツチとして作用させるスイツチ
ングダイオード3が直列に介装されている。そし
て、スイツチングダイオード3のアノードは抵抗
4を介してスイツチ制御端子5に接続され、カソ
ードは抵抗6を介して接地されている。また、ス
イツチングダイオード3と入・出力端子1,2間
に直流阻止用コンデンサ7,8がそれぞれ介装さ
れている。
かかる構成において、スイツチ制御端子5に、
正電圧を印加してスイツチングダイオード3を導
通させ、負電圧を印加して遮断させる。
正電圧を印加してスイツチングダイオード3を導
通させ、負電圧を印加して遮断させる。
ところで、上記高周波スイツチ回路は、前段お
よび後段に何んらかの回路が接続されて用いられ
る。そして、スイツチングダイオード3を遮断さ
せた際に、所定周波数fの信号に対して入力イン
ピーダンスの整合が得られることが望ましい。
よび後段に何んらかの回路が接続されて用いられ
る。そして、スイツチングダイオード3を遮断さ
せた際に、所定周波数fの信号に対して入力イン
ピーダンスの整合が得られることが望ましい。
そこで、高周波スイツチ回路の入・出力端子
1,2と接地間にそれぞれ整合用の整合回路が通
常介装されている。第3図に従来の整合回路の一
例の回路図を示す。
1,2と接地間にそれぞれ整合用の整合回路が通
常介装されている。第3図に従来の整合回路の一
例の回路図を示す。
第3図において、端子10は第2図の入・出力
端子1,2にそれぞれ接続される。そして、端子
10は、直流バイアス接地用チヨークコイル11
を介して接地されるとともに、インピーダンス整
合用抵抗12と共振切り換え用スイツチングダイ
オード13と共振用コンデンサ14とを直列に介
して接地されている。また、スイツチングダイオ
ード13と並列に、共振用コイル15と直流阻止
用コデンサ16の直列接続体が接続されている。
さらに、スイツチングダイオード13のカソード
は抵抗17を介して共振制御端子18に接続され
ている。
端子1,2にそれぞれ接続される。そして、端子
10は、直流バイアス接地用チヨークコイル11
を介して接地されるとともに、インピーダンス整
合用抵抗12と共振切り換え用スイツチングダイ
オード13と共振用コンデンサ14とを直列に介
して接地されている。また、スイツチングダイオ
ード13と並列に、共振用コイル15と直流阻止
用コデンサ16の直列接続体が接続されている。
さらに、スイツチングダイオード13のカソード
は抵抗17を介して共振制御端子18に接続され
ている。
かかる整合回路の構成において、共振制御端子
18に正電圧を印加してスイツチングダイオード
13を遮断させ、この遮断状態のスイツチングダ
イオード13の容量と共振用コイル15等により
所定周波数fに対して並列共振させる。すると、
端子10と接地間は、所定周波数fに対し第4図
のごとくリアクタンスは無限大となる。また、共
振制御端子18に負電圧を印加してスイツチング
ダイオード13を導通させ、この導通状態のスイ
ツチングダイオード13のインダクタンスと共振
用コイル15および共振用コンデンサ14等によ
り直列共振させる。すると、端子10と接地間
は、所定周波数fに対して第5図のごとくリアク
タンスは零となる。なお、所定周波数fに対して
並列共振および直列共振するように、共振用コイ
ル15および共振用コンデンサ14は適宜に設定
されている。
18に正電圧を印加してスイツチングダイオード
13を遮断させ、この遮断状態のスイツチングダ
イオード13の容量と共振用コイル15等により
所定周波数fに対して並列共振させる。すると、
端子10と接地間は、所定周波数fに対し第4図
のごとくリアクタンスは無限大となる。また、共
振制御端子18に負電圧を印加してスイツチング
ダイオード13を導通させ、この導通状態のスイ
ツチングダイオード13のインダクタンスと共振
用コイル15および共振用コンデンサ14等によ
り直列共振させる。すると、端子10と接地間
は、所定周波数fに対して第5図のごとくリアク
タンスは零となる。なお、所定周波数fに対して
並列共振および直列共振するように、共振用コイ
ル15および共振用コンデンサ14は適宜に設定
されている。
したがつて、入・出力端子1,2間に介装され
たスイツチングダイオード3が導通された際は、
共振制御端子18に正電圧を印加することで、整
合回路を並列共振させてリアクタンスを無限大と
して所定周波数fの信号を減衰させることがな
い。また、スイツチングダイオード3が遮断され
た際は、共振制御端子18に負電圧を印加するこ
とで、整合回路を直列共振させてリアクタンスを
零とし、所定周波数fの信号をインピーダンス整
合用抵抗12を介して接地して、入力インピーダ
ンスの整合を得ることができる。
たスイツチングダイオード3が導通された際は、
共振制御端子18に正電圧を印加することで、整
合回路を並列共振させてリアクタンスを無限大と
して所定周波数fの信号を減衰させることがな
い。また、スイツチングダイオード3が遮断され
た際は、共振制御端子18に負電圧を印加するこ
とで、整合回路を直列共振させてリアクタンスを
零とし、所定周波数fの信号をインピーダンス整
合用抵抗12を介して接地して、入力インピーダ
ンスの整合を得ることができる。
(考案が解決しようとする問題点)
第3図に示すごとき整合回路が入・出力端子
1,2と接地間に介装された高周波スイツチ回路
にあつては、整合回路を所定周波数fに共振させ
るための調整を共振用コイル15および共振用コ
ンデンサ14によつて行うので、定数設定の自由
度が小さく回路設計が煩雑であるという問題点が
あつた。
1,2と接地間に介装された高周波スイツチ回路
にあつては、整合回路を所定周波数fに共振させ
るための調整を共振用コイル15および共振用コ
ンデンサ14によつて行うので、定数設定の自由
度が小さく回路設計が煩雑であるという問題点が
あつた。
本考案の目的は、上記した高周波スイツチ回路
の問題点を解決すべくなされたもので、制御電圧
を調整することで整合回路の共振を所定周波数に
調整することができるようにした高周波スイツチ
回路を提供することにある。
の問題点を解決すべくなされたもので、制御電圧
を調整することで整合回路の共振を所定周波数に
調整することができるようにした高周波スイツチ
回路を提供することにある。
(問題点を解決するための手段)
かかる目的を達成するために、本考案の高周波
スイツチ回路は、入力端子と出力端子間に高周波
スイツチを直列に介装し、これらの入力端子およ
び出力端子と接地間に、所定のインピーダンスを
有する抵抗と、コンデンサと、可変容量ダイオー
ドおよびコイルの並列回路と、を直列接続してな
る整合回路をそれぞれに介装し、前記高周波スイ
ツチを導通させた際に前記整合回路を所定周波数
に並列共振させ、前記高周波スイツチを遮断させ
た際に前記整合回路を前記所定周波数に直列共振
させるように前記可変容量ダイオードに制御電圧
を印加するように構成されている。
スイツチ回路は、入力端子と出力端子間に高周波
スイツチを直列に介装し、これらの入力端子およ
び出力端子と接地間に、所定のインピーダンスを
有する抵抗と、コンデンサと、可変容量ダイオー
ドおよびコイルの並列回路と、を直列接続してな
る整合回路をそれぞれに介装し、前記高周波スイ
ツチを導通させた際に前記整合回路を所定周波数
に並列共振させ、前記高周波スイツチを遮断させ
た際に前記整合回路を前記所定周波数に直列共振
させるように前記可変容量ダイオードに制御電圧
を印加するように構成されている。
(作用)
所定のインピーダンスを有する抵抗と、コンデ
ンサと、可変容量ダイオードおよびコイルの並列
回路と、を直列接続して整合回路を構成し、この
整合回路を入・出力端子と接地間に介装するの
で、可変容量ダイオードに印加する制御電圧を調
整することで整合回路を容易に所定周波数fに並
列共振および直列共振させ得る。
ンサと、可変容量ダイオードおよびコイルの並列
回路と、を直列接続して整合回路を構成し、この
整合回路を入・出力端子と接地間に介装するの
で、可変容量ダイオードに印加する制御電圧を調
整することで整合回路を容易に所定周波数fに並
列共振および直列共振させ得る。
(実施例の説明)
以下、本考案の実施例を第1図を参照して説明
する。第1図は、本考案の高周波スイツチ回路の
一実施例の回路図である。第1図において、第2
図と同一回路素子には同一符号を付して重複する
説明を省略する。
する。第1図は、本考案の高周波スイツチ回路の
一実施例の回路図である。第1図において、第2
図と同一回路素子には同一符号を付して重複する
説明を省略する。
第1図において、入力端子1に所定のインピー
ダンスを有する整合用の抵抗20の一端が接続さ
れ、この抵抗20の他端が直列共振用コンデンサ
21を介して、容量補正兼直流阻止用コンデンサ
30と可変容量ダイオード22の直列体と共振用
コイル23の並列回路の一端に接続されている。
そして、直列共振用コンデンサ21に一端が接続
されるこの並列回路の他端が接地されている。さ
らに、この並列回路のコンデンサ30と可変容量
ダイオード22の接続点が、共振制御端子24に
接続されている。このように、入力端子1と接地
間に介装される整合回路は、抵抗20と、コンデ
ンサ21と、可変容量ダイオード22とコンデン
サ30の直列体とコイル23の並列回路と、の直
列接続により構成されている。
ダンスを有する整合用の抵抗20の一端が接続さ
れ、この抵抗20の他端が直列共振用コンデンサ
21を介して、容量補正兼直流阻止用コンデンサ
30と可変容量ダイオード22の直列体と共振用
コイル23の並列回路の一端に接続されている。
そして、直列共振用コンデンサ21に一端が接続
されるこの並列回路の他端が接地されている。さ
らに、この並列回路のコンデンサ30と可変容量
ダイオード22の接続点が、共振制御端子24に
接続されている。このように、入力端子1と接地
間に介装される整合回路は、抵抗20と、コンデ
ンサ21と、可変容量ダイオード22とコンデン
サ30の直列体とコイル23の並列回路と、の直
列接続により構成されている。
同様にして、出力端子2と接地間に、所定のイ
ンピーダンスを有する整合用の抵抗25と、直列
共振用コンデンサ26と、容量補正兼直流阻止用
コンデンサ13と可変容量ダイオード27の直列
体と共振用コイル28の並列回路と、を直列接続
してなる整合回路が介装されている。そして、並
列回路のコンデンサ31と可変容量ダイオード2
7の接続点が、共振制御端子29に接続されてい
る。
ンピーダンスを有する整合用の抵抗25と、直列
共振用コンデンサ26と、容量補正兼直流阻止用
コンデンサ13と可変容量ダイオード27の直列
体と共振用コイル28の並列回路と、を直列接続
してなる整合回路が介装されている。そして、並
列回路のコンデンサ31と可変容量ダイオード2
7の接続点が、共振制御端子29に接続されてい
る。
かかる構成において、高周波スイツチとしての
スイツチングダイオード3を導通させたときに、
共振制御端子24,29に適宜な小さな制御電圧
を印加して可変容量ダイオード22,27を大き
い容量値とし、所定周波数fに対して整合回路を
並列共振させてリアクタンスを無限大とさせる。
すると、入・出力端子1,2を通過する所定周波
数fの信号は何んら減衰されることがない。ま
た、スイツチングダイオード3を遮断させたとき
に、共振制御端子24,29に適宜な大きい制御
電圧を印加して可変容量ダイオード22,27を
小さい容量値とし、所定周波数fに対して整合回
路を直列共振させてリアクタンスを零とし、等価
的に入・出力端子1,2と接地間が抵抗20,2
5で接続される。これによつて、入・出力端子
1,2は、前段および後段に接続される回路と入
力インピーダンスの整合が得られ、スイツチング
ダイオード3を遮断状態とすることで他の回路に
影響を与えることがない。
スイツチングダイオード3を導通させたときに、
共振制御端子24,29に適宜な小さな制御電圧
を印加して可変容量ダイオード22,27を大き
い容量値とし、所定周波数fに対して整合回路を
並列共振させてリアクタンスを無限大とさせる。
すると、入・出力端子1,2を通過する所定周波
数fの信号は何んら減衰されることがない。ま
た、スイツチングダイオード3を遮断させたとき
に、共振制御端子24,29に適宜な大きい制御
電圧を印加して可変容量ダイオード22,27を
小さい容量値とし、所定周波数fに対して整合回
路を直列共振させてリアクタンスを零とし、等価
的に入・出力端子1,2と接地間が抵抗20,2
5で接続される。これによつて、入・出力端子
1,2は、前段および後段に接続される回路と入
力インピーダンスの整合が得られ、スイツチング
ダイオード3を遮断状態とすることで他の回路に
影響を与えることがない。
なお、上記実施例では高周波スイツチとしてス
イツチングダイオード3を用いたが、これに限ら
れず、トランジスタ素子等であつも良い。
イツチングダイオード3を用いたが、これに限ら
れず、トランジスタ素子等であつも良い。
(考案の効果)
以上説明したように、本考案の高周波スイツチ
回路によれば、整合回路に可変容量ダイオードを
備えることで、制御電圧を調整して構成回路素子
の定数のバラツキを吸収でき、回路調整が容易で
ある。また、制御電圧を変えることで、他の所定
周波数に整合回路を共振させることもでき、高周
波スイツチ回路に与えられる信号の周波数変化に
も対応できるという優れた効果を奏する。
回路によれば、整合回路に可変容量ダイオードを
備えることで、制御電圧を調整して構成回路素子
の定数のバラツキを吸収でき、回路調整が容易で
ある。また、制御電圧を変えることで、他の所定
周波数に整合回路を共振させることもでき、高周
波スイツチ回路に与えられる信号の周波数変化に
も対応できるという優れた効果を奏する。
第1図は、本考案の高周波スイツチ回路の一実
施例の回路図であり、第2図は、高周波スイツチ
回路の一実施例の回路図であり、第3図は、従来
の整合回路の一例の回路図であり、第4図は、整
合回路の並列共振特性図であり、第5図は、整合
回路の直列共振特性図である。 1……入力端子、2……出力端子、3……スイ
ツチングダイオード、20,25……所定のイン
ピーダンスを有する抵抗、21,26……直列共
振コンデンサ、22,27……可変容量ダイオー
ド、23,28……共振用コイル、24,29…
…共振制御端子。
施例の回路図であり、第2図は、高周波スイツチ
回路の一実施例の回路図であり、第3図は、従来
の整合回路の一例の回路図であり、第4図は、整
合回路の並列共振特性図であり、第5図は、整合
回路の直列共振特性図である。 1……入力端子、2……出力端子、3……スイ
ツチングダイオード、20,25……所定のイン
ピーダンスを有する抵抗、21,26……直列共
振コンデンサ、22,27……可変容量ダイオー
ド、23,28……共振用コイル、24,29…
…共振制御端子。
Claims (1)
- 入力端子と出力端子間に高周波スイツチを直列
に介装し、これらの入力端子および出力端子と接
地間に、所定のインピーダンスを有する抵抗と、
コンデンサと、可変容量ダイオードおよびコイル
の並列回路と、を直列接続してなる整合回路をそ
れぞれに介装し、前記高周波スイツチを導通させ
た際に前記整合回路を所定周波数に並列共振さ
せ、前記高周波スイツチを遮断させた際に前記整
合回路を前記所定周波数に直列共振させるように
前記可変容量ダイオードに制御電圧を印加するこ
とを特徴とする高周波スイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15516486U JPH0430826Y2 (ja) | 1986-10-09 | 1986-10-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15516486U JPH0430826Y2 (ja) | 1986-10-09 | 1986-10-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361824U JPS6361824U (ja) | 1988-04-23 |
| JPH0430826Y2 true JPH0430826Y2 (ja) | 1992-07-24 |
Family
ID=31075622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15516486U Expired JPH0430826Y2 (ja) | 1986-10-09 | 1986-10-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430826Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4526394B2 (ja) * | 2005-01-11 | 2010-08-18 | 株式会社豊田中央研究所 | 高周波スイッチ |
-
1986
- 1986-10-09 JP JP15516486U patent/JPH0430826Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6361824U (ja) | 1988-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6248925B2 (ja) | ||
| US5717363A (en) | Oscillation circuit and oscillation method | |
| JPH02274112A (ja) | 帯域通過フィルタ | |
| JPH0430826Y2 (ja) | ||
| US5530391A (en) | Filter circuit with a resonator operated in series resonance | |
| US5004989A (en) | Oscillator for controlling a mixer stage in a tuner | |
| JPS6236332Y2 (ja) | ||
| JPH066619Y2 (ja) | 入力同調回路 | |
| JP3211859B2 (ja) | 能動フィルタ | |
| US6850546B2 (en) | Driver circuit | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPS5959047U (ja) | Uhf−vhfコンビネ−シヨン・チユ−ナ | |
| JPS62152519U (ja) | ||
| JP2940053B2 (ja) | 発振装置 | |
| JP3216686B2 (ja) | 移相器 | |
| JPH0457135B2 (ja) | ||
| JP3589437B2 (ja) | 電力増幅器 | |
| JP3213873B2 (ja) | 電圧制御発振器 | |
| JP2514483Y2 (ja) | 可変アテネ―タ | |
| JPH03255709A (ja) | 広帯域増幅器 | |
| JPS589609B2 (ja) | コウシユウハスイツチカイロ | |
| JPH054354Y2 (ja) | ||
| JPS643081B2 (ja) | ||
| JPH0648972Y2 (ja) | 局部発振回路 | |
| JP2585041Y2 (ja) | アンテナ切換回路 |