JPH04310040A - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JPH04310040A JPH04310040A JP3103826A JP10382691A JPH04310040A JP H04310040 A JPH04310040 A JP H04310040A JP 3103826 A JP3103826 A JP 3103826A JP 10382691 A JP10382691 A JP 10382691A JP H04310040 A JPH04310040 A JP H04310040A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- interference wave
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000000605 extraction Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】他方式変調信号が干渉波信号とし
て共存する直交変調波からデータ信号を再生するデータ
受信装置に関する。
て共存する直交変調波からデータ信号を再生するデータ
受信装置に関する。
【０００２】
【従来の技術】周知のように、デジタル無線通信では、
高能率伝送の目的から１６ＱＡＭ（Ｑｕａｄｒａｔｕｒ
ｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）
、６４ＱＡＭ、２５６ＱＡＭ等の多値直交振幅変調方式
の開発実用化が進められているが、このような多値直交
振幅変調方式に基づく伝送信号は併存する他の変調方式
に基づく伝送信号の影響を受け易く、その干渉の除去方
式が問題となっている。
高能率伝送の目的から１６ＱＡＭ（Ｑｕａｄｒａｔｕｒ
ｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）
、６４ＱＡＭ、２５６ＱＡＭ等の多値直交振幅変調方式
の開発実用化が進められているが、このような多値直交
振幅変調方式に基づく伝送信号は併存する他の変調方式
に基づく伝送信号の影響を受け易く、その干渉の除去方
式が問題となっている。
【０００３】従来の干渉除去方式としては、例えば特開
平１−０９５６４１号公報記載のものが知られている。 図２はその具体例であり、その動作について説明する。 入力信号は４値（すなわち、ｎ＝２の場合）のベースバ
ンド信号であって、これにはＦＭ波等他の変調方式に基
づく信号波からなる干渉波信号が含まれている。この入
力信号はＡＤ変換器２で６ビット（６列）の２値データ
信号に変換される。ＡＤ変換器２の出力は遅延回路１６
に与えられるとともに、その一部である誤差データ信号
ｆ（Ｄ３ 〜Ｄ６ ）は干渉波抽出回路２５へ与えられ
る。 干渉波抽出回路２５は、ＤＡ変換器１２と、帯域ろ波器
２４と、ＡＤ変換器１４とで構成される。ＤＡ変換器１
２はデータ信号ｆ（Ｄ３ 〜Ｄ６ ）をアナログ信号へ
変換し、それを帯域ろ波器２４へ与える。帯域ろ波器２
４はＤＡ変換器１２の出力に含まれる各種雑音を抑圧し
て干渉波信号成分を取り出し、それをＡＤ変換器１４へ
与える。ＡＤ変換器１４は取り出された干渉波信号を二
値信号に変換し、３ビットのデータ信号ｄ（Ｄ１ ′〜
Ｄ３ ′）を形成して乗算器２１と相関器２３とへ与え
る。遅延回路１６は例えばシフトレジスタからなり、デ
ータ信号ａ（Ｄ１ 、Ｄ２ ）およびｆ（Ｄ３ 〜Ｄ６
）について干渉波抽出回路２５から乗算器２１を経由
する信号路の時間遅延（ビットずれ）を補償するための
遅延処理を施し、その遅延した信号ｂをデジタル加算器
１８へ与える。デジタル加算器１８はこの遅延信号ｂと
乗算器２１が出力する信号ｃとを加算し、主データ信号
（Ｄ１ 、Ｄ２ ）を再生データとして送出する一方、
誤差データ信号ｅ（Ｄ３ 〜Ｄ６ ）を相関器２３に与
える。相関器２３はデータ信号ｄ（Ｄ１ ′〜Ｄ３ ′
）と誤差データ信号ｅ（Ｄ３ 〜Ｄ６ ）についてデジ
タル相関処理をして多ビットの制御信号を生成し、それ
を乗算器２１へ与える。乗算器２１はその多ビットの制
御信号に応答してデジタル信号ｄ（Ｄ１ ′〜Ｄ３ ′
）に重み付けを行い、それを乗算器出力ｃとしてデジタ
ル加算器１８に与える。すなわち、乗算器出力ｃは遅延
信号ｂに含まれる干渉波信号と同一振幅レベルでかつ逆
極性の信号になるように制御信号によって制御される。 その結果として、デジタル加算器１８は遅延信号ｂに含
まれる干渉波信号を除去した主データ信号（Ｄ１ 、Ｄ
２ ）および誤差データ信号ｅ（Ｄ３ 〜Ｄ６ ）を出
力することになる。
平１−０９５６４１号公報記載のものが知られている。 図２はその具体例であり、その動作について説明する。 入力信号は４値（すなわち、ｎ＝２の場合）のベースバ
ンド信号であって、これにはＦＭ波等他の変調方式に基
づく信号波からなる干渉波信号が含まれている。この入
力信号はＡＤ変換器２で６ビット（６列）の２値データ
信号に変換される。ＡＤ変換器２の出力は遅延回路１６
に与えられるとともに、その一部である誤差データ信号
ｆ（Ｄ３ 〜Ｄ６ ）は干渉波抽出回路２５へ与えられ
る。 干渉波抽出回路２５は、ＤＡ変換器１２と、帯域ろ波器
２４と、ＡＤ変換器１４とで構成される。ＤＡ変換器１
２はデータ信号ｆ（Ｄ３ 〜Ｄ６ ）をアナログ信号へ
変換し、それを帯域ろ波器２４へ与える。帯域ろ波器２
４はＤＡ変換器１２の出力に含まれる各種雑音を抑圧し
て干渉波信号成分を取り出し、それをＡＤ変換器１４へ
与える。ＡＤ変換器１４は取り出された干渉波信号を二
値信号に変換し、３ビットのデータ信号ｄ（Ｄ１ ′〜
Ｄ３ ′）を形成して乗算器２１と相関器２３とへ与え
る。遅延回路１６は例えばシフトレジスタからなり、デ
ータ信号ａ（Ｄ１ 、Ｄ２ ）およびｆ（Ｄ３ 〜Ｄ６
）について干渉波抽出回路２５から乗算器２１を経由
する信号路の時間遅延（ビットずれ）を補償するための
遅延処理を施し、その遅延した信号ｂをデジタル加算器
１８へ与える。デジタル加算器１８はこの遅延信号ｂと
乗算器２１が出力する信号ｃとを加算し、主データ信号
（Ｄ１ 、Ｄ２ ）を再生データとして送出する一方、
誤差データ信号ｅ（Ｄ３ 〜Ｄ６ ）を相関器２３に与
える。相関器２３はデータ信号ｄ（Ｄ１ ′〜Ｄ３ ′
）と誤差データ信号ｅ（Ｄ３ 〜Ｄ６ ）についてデジ
タル相関処理をして多ビットの制御信号を生成し、それ
を乗算器２１へ与える。乗算器２１はその多ビットの制
御信号に応答してデジタル信号ｄ（Ｄ１ ′〜Ｄ３ ′
）に重み付けを行い、それを乗算器出力ｃとしてデジタ
ル加算器１８に与える。すなわち、乗算器出力ｃは遅延
信号ｂに含まれる干渉波信号と同一振幅レベルでかつ逆
極性の信号になるように制御信号によって制御される。 その結果として、デジタル加算器１８は遅延信号ｂに含
まれる干渉波信号を除去した主データ信号（Ｄ１ 、Ｄ
２ ）および誤差データ信号ｅ（Ｄ３ 〜Ｄ６ ）を出
力することになる。
【０００４】
【発明が解決しようとする課題】このように図２に示す
従来例でもデジタル処理による効率の良い干渉補償器を
実現することができるが、干渉抽出回路のろ波手段が中
心周波数固定の帯域通過形ろ波器で構成されており、対
象干渉波の周波数変更に対して柔軟に対応できない欠点
がある。また、そのろ波手段に電圧制御発振器を含むＰ
ＬＬ回路を用いることができるが、その場合でも、使用
する電圧制御発振器がベースバンド帯であり、周波数可
変範囲が狭く、あまり効果が期待できない。
従来例でもデジタル処理による効率の良い干渉補償器を
実現することができるが、干渉抽出回路のろ波手段が中
心周波数固定の帯域通過形ろ波器で構成されており、対
象干渉波の周波数変更に対して柔軟に対応できない欠点
がある。また、そのろ波手段に電圧制御発振器を含むＰ
ＬＬ回路を用いることができるが、その場合でも、使用
する電圧制御発振器がベースバンド帯であり、周波数可
変範囲が狭く、あまり効果が期待できない。
【０００５】本発明は、このようにな欠点を除去するも
ので、対象干渉波の周波数変更に対して広い周波数範囲
でわたって柔軟に対応できる干渉補償手段を備えたデジ
タル受信装置を提供することを目的とする。
ので、対象干渉波の周波数変更に対して広い周波数範囲
でわたって柔軟に対応できる干渉補償手段を備えたデジ
タル受信装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、他方式変調信
号が干渉波信号として共存する直交変調波を基準搬送波
で同期検波する検波手段と、この検波手段で同期検波し
た直交変調波の同相成分および直交成分を多値識別して
主信号ビットと誤差ビットからなるのデータ列を生成す
る変換手段と、重み付けをした抽出干渉波信号をこの変
換手段が出力するデータ列からデジタル減算して主デー
タ信号を再生する干渉補償手段とを備えたデータ受信装
置において、上記抽出干渉波信号を得る手段は、制御信
号によって制御される電圧制御発振器と、この電圧制御
発振器の出力を上記搬送波で直交検波する直交検波器と
、この直交検波器の出力をデジタル変換して上記抽出干
渉波信号を出力するアナログデジタル変換器と、上記検
波手段で同期検波した直交変調波の同相成分および直交
成分のうち少なくとも一方の誤差ビットをアナログ量に
変換するデジタルアナログ変換器と、このデジタルアナ
ログ変換器の出力と上記直交検波器の出力とを位相比較
して上記制御信号を生成する位相比較器とを備えたこと
を特徴とする。
号が干渉波信号として共存する直交変調波を基準搬送波
で同期検波する検波手段と、この検波手段で同期検波し
た直交変調波の同相成分および直交成分を多値識別して
主信号ビットと誤差ビットからなるのデータ列を生成す
る変換手段と、重み付けをした抽出干渉波信号をこの変
換手段が出力するデータ列からデジタル減算して主デー
タ信号を再生する干渉補償手段とを備えたデータ受信装
置において、上記抽出干渉波信号を得る手段は、制御信
号によって制御される電圧制御発振器と、この電圧制御
発振器の出力を上記搬送波で直交検波する直交検波器と
、この直交検波器の出力をデジタル変換して上記抽出干
渉波信号を出力するアナログデジタル変換器と、上記検
波手段で同期検波した直交変調波の同相成分および直交
成分のうち少なくとも一方の誤差ビットをアナログ量に
変換するデジタルアナログ変換器と、このデジタルアナ
ログ変換器の出力と上記直交検波器の出力とを位相比較
して上記制御信号を生成する位相比較器とを備えたこと
を特徴とする。
【０００７】ここで、上記デジタルアナログ変換器は、
上記検波手段で同期検波した直交変調波の同相成分およ
び直交成分の誤差ビットのそれぞれを変換する手段であ
り、このデジタルアナログ変換器の出力の和を求めてこ
の和を上記位相比較器に与えるアナログ加算器を備えて
も良い。
上記検波手段で同期検波した直交変調波の同相成分およ
び直交成分の誤差ビットのそれぞれを変換する手段であ
り、このデジタルアナログ変換器の出力の和を求めてこ
の和を上記位相比較器に与えるアナログ加算器を備えて
も良い。
【０００８】
【作用】干渉波を含む主データ信号をデジタル減算し主
データ信号を再生する抽出干渉波信号ｄを得る動作は次
の通りとする。電圧制御発振器７の出力を電圧制御発振
器５の出力で直交検波し、ｉおよびｑを出力する。電圧
制御発振器７の制御信号は、Ｉ′およびＱ′の出力のう
ち少なくとも一方の信号ｆをデジタルアナログ変換した
出力とｉおよびｑのうちの少なくとも一方とを位相比較
する位相比較器の出力として得られる。ｉおよびｑをＡ
Ｄ変換器１４、１５でアナログデジタル変換して抽出干
渉波信号ｄが得られる。
データ信号を再生する抽出干渉波信号ｄを得る動作は次
の通りとする。電圧制御発振器７の出力を電圧制御発振
器５の出力で直交検波し、ｉおよびｑを出力する。電圧
制御発振器７の制御信号は、Ｉ′およびＱ′の出力のう
ち少なくとも一方の信号ｆをデジタルアナログ変換した
出力とｉおよびｑのうちの少なくとも一方とを位相比較
する位相比較器の出力として得られる。ｉおよびｑをＡ
Ｄ変換器１４、１５でアナログデジタル変換して抽出干
渉波信号ｄが得られる。
【０００９】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１は本発明による実施例の構成を示す図である
。この実施例は、図１に示すように、直交検波器１およ
び１′と、ＡＤ変換器２、３、１４および１５と、論理
回路４と、電圧制御発振器５および７と、干渉波抽出回
路６と、低域ろ波器８と、位相比較器９と、位相シフタ
１０と、アナログ加算器１１と、ＤＡ変換器１２および
１３と、遅延回路１６および１７と、デジタル加算器１
８および１９と、乗算器２０および２１と、相関器２２
および２３とを備える。すなわち、この実施例は、図１
に示すように、他方式変調信号が干渉波信号として共存
する直交変調波を基準搬送波で同期検波する検波手段で
ある直交検波器１、論理回路４および電圧制御発振器５
と、この検波手段で同期検波した直交変調波の同相成分
および直交成分を多値識別して主信号ビットと誤差ビッ
トからなるのデータ列を生成する変換手段であるＡＤ変
換器２および３と、重み付けをした抽出干渉波信号をこ
の変換手段が出力するデータ列からデジタル減算して主
データ信号を再生する干渉補償手段である遅延回路１６
、１７、デジタル加算器１８、１９、乗算器２０、２１
、相関器２２、２３および干渉波抽出回路６とを備え、
さらに、本発明の特徴とする手段として、上記抽出干渉
波信号を得る手段である干渉波抽出回路６は、制御信号
によって制御される電圧制御発振器７と、この電圧制御
発振器７の出力を上記搬送波で直交検波する直交検波器
１′と、この直交検波器１′の出力をデジタル変換して
上記抽出干渉波信号を出力するＡＤ変換器１４および１
５と、上記検波手段で同期検波した直交変調波の同相成
分および直交成分のうち少なくとも一方の誤差ビットを
アナログ量に変換するＤＡ変換器１２または１３と、こ
のＤＡ変換器１２または１３の出力と上記直交検波器１
′の出力とを位相比較して上記制御信号を生成する位相
比較器９とを備える。また、デジタルアナログ変換器は
、上記検波手段で同期検波した直交変調波の同相成分お
よび直交成分の誤差ビットのそれぞれを変換する手段で
あるＤＡ変換器１２および１３であり、このＤＡ変換器
１２および１３の出力の和を求めてこの和を位相比較器
９に与えるアナログ加算器１１を備えても良い。
する。図１は本発明による実施例の構成を示す図である
。この実施例は、図１に示すように、直交検波器１およ
び１′と、ＡＤ変換器２、３、１４および１５と、論理
回路４と、電圧制御発振器５および７と、干渉波抽出回
路６と、低域ろ波器８と、位相比較器９と、位相シフタ
１０と、アナログ加算器１１と、ＤＡ変換器１２および
１３と、遅延回路１６および１７と、デジタル加算器１
８および１９と、乗算器２０および２１と、相関器２２
および２３とを備える。すなわち、この実施例は、図１
に示すように、他方式変調信号が干渉波信号として共存
する直交変調波を基準搬送波で同期検波する検波手段で
ある直交検波器１、論理回路４および電圧制御発振器５
と、この検波手段で同期検波した直交変調波の同相成分
および直交成分を多値識別して主信号ビットと誤差ビッ
トからなるのデータ列を生成する変換手段であるＡＤ変
換器２および３と、重み付けをした抽出干渉波信号をこ
の変換手段が出力するデータ列からデジタル減算して主
データ信号を再生する干渉補償手段である遅延回路１６
、１７、デジタル加算器１８、１９、乗算器２０、２１
、相関器２２、２３および干渉波抽出回路６とを備え、
さらに、本発明の特徴とする手段として、上記抽出干渉
波信号を得る手段である干渉波抽出回路６は、制御信号
によって制御される電圧制御発振器７と、この電圧制御
発振器７の出力を上記搬送波で直交検波する直交検波器
１′と、この直交検波器１′の出力をデジタル変換して
上記抽出干渉波信号を出力するＡＤ変換器１４および１
５と、上記検波手段で同期検波した直交変調波の同相成
分および直交成分のうち少なくとも一方の誤差ビットを
アナログ量に変換するＤＡ変換器１２または１３と、こ
のＤＡ変換器１２または１３の出力と上記直交検波器１
′の出力とを位相比較して上記制御信号を生成する位相
比較器９とを備える。また、デジタルアナログ変換器は
、上記検波手段で同期検波した直交変調波の同相成分お
よび直交成分の誤差ビットのそれぞれを変換する手段で
あるＤＡ変換器１２および１３であり、このＤＡ変換器
１２および１３の出力の和を求めてこの和を位相比較器
９に与えるアナログ加算器１１を備えても良い。
【００１０】次に、この実施例の動作を説明する。ＦＭ
波等他の変調方式の干渉波を含む１６ＱＡＭ波は直交検
波器１で電圧制御発振器５からの基準搬送波によって同
期検波され、ＩおよびＱの四値ベースバンド信号に変換
される。このＩおよびＱ信号はＡＤ変換器２および３で
それぞれ６ビット（６列）の二値データに変換される。 この６ビットの二値データ信号を最上位ビット（ＭＳＢ
）から２ビット目までのデータ信号ａ（Ｄ１ 、Ｄ２
）と３ビット目から６ビット目までのデータ信号ｆ（Ｄ
３ 〜Ｄ６ ）とに分けると、データ信号ａ（Ｄ１ 、
Ｄ２ ）は主データ信号に相当し、データ信号ｆ（Ｄ３
〜Ｄ６ ）は誤差データ信号に相当する。このデータ
信号ｆ（Ｄ３ 〜Ｄ６ ）は四値入力信号が本来あるべ
きレベルからどの程度ずれているかを示すもので、この
中に干渉波信号が含まれている。したがって、ＡＤ変換
器２および３のそれぞれの出力は遅延回路１６および１
７にそれぞれ与えられるとともに、データ信号ｆは干渉
波抽出回路６に与えられる。また、ＡＤ変換器２および
３の出力のうちＤ１ およひＤ２ は論理回路４に入り
、ここで電圧制御発振器５を制御する位相制御信号が作
成される。論理回路４の構成および動作については例え
ば特開昭５７−１３１１５１（５７．８．１３）「搬送
波再生回路」に詳述されている。
波等他の変調方式の干渉波を含む１６ＱＡＭ波は直交検
波器１で電圧制御発振器５からの基準搬送波によって同
期検波され、ＩおよびＱの四値ベースバンド信号に変換
される。このＩおよびＱ信号はＡＤ変換器２および３で
それぞれ６ビット（６列）の二値データに変換される。 この６ビットの二値データ信号を最上位ビット（ＭＳＢ
）から２ビット目までのデータ信号ａ（Ｄ１ 、Ｄ２
）と３ビット目から６ビット目までのデータ信号ｆ（Ｄ
３ 〜Ｄ６ ）とに分けると、データ信号ａ（Ｄ１ 、
Ｄ２ ）は主データ信号に相当し、データ信号ｆ（Ｄ３
〜Ｄ６ ）は誤差データ信号に相当する。このデータ
信号ｆ（Ｄ３ 〜Ｄ６ ）は四値入力信号が本来あるべ
きレベルからどの程度ずれているかを示すもので、この
中に干渉波信号が含まれている。したがって、ＡＤ変換
器２および３のそれぞれの出力は遅延回路１６および１
７にそれぞれ与えられるとともに、データ信号ｆは干渉
波抽出回路６に与えられる。また、ＡＤ変換器２および
３の出力のうちＤ１ およひＤ２ は論理回路４に入り
、ここで電圧制御発振器５を制御する位相制御信号が作
成される。論理回路４の構成および動作については例え
ば特開昭５７−１３１１５１（５７．８．１３）「搬送
波再生回路」に詳述されている。
【００１１】次に本発明の特徴である干渉波抽出回路６
について説明する。ＡＤ変換器２および３の出力のうち
ｆ信号はＤＡ変換器１２および１３でアナログ量に変換
された後にアナログ加算器１１で加算され、位相比較器
９に入力される。位相比較器９の他方の入力信号は直交
検波器１′の出力ｉおよびｑ信号を位相シフタ１０を通
すことによって得られる。位相比較器９の出力は低域ろ
波器８で高域ジッタ成分が除去された後に、電圧制御発
振器７を制御する。電圧制御発振器７の周波数帯は入力
１６ＱＡＭ波に含まれている干渉波信号と同じ周波数帯
と同じのものであり、直交検波器１′で電圧制御発振器
７の出力を電圧制御発振器５の基準搬送波によって直交
検波すれば、直交関係にあるｉおよびｑ信号は、入力１
６ＱＡＭ信号から抽出された干渉波であるアナログ加算
器１１の出力と同じ周波数になる。したがって、電圧制
御発振器７、低域ろ波器８、位相比較器９、位相シフタ
および直交検波器１′で構成されるＰＬＬ回路は抽出さ
れた干渉波信号であるアナログ加算器１１の出力に位相
同期し、かつジッタ成分が抑圧された抽出干渉波信号と
してのｉおよびｑ信号を出力することができる。ｉおよ
びｑ信号は最後にＡＤ変換器１４および１５で３ビット
のデータ信号ｄ（Ｄ１ ′〜Ｄ３ ′）にそれぞれ変換
され、干渉波抽出回路６から出力される。ここでは、ｄ
信号は３ビットとしているが特性と回路規模を考慮にい
れてこの前後の値に選ぶこともできる。電圧制御発振器
７の周波数帯は先に述べたように中間周波数帯に選択す
ることができるので、周波数の可変範囲は広くとること
ができる。
について説明する。ＡＤ変換器２および３の出力のうち
ｆ信号はＤＡ変換器１２および１３でアナログ量に変換
された後にアナログ加算器１１で加算され、位相比較器
９に入力される。位相比較器９の他方の入力信号は直交
検波器１′の出力ｉおよびｑ信号を位相シフタ１０を通
すことによって得られる。位相比較器９の出力は低域ろ
波器８で高域ジッタ成分が除去された後に、電圧制御発
振器７を制御する。電圧制御発振器７の周波数帯は入力
１６ＱＡＭ波に含まれている干渉波信号と同じ周波数帯
と同じのものであり、直交検波器１′で電圧制御発振器
７の出力を電圧制御発振器５の基準搬送波によって直交
検波すれば、直交関係にあるｉおよびｑ信号は、入力１
６ＱＡＭ信号から抽出された干渉波であるアナログ加算
器１１の出力と同じ周波数になる。したがって、電圧制
御発振器７、低域ろ波器８、位相比較器９、位相シフタ
および直交検波器１′で構成されるＰＬＬ回路は抽出さ
れた干渉波信号であるアナログ加算器１１の出力に位相
同期し、かつジッタ成分が抑圧された抽出干渉波信号と
してのｉおよびｑ信号を出力することができる。ｉおよ
びｑ信号は最後にＡＤ変換器１４および１５で３ビット
のデータ信号ｄ（Ｄ１ ′〜Ｄ３ ′）にそれぞれ変換
され、干渉波抽出回路６から出力される。ここでは、ｄ
信号は３ビットとしているが特性と回路規模を考慮にい
れてこの前後の値に選ぶこともできる。電圧制御発振器
７の周波数帯は先に述べたように中間周波数帯に選択す
ることができるので、周波数の可変範囲は広くとること
ができる。
【００１２】図１では位相比較器９の入力としてＩ′お
よびＱ′を用いる構成を示しているが、いずれか一方で
も動作させることができる。また、位相比較器９の他方
の入力に設けられている位相シフタ１０は抵抗器加算の
構成とすることができ、その値を変化させることにより
位相を変化させることができる。この位相を変化させる
ことにより抽出干渉信号ｉおよひｑの位相を変化させる
ことができ、デジタル加算器１８および１９入力点での
位相を調整するために用いるが、回路構成によっては不
要になる。その場合は、ｉまたはｑを直接位相比較器９
に入力すれば良い。
よびＱ′を用いる構成を示しているが、いずれか一方で
も動作させることができる。また、位相比較器９の他方
の入力に設けられている位相シフタ１０は抵抗器加算の
構成とすることができ、その値を変化させることにより
位相を変化させることができる。この位相を変化させる
ことにより抽出干渉信号ｉおよひｑの位相を変化させる
ことができ、デジタル加算器１８および１９入力点での
位相を調整するために用いるが、回路構成によっては不
要になる。その場合は、ｉまたはｑを直接位相比較器９
に入力すれば良い。
【００１３】干渉波抽出回路６のｉおよびｑのｄ信号（
Ｄ１ ′〜Ｄ３ ′）は乗算器２０、２１および相関器
２２、２３に入力されるが、図１に示す遅延回路１６、
デジタル加算器１８、乗算器２１、相関器２３で構成さ
れる回路および遅延回路１７、デジタル加算器１９、乗
算器２０、相関器２２で構成される回路の動作は、図２
に示す遅延回路１６、デジタル加算器１８、乗算器２１
、相関器２３で構成される回路の動作と同様である。
Ｄ１ ′〜Ｄ３ ′）は乗算器２０、２１および相関器
２２、２３に入力されるが、図１に示す遅延回路１６、
デジタル加算器１８、乗算器２１、相関器２３で構成さ
れる回路および遅延回路１７、デジタル加算器１９、乗
算器２０、相関器２２で構成される回路の動作は、図２
に示す遅延回路１６、デジタル加算器１８、乗算器２１
、相関器２３で構成される回路の動作と同様である。
【００１４】
【発明の効果】本発明は、以上説明したように、電圧制
御発振器の使用周波数帯に中間周波数帯を選択し、周波
数可変範囲を広くとることができるので、対象干渉波の
周波数変更に対して広い周波数範囲にわたって柔軟に対
応できる効果がある。
御発振器の使用周波数帯に中間周波数帯を選択し、周波
数可変範囲を広くとることができるので、対象干渉波の
周波数変更に対して広い周波数範囲にわたって柔軟に対
応できる効果がある。
【図１】 本発明実施例の構成を示すブロック構成図
。
。
【図２】 従来例の構成を示すブロック構成図。
１、１′直交検波器（ＱＡＭＤＥＴ）
２、３、１４、１５ ＡＤ変換器（ＡＤ）４ 論理
回路（ＬＯＧＩＣ） ５、７ 電圧制御発振器（ＶＣＯ） ６、２５ 干渉波抽出回路 ８ 低域ろ波器（Ｆｓ） ９ 位相比較器（ＰＨＤＥＴ） １０ 位相シフタ（φ） １１ アナログ加算器（＋） １２、１３ ＤＡ変換器（ＤＡ） １６、１７ 遅延回路（ＳＲ） １８、１９ デジタル加算器（＋） ２０、２１ 乗算器（×） ２２、２３ 相関器（×） ２４ 帯域ろ波器（Ｆｂ）
回路（ＬＯＧＩＣ） ５、７ 電圧制御発振器（ＶＣＯ） ６、２５ 干渉波抽出回路 ８ 低域ろ波器（Ｆｓ） ９ 位相比較器（ＰＨＤＥＴ） １０ 位相シフタ（φ） １１ アナログ加算器（＋） １２、１３ ＤＡ変換器（ＤＡ） １６、１７ 遅延回路（ＳＲ） １８、１９ デジタル加算器（＋） ２０、２１ 乗算器（×） ２２、２３ 相関器（×） ２４ 帯域ろ波器（Ｆｂ）
Claims (2)
- 【請求項１】 他方式変調信号が干渉波信号として共
存する直交変調波を基準搬送波で同期検波する検波手段
と、この検波手段で同期検波した直交変調波の同相成分
および直交成分を多値識別して主信号ビットと誤差ビッ
トからなるのデータ列を生成する変換手段と、重み付け
をした抽出干渉波信号をこの変換手段が出力するデータ
列からデジタル減算して主データ信号を再生する干渉補
償手段とを備えたデータ受信装置において、上記抽出干
渉波信号を得る手段は、制御信号によって制御される電
圧制御発振器と、この電圧制御発振器の出力を上記搬送
波で直交検波する直交検波器と、この直交検波器の出力
をデジタル変換して上記抽出干渉波信号を出力するアナ
ログデジタル変換器と、上記検波手段で同期検波した直
交変調波の同相成分および直交成分のうち少なくとも一
方の誤差ビットをアナログ量に変換するデジタルアナロ
グ変換器と、このデジタルアナログ変換器の出力と上記
直交検波器の出力とを位相比較して上記制御信号を生成
する位相比較器とを備えたことを特徴とするデータ受信
装置。 - 【請求項２】 上記デジタルアナログ変換器は、上記
検波手段で同期検波した直交変調波の同相成分および直
交成分の誤差ビットのそれぞれを変換する手段であり、
このデジタルアナログ変換器の出力の和を求めてこの和
を上記位相比較器に与えるアナログ加算器を備えた請求
項１記載のデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3103826A JP2850565B2 (ja) | 1991-04-08 | 1991-04-08 | データ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3103826A JP2850565B2 (ja) | 1991-04-08 | 1991-04-08 | データ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04310040A true JPH04310040A (ja) | 1992-11-02 |
| JP2850565B2 JP2850565B2 (ja) | 1999-01-27 |
Family
ID=14364222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3103826A Expired - Lifetime JP2850565B2 (ja) | 1991-04-08 | 1991-04-08 | データ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850565B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113225140A (zh) * | 2021-04-20 | 2021-08-06 | 中国长江电力股份有限公司 | 一种用于模拟量信号远距离抗电磁干扰传输的模拟量孪生信号接收器 |
-
1991
- 1991-04-08 JP JP3103826A patent/JP2850565B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113225140A (zh) * | 2021-04-20 | 2021-08-06 | 中国长江电力股份有限公司 | 一种用于模拟量信号远距离抗电磁干扰传输的模拟量孪生信号接收器 |
| CN113225140B (zh) * | 2021-04-20 | 2022-09-16 | 中国长江电力股份有限公司 | 一种用于模拟量信号远距离抗电磁干扰传输的模拟量孪生信号接收器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850565B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5903194A (en) | Digital phase modulation of frequency synthesizer using modulated fractional division | |
| US5134634A (en) | Multilevel quadrature amplitude demodulator capable of compensating for a quadrature phase deviation of a carrier signal pair | |
| JPH11331300A (ja) | 復調装置 | |
| US6127897A (en) | Zero-crossing detection type clock recovery circuit operated at symbol rate | |
| US6512473B2 (en) | Clock synchronizing circuit | |
| US4891598A (en) | Variable bit rate clock recovery circuit | |
| KR100441196B1 (ko) | 연속 위상 직교 진폭 변조 및 복조 장치 | |
| JPH04310040A (ja) | データ受信装置 | |
| US5500877A (en) | Receiver for a superpose modulated signal | |
| JP2570126B2 (ja) | 復調装置 | |
| JP3369291B2 (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JPH0761089B2 (ja) | 誤差信号相関検出回路 | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP2705363B2 (ja) | 自動干渉除去装置 | |
| JPH03254256A (ja) | 多値数可変変復調器 | |
| JPH03205940A (ja) | ディジタル復調器 | |
| JP2540982B2 (ja) | ディジタル復調装置 | |
| JPH07193609A (ja) | デジタル位相同期ループ回路 | |
| GB2410407A (en) | Digital FSK transmitter containing a quadrature modulator | |
| JP2545882B2 (ja) | データ再生装置 | |
| JPH0678009A (ja) | デジタル変調波の搬送波再生回路 | |
| JP3550235B2 (ja) | バースト受信遅延検波回路 | |
| JPS6048648A (ja) | 搬送波再生回路 | |
| JPH0998198A (ja) | ディジタル信号復調装置 | |
| JP2808861B2 (ja) | 復調装置 |