JPH0761089B2

JPH0761089B2 - 誤差信号相関検出回路

Info

Publication number: JPH0761089B2
Application number: JP59118082A
Authority: JP
Inventors: 英明松江; 武弘村瀬
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1984-06-11
Filing date: 1984-06-11
Publication date: 1995-06-28
Anticipated expiration: 2010-06-28
Also published as: JPS60263534A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はコスタス法を用いた直交振幅変調方式における
搬送波再生制御回路、またはトランスバーサルフィルタ
を用いた自動波形等化器、交差偏波間干渉補償器のタッ
プ重み制御回路等に用いる誤差信号相関検出回路に関す
るものである。

（従来の技術）従来技術の一例として、16QAM搬送波再生回路について
考える。第１図に示すような同相および直交成分の４値
信号ベースバンド波形を３ビットのA/D変換器に通すこ
とにより、第１ビット目（最上位ビット）が識別信号の
極性を表わし、また第３ビット目が誤差信号の極性を表
わしている。そして、第２図に示すように、同相成分の
識別信号の極性と直交成分の誤差信号の極性との相関を
とる排他的論理和回路６（または、直交成分の識別信号
の極性と同相成分の誤差信号の極性との相関をとる排地
的反転論理和回路７）の出力信号に対し、積分するため
のループフィルタ８を通すことによりVCO制御信号を得
ていた。

また、第３図に16QAM信号を対象としたトランスバーサ
ルフィルタを用いた自動波形等化器タップ重み制御回路
の一例を示す。第１図の同相（または直交）成分の識別
信号の極性11および同相（または直交）成分の誤差信号
の極性12を入力し、クロック周期分遅延する遅延回路13
〜20を通し、相関をとる排他的論理和回路21〜27を経
て、積分器28〜34に入力され、その出力がタップ重み制
御信号となる。第４図に積分器の一例を示す。第２図お
よび第３図の構成では、同期保持時および同期引込み
時、または識別信号の大小、誤差信号の大小に無関係に
同一の時定数を有する積分器を利用しているため同期保
持時、誤差信号が小のときには時定数を大きくして制御
精度を向上させ、同期引込時、誤差信号が大のときには
時定数を小さくして引込み時間を短縮するという操作が
できなかつた。

（発明の課題）本発明は上記問題を改善することを目的とし、識別信号
の大小および誤差信号の大小をモニタし、その情報によ
り積分器の時定数を可変できる誤差信号相関検出回路を
提供するものである。

（発明の構成および作用）本発明の１実施例として、16QAM信号をとり上げて説明
する。第５図に示すように、16QAMの復調信号である４
値信号に対し、例えば５ビットのA/D変換器で識別す
る。その結果、上位２ビット（Path1,Path2）は識別信
号となり、上位３ビットから５ビットまで（Path3,Path
4,Path5）は誤差信号を表わす。ここでPath3は誤差の方
向を、またPath4およびPath5の２ビットは誤差の量を表
わしている。すなわち第６図に示すように第3Pathと第4
Pathの排他的論理和をとり、それを第Path4′とし、ま
た、第3Pathと第5Pathは排他的論理和をとり、それを第
Path5′とすると第Path4′と第Path5′で誤差の大きさ
を2²＝４段階に区別することができる。従つてこの２ビ
ットを入力信号とし、２ビットのD/A変換器を通すこと
によりアナログ信号に変換し、この情報を用いて積分器
の時定数を可変する。すなわち第７図に示すようにD/A
変換器出力信号により積分器を構成する容量可変のコン
デンサを制御する（可変抵抗素子により抵抗値を制御し
たも同様に積分器の時定数は可変できる）。

特許請求の範囲１の実施例として16QAM搬送波再生回路
をとり上げて説明する。第８図にその回路構成を示す。
16QAM信号40を入力し、直交位相検波器41,41′を通り同
相成分および直交成分のベースバンド信号を得る。それ
ぞれ高調波除去フィルタ42,42′を通り５ビットのA/D変
換器43,43′により識別される。同相および直交成分に
ついてPath3とPath4およびPath3とPath5の排他的論理和
をとる回路46,47,49,50を通り、それぞれ２ビットのD/A
変換器51,52に入力する。その出力をアナログ的に加算
し、積分器53の時定数を可変するための容量を制御す
る。ここで同期はずれの場合が誤差の量は最も大きくな
る。このときは、同期引込み時間を小さくするため積分
器の時定数を小さくする必要があり、コンデンサの容量
を小くする。一方誤差の量が小い程、積分器の時定数を
大きくし、より高精度な制御を行うように、誤差の量に
応じて積分器の時定数を自動的に切替える。搬送波位相
誤差信号は従来と同様に、同相成分の識別信号の極性と
直交成分の誤差信号の極性との相関をとることにより実
現できる。

特許請求の範囲２の実施例として、16QAM方式用トラン
スバーサルフィルタを用いた自動波形等化器、交差偏波
間干渉補償器のタップ重み制御回路をとり上げて説明す
る。第９図に、その回路構成を示す。同相成分について
識別信号の極性60および誤差信号の極性61を入力信号と
し、（直交成分の識別信号の極性および誤差信号の極
性、または同相成分の識別信号の極性および直交成分の
誤差信号の極性、または直交成分の識別信号の極性およ
び同相成分の誤差信号の極性についても同様）クロック
周期分遅延する遅延回路64〜71を通し、各タイムスロッ
ト間で相関をとる回路72〜78を通しそれぞれ積分器94〜
100に入力する。一方、誤差信号の大きさを示すPath4′
およびPath5′を62および63番端子に入力する。それぞ
れ、クロック周期分遅延する回路79〜86を通し、それぞ
れ、２ビット入力D/A変換器87〜93に入力し、その出力
信号により積分器の時定数を制御する。すなわち誤差が
大の場合、時定数を小くし、制御速度を高くして収束性
を向上させる。一方、誤差が小の場合、時定数を大きく
し、制御精度を向上させるように、誤差信号の大きさに
応じて積分器の時定数を自動的に切替える。

上記の二例について、一般に誤差を大きさをモニタする
ビット数が（Ｊ−Ｎ）ビットの場合、時定数は2^(J-N)段
階に可変できる。

また、64QAM,265QAM等、多値数が増えた場合についても
二例と同様にして適要可能である。

また、クロック再生回路についても同様に前記の例が適
要できる。

（発明の効果）以上述べたように、本発明による誤差信号相関検出回路
は誤差信号の量に応じ、積分器の時定数が可変できるた
め誤差信号の量が大の場合には積分器の時定数を小さく
することにより同期引込み範囲が拡大でき、制御の収束
性を向上できる。また、誤差信号の量が小の場合には積
分器の時定数を大にすることにより制御精度が向上でき
る。従つて、全体として特性と向上を可能にする搬送波
再生回路、タップ重み制御回路等の誤差信号相関検出回
路を実現できる。

【図面の簡単な説明】

第１図は従来の方式による４値信号の識別を示す図、第
２図と第３図は従来の誤差信号検出回路、第４図は従来
の積分器、第５図は本発明の方式による４値信号の識別
結果を示す図、第６図は本発明の動作の説明図、第７図
は本発明に適用される積分器の構成例、第８図は本発明
による誤差信号検出回路、第９図は本発明による別の誤
差信号検出回路である。１……16QAM信号入力端子、2,2′……直交位相検波器、
3,3′……低域通過フィルタ、4,4′……識別器、5,5′
……変換タイミング入力端子、６……排他的論理和回
路、７……排他的反転論理和回路、８……ループフィル
タ（積分器）、９……VCO、10……90゜移相器、11……
識別信号の極性入力端子、12……誤差信号の極性入力端
子、13〜20……クロック周期遅延回路、21〜27……排他
的論理和回路、28〜34……積分器、40〜16QAM信号入力
端子、41,41′……直交位相検波器、42,42′……低域通
過フィルタ、43,43′……識別器、44,44′……変換タイ
ミング、45,46,47,49,50……排他的論理和回路、48……
排他的反転論理和回路、51,52……D/A変換器、53…積分
器、54……VCO、55……90゜移相器、60……識別信号の
極性入力端子、61……誤差信号の極性入力端子、61,62
……誤差信号の量を表わすビット入力端子、64〜71,79
〜86……クロック周期遅延回路、72〜78……排他的論理
和回路、87〜93……D/A変換器、94〜100……積分器。

Claims

【特許請求の範囲】

【請求項１】多値直交振幅変調波を制御発振器の出力に
従つて直交位相検波する手段と、その出力の同相成分及
び直交成分について2^N値（Ｎは整数）のベースバンド信
号を入力信号としてＪビット（ＪはＪ≧Ｎ＋２を満足す
る整数）のディジタル信号を提供するA/D変換器と、同
相成分又は直交成分の識別信号Ｎビットと直交成分又は
同相成分の誤差信号（Ｊ−Ｎ）ビットとの相関から制御
信号を与える排他的論理和回路と、該制御信号に従つて
前記制御発振器を制御する制御回路とを有する誤差信号
相関検出回路において、該制御回路がＮビットの識別信
号及び（Ｊ−Ｎ）ビットの誤差信号の少なくとも一方に
より時定数が変化する積分器をふくむことを特徴とする
誤差信号相関検出回路。
【請求項２】複数の2^N値（Ｎは整数）の多値信号を入力
しＪビット（ＪはＪ≧Ｎ＋２を満足する整数）のディジ
タル信号を提供する複数のA/D変換器と、その出力のう
ちのＮビットの識別信号及び同一又は別のA/D変換器に
よる（Ｊ−Ｎ）ビットの誤差信号を一定時間Ｔの整数倍
遅延する遅延回路と、各々独立に遅延された識別信号及
び誤差信号の相関をとる排他的論理和回路と、その出力
に従つてタップ重みを制御する制御回路とを有する誤差
信号相関検出回路において、該制御回路がＮビットの識
別信号及び（Ｊ−Ｎ）ビットの誤差信号の少なくとも一
方により時定数が変化する積分器をふくむことを特徴と
する誤差信号相関検出回路。