JPH04310164A - 情報処理装置の主記憶装置 - Google Patents
情報処理装置の主記憶装置Info
- Publication number
- JPH04310164A JPH04310164A JP3075490A JP7549091A JPH04310164A JP H04310164 A JPH04310164 A JP H04310164A JP 3075490 A JP3075490 A JP 3075490A JP 7549091 A JP7549091 A JP 7549091A JP H04310164 A JPH04310164 A JP H04310164A
- Authority
- JP
- Japan
- Prior art keywords
- length
- dummy write
- request signal
- bus
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置の主記憶
装置に関し、特に主記憶部が書込み，読み出しが可能な
ダイナミックＲＡＭ等で構成され、正常動作を保障する
ためのダミーライト（予備書き込み）が必要な情報処理
装置の主記憶装置に関する。
装置に関し、特に主記憶部が書込み，読み出しが可能な
ダイナミックＲＡＭ等で構成され、正常動作を保障する
ためのダミーライト（予備書き込み）が必要な情報処理
装置の主記憶装置に関する。
【０００２】
【従来の技術】従来、この種の情報処理装置の主記憶装
置は、第３図に示すように、主記憶装置１の主記憶部２
ｂへダミーライトをする場合、中央処理装置５が共通バ
ス４を介し、主記憶装置１ｂへ転送方向，転送長を示す
コマンド・アドレス２２を出力し、そのコマンド・アド
レス２２を主記憶制御部３ｂが受診し、主記憶部２ｂへ
共通バス４を介してデータの書き込み（以後、メモリ・
アクセスと記す）を行っていた。
置は、第３図に示すように、主記憶装置１の主記憶部２
ｂへダミーライトをする場合、中央処理装置５が共通バ
ス４を介し、主記憶装置１ｂへ転送方向，転送長を示す
コマンド・アドレス２２を出力し、そのコマンド・アド
レス２２を主記憶制御部３ｂが受診し、主記憶部２ｂへ
共通バス４を介してデータの書き込み（以後、メモリ・
アクセスと記す）を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の情報処
理装置の主記憶装置は、ダミーライトのメモリ・アクセ
スにデータ転送長制限を有する共通バスを使用している
ので、主記憶部の容量が増えるほどメモリ・アクセスの
回数が増え、バス使用時間が長くなるという問題点があ
る。
理装置の主記憶装置は、ダミーライトのメモリ・アクセ
スにデータ転送長制限を有する共通バスを使用している
ので、主記憶部の容量が増えるほどメモリ・アクセスの
回数が増え、バス使用時間が長くなるという問題点があ
る。
【０００４】
【課題を解決するための手段】本発明の情報処理装置の
主記憶装置は、中央処理装置から共通バスを介して出力
されたダミーライトコマンドを受信し、ダミーライトの
実行を開始させるダミーライト開始手段と、前記ダミー
ライト開始手段により、バス使用中信号出力要求信号を
出力するバス使用中信号出力要求信号出力手段と、前記
ダミーライトコマンドと同時に出力されたダミーライト
実施転送長を示すレングスを格納するレングス格納手段
と、前記バス使用中信号出力要求信号を受信して前記共
通バスにバス使用中信号を出力するバス使用中信号出力
手段と、前記レングス格納手段に格納されている前記ダ
ミーライト実施転送長を示すレングスにより、主記憶制
御部に主記憶部へのデータ書き込み要求信号を出力する
データ書き込み要求信号出力手段と、前記データ書き込
み要求信号を受信し、前記主記憶部へデータ書き込み制
御信号を出力するデータ書き込み制御信号出力手段と、
前記レングス格納手段に格納されている前記ダミーライ
ト実施転送長を示すレングスにより、アドレス作成要求
信号を出力するアドレス作成要求信号出力手段と、前記
レングス格納手段に格納されている前記ダミーライト実
施転送長を示すレングスにより、データ出力要求信号を
出力するデータ出力要求信号出力手段と、前記アドレス
作成要求信号を受信して前記主記憶部へアドレス最下位
からアドレスを出力するアドレス作成手段と、前記デー
タ出力要求信号を受信し、前記主記憶部にデータを作成
して出力するデータ作成手段と、前記アドレス作成手段
と前記データ作成手段とからダーミーライト実行分のレ
ングスダウン要求信号を出力するレングスダウン要求信
号出力手段と、前記レングスダウン要求信号を受信し、
前記レングス格納手段に格納されているダミーライト実
施転送長を示すレングスをダミーライト実行分だけ減ら
すレングスカウント手段と、前記レングス格納手段に格
納されているダミーライト実施転送長を示すレングスが
「０」になったら、バス使用終了信号を出力するバス使
用終了信号出力手段と、前記バス使用終了信号を受信す
ると、前記バス使用中信号出力手段にバス使用中信号の
出力を停止させるバス使用中信号出力停止手段と、前記
バス使用中信号出力停止手段によりダミーライトを終了
させるダミーライト終了手段とを有している。
主記憶装置は、中央処理装置から共通バスを介して出力
されたダミーライトコマンドを受信し、ダミーライトの
実行を開始させるダミーライト開始手段と、前記ダミー
ライト開始手段により、バス使用中信号出力要求信号を
出力するバス使用中信号出力要求信号出力手段と、前記
ダミーライトコマンドと同時に出力されたダミーライト
実施転送長を示すレングスを格納するレングス格納手段
と、前記バス使用中信号出力要求信号を受信して前記共
通バスにバス使用中信号を出力するバス使用中信号出力
手段と、前記レングス格納手段に格納されている前記ダ
ミーライト実施転送長を示すレングスにより、主記憶制
御部に主記憶部へのデータ書き込み要求信号を出力する
データ書き込み要求信号出力手段と、前記データ書き込
み要求信号を受信し、前記主記憶部へデータ書き込み制
御信号を出力するデータ書き込み制御信号出力手段と、
前記レングス格納手段に格納されている前記ダミーライ
ト実施転送長を示すレングスにより、アドレス作成要求
信号を出力するアドレス作成要求信号出力手段と、前記
レングス格納手段に格納されている前記ダミーライト実
施転送長を示すレングスにより、データ出力要求信号を
出力するデータ出力要求信号出力手段と、前記アドレス
作成要求信号を受信して前記主記憶部へアドレス最下位
からアドレスを出力するアドレス作成手段と、前記デー
タ出力要求信号を受信し、前記主記憶部にデータを作成
して出力するデータ作成手段と、前記アドレス作成手段
と前記データ作成手段とからダーミーライト実行分のレ
ングスダウン要求信号を出力するレングスダウン要求信
号出力手段と、前記レングスダウン要求信号を受信し、
前記レングス格納手段に格納されているダミーライト実
施転送長を示すレングスをダミーライト実行分だけ減ら
すレングスカウント手段と、前記レングス格納手段に格
納されているダミーライト実施転送長を示すレングスが
「０」になったら、バス使用終了信号を出力するバス使
用終了信号出力手段と、前記バス使用終了信号を受信す
ると、前記バス使用中信号出力手段にバス使用中信号の
出力を停止させるバス使用中信号出力停止手段と、前記
バス使用中信号出力停止手段によりダミーライトを終了
させるダミーライト終了手段とを有している。
【０００５】
【実施例】本発明について図面を参照して説明する。図
１は、本発明の一実施例のブロック図、図２は図１のダ
ミーライト制御部のブロック図である。ダミーライト実
行時、中央処理装置５が共通バス４にダミーライトコマ
ンド２５ａおよびダミーライト実施転送長を示すレング
ス（以後、ダミーライト実施レングスと記す）２５ｂを
出力する。主記憶装置１ａは、ダミーライト制御部７の
コマンド認識部８にダミーライトコマンド２５ａを入力
し、ダミーライト制御部７のレングスカウント部９にダ
ミーライト実施レングス２５ｂを格納する。コマンド認
識部８は、ダミーライトコマンド２５ａを受信すると、
バス使用中出力部１２にバス使用中信号出力要求信号１
７を出力する。バス使用中出力部１２は、バス使用中信
号出力要求信号１７を受信すると、共通バス４に周辺装
置６に通知するためバス使用中信号２１を出力する。
１は、本発明の一実施例のブロック図、図２は図１のダ
ミーライト制御部のブロック図である。ダミーライト実
行時、中央処理装置５が共通バス４にダミーライトコマ
ンド２５ａおよびダミーライト実施転送長を示すレング
ス（以後、ダミーライト実施レングスと記す）２５ｂを
出力する。主記憶装置１ａは、ダミーライト制御部７の
コマンド認識部８にダミーライトコマンド２５ａを入力
し、ダミーライト制御部７のレングスカウント部９にダ
ミーライト実施レングス２５ｂを格納する。コマンド認
識部８は、ダミーライトコマンド２５ａを受信すると、
バス使用中出力部１２にバス使用中信号出力要求信号１
７を出力する。バス使用中出力部１２は、バス使用中信
号出力要求信号１７を受信すると、共通バス４に周辺装
置６に通知するためバス使用中信号２１を出力する。
【０００６】レングスカウント部９に格納されたダミー
ライト実施レングス２５ｂは、残レングス１６としてコ
マンド認識部８に出力される。コマンド認識部８は、主
記憶制御部３ａへデータ書き込み要求信号１３を出力し
、アドレス作成部１０へアドレス作成要求信号１５を出
力し、同時にデータ作成部１１にデータ出力要求信号２
３を出力する。
ライト実施レングス２５ｂは、残レングス１６としてコ
マンド認識部８に出力される。コマンド認識部８は、主
記憶制御部３ａへデータ書き込み要求信号１３を出力し
、アドレス作成部１０へアドレス作成要求信号１５を出
力し、同時にデータ作成部１１にデータ出力要求信号２
３を出力する。
【０００７】主記憶制御部３ａは、データ書き込み要求
信号１３を受信すると、主記憶部２ａへデータ書き込み
制御信号２０を出力する。アドレス作成部１０は、アド
レス作成要求信号１５を受信すると、主記憶部２ａへア
ドレス最下位からアドレス１８を出力する。データ作成
部１１は、データ出力要求信号２３を受信すると主記憶
部２ａへデータ１９を出力する。
信号１３を受信すると、主記憶部２ａへデータ書き込み
制御信号２０を出力する。アドレス作成部１０は、アド
レス作成要求信号１５を受信すると、主記憶部２ａへア
ドレス最下位からアドレス１８を出力する。データ作成
部１１は、データ出力要求信号２３を受信すると主記憶
部２ａへデータ１９を出力する。
【０００８】コマンド認識部８は、レングスカウント部
９にレングス転送分（ダミーライト実行分）のレングス
ダウン要求信号１４を出力し、レングスカウント部９は
その要求に従い、レングスカウント部９に格納されてい
るレングスを減らす。残レングス１６が「０」になった
ら、バス使用中出力部１２へバス使用終了信号２４を出
力する。バス使用中出力部１２は、そのバス使用終了信
号２４を受信すると、共通バス４にバス使用中信号２１
の出力を止めダミーライトを終了させる。
９にレングス転送分（ダミーライト実行分）のレングス
ダウン要求信号１４を出力し、レングスカウント部９は
その要求に従い、レングスカウント部９に格納されてい
るレングスを減らす。残レングス１６が「０」になった
ら、バス使用中出力部１２へバス使用終了信号２４を出
力する。バス使用中出力部１２は、そのバス使用終了信
号２４を受信すると、共通バス４にバス使用中信号２１
の出力を止めダミーライトを終了させる。
【０００９】
【発明の効果】以上説明したように本発明は、主記憶装
置にダミーライト制御部を追加することにより、ダミー
ライト実施時間を高速化できる効果がある。
置にダミーライト制御部を追加することにより、ダミー
ライト実施時間を高速化できる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図１のダミーライト制御部のブロック図である
。
。
【図３】従来例のブロック図である。
１ａ 主記憶装置
２ａ 主記憶部
３ａ 主記憶制御部
４ 共通バス
５ 中央処理装置
６ 周辺装置
７ ダミーライト制御部
８ コマンド認識部
９ レングスカウント部
１０ アドレス作成部
１１ データ作成部
１２ バス使用中出力部
１３ データ書き込み要求信号
１４ レングスダウン要求信号
１５ アドレス作成要求信号
１６ 残レングス
１７ バス使用中信号出力要求信号１８
アドレス １９ データ ２０ データ書き込み制御信号 ２１ バス使用中信号 ２３ データ出力要求信号 ２４ バス使用終了信号 ２５ａ ダミーライトコマンド
アドレス １９ データ ２０ データ書き込み制御信号 ２１ バス使用中信号 ２３ データ出力要求信号 ２４ バス使用終了信号 ２５ａ ダミーライトコマンド
Claims (1)
- 【請求項１】 中央処理装置から共通バスを介して出
力されたダミーライトコマンドを受信し、ダミーライト
の実行を開始させるダミーライト開始手段と、前記ダミ
ーライト開始手段により、バス使用中信号出力要求信号
を出力するバス使用中信号出力要求信号出力手段と、前
記ダミーライトコマンドと同時に出力されたダミーライ
ト実施転送長を示すレングスを格納するレングス格納手
段と、前記バス使用中信号出力要求信号を受信して前記
共通バスにバス使用中信号を出力するバス使用中信号出
力手段と、前記レングス格納手段に格納されている前記
ダミーライト実施転送長を示すレングスにより、主記憶
制御部に主記憶部へのデータ書き込み要求信号を出力す
るデータ書き込み要求信号出力手段と、前記データ書き
込み要求信号を受信し、前記主記憶部へデータ書き込み
制御信号を出力するデータ書き込み制御信号出力手段と
、前記レングス格納手段に格納されている前記ダミーラ
イト実施転送長を示すレングスにより、アドレス作成要
求信号を出力するアドレス作成要求信号出力手段と、前
記レングス格納手段に格納されている前記ダミーライト
実施転送長を示すレングスにより、データ出力要求信号
を出力するデータ出力要求信号出力手段と、前記アドレ
ス作成要求信号を受信して前記主記憶部へアドレス最下
位からアドレスを出力するアドレス作成手段と、前記デ
ータ出力要求信号を受信し、前記主記憶部にデータを作
成して出力するデータ作成手段と、前記アドレス作成手
段と前記データ作成手段とからダーミーライト実行分の
レングスダウン要求信号を出力するレングスダウン要求
信号出力手段と、前記レングスダウン要求信号を受信し
、前記レングス格納手段に格納されているダミーライト
実施転送長を示すレングスをダミーライト実行分だけ減
らすレングスカウント手段と、前記レングス格納手段に
格納されているダミーライト実施転送長を示すレングス
が「０」になったら、バス使用終了信号を出力するバス
使用終了信号出力手段と、前記バス使用終了信号を受信
すると、前記バス使用中信号出力手段にバス使用中信号
の出力を停止させるバス使用中信号出力停止手段と、前
記バス使用中信号出力停止手段によりダミーライトを終
了させるダミーライト終了手段とを有することを特徴と
する情報処理装置の主記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075490A JPH04310164A (ja) | 1991-04-09 | 1991-04-09 | 情報処理装置の主記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075490A JPH04310164A (ja) | 1991-04-09 | 1991-04-09 | 情報処理装置の主記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04310164A true JPH04310164A (ja) | 1992-11-02 |
Family
ID=13577780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3075490A Pending JPH04310164A (ja) | 1991-04-09 | 1991-04-09 | 情報処理装置の主記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04310164A (ja) |
-
1991
- 1991-04-09 JP JP3075490A patent/JPH04310164A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628246A (ja) | 記憶装置 | |
| JPH0798663A (ja) | 非同期ｉ／ｏ制御方式 | |
| JPH04310164A (ja) | 情報処理装置の主記憶装置 | |
| JP2669911B2 (ja) | Ｄｍａコントローラおよび情報処理システム | |
| JP2826780B2 (ja) | データ転送方法 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JPH06103026A (ja) | メモリシステム | |
| JP3491335B2 (ja) | 情報転送装置 | |
| JP2570271B2 (ja) | 半導体メモリ制御装置 | |
| JP3259095B2 (ja) | データ転送方法 | |
| JPS61131033A (ja) | リングバツフアの制御方式 | |
| JP2822414B2 (ja) | デュアルポートメモリ | |
| JPH04315892A (ja) | デュアルポートｒａｍ | |
| JPS5818652B2 (ja) | ブラウン管表示制御装置 | |
| JPS6386057A (ja) | 演算処理装置 | |
| JPH09297730A (ja) | バスを介したデータ転送方法およびバスマスタ制御装置 | |
| JPH09259074A (ja) | メモリーアクセス回路 | |
| JPH0769885B2 (ja) | デ−タ転送装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH02304651A (ja) | データ処理装置 | |
| JPS62233863A (ja) | 記憶装置 | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 | |
| JPH01196654A (ja) | データバッファ装置 | |
| JPH01111255A (ja) | データ転送方式 | |
| JPH04243459A (ja) | ダブルバッファ制御方式 |