JPH01196654A - データバッファ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、たとえば複数のバスを介して高速で入力され
るデータを、入力された順番で任意の方向に出力するた
め一元的なＦＩＦＯ処理を行うデータバッファ装置に関
するものである。

（従来の技術） 独立した２本のバスより、双方向から入力されたデータ
に対して高速のＦＩＦＯ処理を行うデータバッファ装置
においては、入力される方向に対して個別にバッファを
設けることが考えられる。

しかしたがらこの場合、双方向から入力されるデータに
対して、入力された順序で任意の方向に出力するため一
元的なキュー管理を行うためには、入力される方向で区
別された複数のバッファの管、理を集中的かつ同時に行
わなければならず、バッファ管理機構が非常に複雑なも
のとなる。

（発明が解決しようとする課題） このように−数的に考えられるデータバッファ装置での
双方向に対する一元的なＦＩＦＯ処理は、バ”／ファ管
理機構の複雑さの点で問題がある。

本発明はこのような問題点に檻みてなされたものでその
目的とすることころは、二つの独立したバスに対して双
方向からデータの入力が可能であり、しかもＦｆｉなバ
ッファ管理機格が不要でかつ入力順に任意の方向に高速
のデータ出力が行えるデータバッファ装置を提供するこ
とにある。

［発明の構成］ （課題を解決するための手段） 前記目的を達成するために本発明は、独立した２本のバ
ス上のデータを同一メモリ上のそれぞれ異なる領域に記
憶する記憶手段と、アクセスするバスを切換える切換手
段と、前記記憶手段に記憶されたデータの記憶領域種別
と出力されるべきバスの粍類とデータ長とに関する情報
を記憶しこの情報に基づいて前記記憶手段に記憶される
データの読出しの制御を行う制御手段とを具備している
。

（作　用） 前記記憶手段にデータが書込まれるときには、まず切換
手段によって書込みを行うバスが選択され、選択された
バス上のデータが記憶手段の第１の領域に書込まれる。

一方、異なるバス上のデータが書込まれるときには、切
換手段によって書込みを行うバスが切換えられ、切換え
られたバス上のデータが記憶手段の第２の領域に書込ま
れる。

また、このように記憶手段にデータが書込まれると、制
御手段には記憶されたデータの記憶領域種別に出力光の
バスとデータ長とに関する情報が記憶される。

前記記憶手段からデータを読出す場合には、制御手段は
その内部の記憶部から先に記憶した記憶領域種別と出力
光のバスとデータ長とを読取る。

そして記憶領域種別情報から記憶手段のうちの２つの領
域のうち一方を選択して次に出力すべきバッファアドレ
スを得てその領域からデータ要分のデータを読取り、出
力すべきバスに送り出す。

（実施例） 以下、図面に基づいて本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例に係るデータバッファ装置の
構成を示すブロック図である。

同図に示されるようにこのデータバッファ装置はバス１
．３、ＤＭＡ制御部５．７、外部装置９．１１、バッフ
ァ１３、セレクタ１５、バッファ制御部１７からなる。

バス１．３はそれぞれ独立したバスである。ＤＭＡ制御
部５．７はそれぞれ外部装置９．１１からバッファ１３
への転送要求を受けるとＤＭＡ処理を行う。バッファ１
３はバス１．３上のデータを４を込みまたバッファ１３
に記憶されたデータをバス１．３上に出力する。第２図
はこのバッファ１３上のメモリの説明図である。同図に
示されるようにこのバッファ１３上のメモリは、バス１
から入力されるデータを記憶する第１の領域１９と、バ
ス３から入力されるデータを記憶する第２の領域２１と
入力ポインタ２７．２９と出力ポインタ２３．２５とか
らなる。また、符号２３．２５はそれぞれ第１の領域１
９、第２の領域２１の次に読出すべきデータを示す出力
ポインタを表し、符号２７．２９は第１の領域１９、第
２の領域２１の次に書込まれるべきデータを示す入力ポ
インタを表す、なお、同図の状態では、第１の領域１９
にはａ４バイトのデータとａ２バイトのデータとａ１バ
イトのデータが記憶されており、出力ポインタ２３によ
って次に読出されるべきデータがａ４バイトのデータで
あり、また入力ポインタ２７によって第１の領域１９に
次に書込まれるデータはａ１バイトのデータの次に書込
まれることになる。また、第２の領域２１においても同
様に出力ポインタ２５、入力ポインタ２９によって次に
読出されるべきデータと次に書込まれるべきデータの書
込み場所とが指定される。

セレクタ１５はバッファ制御部１７の指令に基づいてバ
ス１．３のうちアクセスすべきバスを選択する。バッフ
ァ制御部１７は内部に入力ポインタ３３と出力ポインタ
３１とＦＩＦＯテーブルを有している。このＦＩＦＯテ
ーブルにバッファ１３に記憶されたデータの出力される
べきバスの種類とデータ長に関する情報を記憶しており
、この情報に基づいてバッファ１３に記憶されたデータ
の読出し制御を行う、第３図はバッファ制御部１７内の
ＦＩＦＯテーブルを示すもので、同図に示されるように
、ＦＩＦＯテーブルにはデータの出力されるべきバスの
８Ｍすなわち転送方向種別とデータ長とが記憶される。

また、符号３１．３３はＦＩＦＯテーブルの出力ポイン
タおよび入力ポインタを示す、なお、同図に示す状態で
は、出力ポインタ３１がデータ長ａ５の部分を指してい
ることからバッファ１３から読出されるべきデータはバ
ス３に出力されデータ長ａ５のデータであることがわか
る。また入力ポインタ３３によってバッファ１３に新た
にデータが書込まれれば次のアドレスに転送方向種別と
データ長とが書込まれる。

次に、このように構成されたデータバッファ装置の動作
について説明する。

バッファ制御部１７は、バッファ１３への書き込み要求
を外部装置９．１１から受けない場合は、バッファ１３
からの読み出し処理をくり返す。

ＤＭＡ制御部５はバッファ制御部１７に転送要求を伝え
、バッファ制御部１７はバッファ１３からの読み出し処
理を中断し、セレクタ１５を操作してバス１をアクセス
可能にして、バッファ１３への書き込み処理を開始する
。そして外部装７Ｌ９からデータがＤＭＡ制御部５によ
ってバッファ１３の第１の領域１９に書込まれる。この
場合書込まれるデータは入力ポインタ２７の示すアドレ
スから書込みが終了すると転送終了の信号が外部装置９
からバッファ制御部１７に伝えられる。ただし外部装置
９がメモリ等の場合で転送データ数が予め決っている場
合にはＤＭＡ制御部５がバッファ制御部１７に転送終了
を通知する。バッファ制御部１７は内部のＦＩＦＯテー
ブル−に先程バッファ１３に書込まれたデータのデータ
長ａｏと読み出すべきバスの種別を書き込む、たとえば
、外部装置９から外部装置１１にデータを転送する場合
にはバスの種別「３」を書き込み、外部装置１１から外
部装置９にもどされる場合には「１」を書き込む、この
書込むべきＦＩＦＯテーブルの位置は入力ポインタ３３
によって示されている。またバッファ１３においては第
１の領域１９にａｏバイトのデータが書込まれるので入
力ポインタ２７が所定の量だけインクリメントされる。

ただし入力ポインタ３３および２７が既定の最大値を超
えている場合にはそれぞれの先頭番地に戻る。

その後バッファ制御部１７は読み出し処理操作に戻り外
部装置９（ｉなは１１）からの転送要求があれば上述と
同様の動作を行う。

次にバッファ１３からデータを読出ず場合の動作につい
て説明する。

バッファ制御部１７はＦＩＦＯテーブルにおける出力ポ
インタ３１により次の出力すべきバスの種別とデータ長
とを読取る。そして、たとえば第３図においてデータ長
ａ５のデータが出力ポインタ３１によって示されており
、このデータの出力バス種別が「３」となっているので
、バッファ制御部１７はセレクタ１５を制御してバス３
をアクセス可能にする０次にバッファ制御部１７はＦＩ
ＦＯテーブルにあるデータ長ａ５をＬＩＭＡ制御部７に
通知しＤＭＡｆｌｉＩ制御部７に対して起動要求を行う
、そして出力ポインタ３１をインクリメントしデータ長
ａ４の位置を指すようにする。

ＤＭＡ制御部７はバス３の制御権を獲得しバッファ１３
の第２の領域２１からデータを読取る。

この場合第２の領域２１においては出力ポインタ２５が
ａ５バイトのデータの先頭の位置を示しているので、こ
の位置からデータの読み出しが行われる。また、ＤＭＡ
制御部７にはＦＩＦＯテーブルのデータ長ａ５が伝えら
れているので、第２の領域２１において出力ポインタ２
５が示ず位置からａ５５バイトのデータを読出しこれを
バス３に送出する。ＤＭＡ制御部７はデータの転送終了
後にバッファ制御部１７にデータの読み出し終了を通知
する。そしてデータの読取りが終了するとバッファ制御
部によって第２の領域２１の出力ポインタ２５がａ３バ
イトのデータの先頭の位置までインクリメントされる。

またＦＩＦＯデープルにおいても出力ポインタ３１がデ
ータ長ａ４のデータを示す位置までインクリメントされ
る。なおこの場合、出力ポインタ２５．３１が既定の最
大値を超えている場合にはそれぞれの先頭番地に戻るよ
うにバッファ制御部によって制御される。

このように本実施例では複雑なメモリのアドレス管理を
必要とせず、双方向から別々のバス１．３を介して入力
されるデータを即座にバッファ１３に入力でき、さらに
バッファ制御部１７がＦＩＦＯテーブルを用いて一元的
なキュー管理によりバッファ１３に記憶されたデータの
読出し制御を行うことができる。またバス１とバス３と
が完全に分離しているので、一方のバスの影響が他方に
伝搬することはない。

［発明の効果］ 以上詳細に説明したように本発明によれば、二つの独立
したバスに対して双方向からデータの入出力が行われ、
しかも複雑なバッファ管理機構は不要となり、また所定
の順序で高速でデータの出力が行われる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデータバッファ装置の
構成を示すブロック図、第２図はバッファ１３のメモリ
を示す図、第３図はバッファ制御部１７内のＦＩＦＯテ
ーブルを示す図である。 １．３・・・・・・バス ５．７・・・・・・ＤＭＡ制御部 １３・・・・・・・・・・・・バッファ１５・・・・・
・・・・・・・セレクタ１７・・・・・・・・・・・・
バッファ制御部出願人　　　　　　日本電信電話株式会
社同　　　　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　−

Claims (1)

【特許請求の範囲】
1. （１）独立した２本のバスにより、双方向から入力され
   るデータに対して、入力された順番で任意の方向に出力
   するため一元的なキュー管理の必要なバッファ装置にお
   いて、 独立した２本のバス上のデータを同一メモリ上のそれぞ
   れ異なる領域に記憶する記憶手段と、アクセスするバス
   を切換える切換手段と、 前記記憶手段で記憶されたデータの記憶領域種別と出力
   されるべきバスの種類とデータ長とに関する情報を記憶
   し、この情報に基づいて前記記憶手段に記憶されるデー
   タの読出の制御を行う制御手段と、 を具備することを特徴とするデータバッファ装置。