JPH04310672A - 音声信号再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記録媒体に記録された
音声信号を再生する音声信号再生回路に係り、特に、隣
接する音声データが異なる位置に記録されている記録媒
体からの音声信号データを連続する音声として再生する
ための音声信号再生回路に関する。

【０００２】

【従来の技術】従来、ｎ番目と（ｎ±１）番目のブロッ
クデータが離れた位置で記録媒体上に記録される音声信
号データシステムとして、スチルビデオの音声記録シス
テムが良く知られている。このスチルビデオは、回転す
る磁気記録媒体に静止画像を記録し、再生するシステム
で、１枚の磁気円板上に同心円状の複数本のトラックを
設け、トラック１本に静止画像１枚を対応させて記録す
るのが一般的である。この時、記録時点での各種情報、
例えば年月日や時間等は映像信号と重ねて、情報信号と
して同時に同一トラックに記録する。

【０００３】しかし、この方法は映像信号と情報信号を
同一トラック上に重ねて記録するため、情報信号の帯域
制限による情報量の減少化という欠点がある。従って、
音声信号や文字情報といった多くの情報量を伴うものに
ついては対応できないという問題があった。

【０００４】このような理由から、音声データは、静止
画データ用のトラックに映像信号とは別に記録され、前
記音声データは定められたフォーマットによって記録さ
れている。

【０００５】また、静止画データ用のトラックに記録し
て多くの音声データを得るために、音声データのサンプ
リング周波数を記録時に変更することによって音声デー
タを映像信号帯域データに圧縮し、記録している。

【０００６】ところで、スチルビデオでは、１つの音声
データブロックをセクタと呼び、１つのセクタには、図
１１の（Ａ）に示すような信号配列で音声データが記録
されている。また、１本のトラックは、図１１の（Ｂ）
に示すように、前記セクタ４つで構成されている。

【０００７】図１１の（Ａ）に於いて、Ｔ１，Ｔ３，Ｔ
５，Ｔ８，Ｔ１０はペデスタルレベルに固定の領域、Ｔ
２はセクタの始まりを表わすスタートフラグ領域、Ｔ９
はセクタの終わりを表わすエンドフラグ領域、Ｔ４は記
録時点での各種情報を記録する制御コード領域、Ｔ７は
音声データを記録する領域、Ｔ６はセクタ毎に分けられ
た音声データの、前のセクタの最後部と同じデータを持
つオーバラップ領域である。なお、図１１の（Ａ）では
、オーバラップ領域はＴ７の前部のみ示されているが、
次のセクタの前部に同様のオーバラップ領域が存在する
ので、最後部の同じ時間長の領域もオーバラップ領域と
みなせる。

【０００８】また、図１１の（Ａ）及び（Ｂ）ようなフ
ォーマットの音声データを再生する場合は、１本のトラ
ックに記録されている４つのセクタに分割された音声デ
ータを、１つの連続した音声として再生する。

【０００９】図１２は、４つのセクタに分割された音声
データを、連続した再生音声データに変換する場合のデ
ータ状態を示した図である。図１２に於いて、セクタ１
〜４は１本のトラックに記録されている４つのセクタの
うち、図１１の（Ａ）に示した音声データを記録する領
域Ｔ７のみを抜き出して示したものであり、図中の斜線
部はオーバラップ領域である。また、図中にＯＬで示し
た部分は、隣接するブロックで同一のデータを持ってい
る共通領域なので、隣接するブロックのどちらか一方の
データを用いるようにする。そのような処理を行うと、
図１２中の下方に示すような、連続した再生音声データ
となる。なお、再生音声データの先頭にあるオーバラッ
プ領域は、複数本のトラックに渡って連続する音声デー
タが記録されている場合に用いられ、同一トラック内と
同様の処理に用いられる。

【００１０】オーバラップ処理を含めた音声信号再生回
路としては、図１３に示すような構成がよく用いられて
いる。即ち、同図に於いて、１０１は音声信号を記録し
た記録媒体、１０２はアナログ／ディジタル（以下Ａ／
Ｄとする）変換器、１０３はディジタル／アナログ（以
下Ｄ／Ａとする）変換器、１０４は前記記録媒体１０１
から読出された音声データを一時蓄えるメモリ（Ａ）、
１０５はメモリ（Ａ）１０４に蓄えられた音声データの
フラグ位置を記憶するメモリ（Ｂ）、１０６はメモリ１
０４，１０５へのアドレスとリード／ライト時の制御信
号を発生するアドレス発生メモリ制御回路、１０７は音
声データブロックの始まりを表わすスタートフラグ及び
音声データブロックの終わりを表わすエンドフラグの検
出回路、１０８は各種制御を行うマイクロコンピュータ
（以下マイコンと称する）である。

【００１１】次に図１３の回路について、動作を説明す
る。即ち、記録媒体１０１から読出された音声信号は、
Ａ／Ｄ変換器１０２に入力され、ディジタルの音声デー
タに変換される。このＡ／Ｄ変換器１０２から出力され
る音声データは、フラグ検出回路１０７に入力され、音
声データブロックの始まりを表わすスタートフラグ及び
音声データブロックの終わりを表わすエンドフラグが検
出されると共に、メモリ（Ａ）１０４にも入力され、蓄
積される。

【００１２】ここで、音声データをメモリ（Ａ）１０４
に書き込む際に、有効な音声データの書き込まれている
アドレスを知るために、マイコン１０８は、フラグ検出
回路１０７によりスタートフラグ及びエンドフラグの検
出されたアドレスで、メモリ（Ｂ）１０５に検出有無の
１ビットデータを書き込む。

【００１３】また、メモリ（Ａ）１０４及びメモリ（Ｂ
）１０５へのアドレス及び書き込み制御は、音声データ
の情報に応じたマイコン１０８からの書き込み開始の命
令により、アドレス発生メモリ制御回路１０６によって
なされる。

【００１４】メモリ（Ａ）１０４に蓄えられた音声デー
タは、図１１の（Ｂ）に示したような状態で蓄積されて
いるので、図１２で示した再生音声データのようにオー
バラップ処理を行って連続した音声として読出し、Ｄ／
Ａ変換器１０３に送る必要がある。

【００１５】このオーバラップの処理はマイコン１０８
で行う。即ち、メモリ（Ｂ）１０５に書き込まれたフラ
グの位置のアドレスから、有効な音声データが書き込ま
れているアドレス位置を算出し、メモリ（Ａ）１０４か
ら実際にデータを読出す際にアドレス値に補正を行って
、有効な音声データのみがメモリ（１）１０４から読出
されるようにする。

【００１６】この有効音声データのアドレス算出方法は
、図１１の（Ａ）のフォーマットを参照して説明すると
、メモリ（Ｂ）１０５には、Ｔ２，Ｔ９の後部のエッジ
部で検出データが書き込まれているので、有効な音声デ
ータの前部は（Ｔ３＋Ｔ４＋Ｔ５＋Ｔ６）の期間に相当
するアドレス値をスタートフラグの検出位置アドレスか
ら進めることによって求められる。また、有効な音声デ
ータの後部は（Ｔ８＋Ｔ９）の期間に相当するアドレス
値をエンドフラグの検出位置から戻すことによって求め
られる。こうして、メモリ（Ａ）１０４から読出された
音声データは、Ｄ／Ａ変換器１０３に入力されアナログ
音声出力として再生される。

【００１７】なお、既に述べたようにスチルビデオの音
声信号は、記録媒体１０１に映像信号帯域に圧縮した状
態で記録してあるので、メモリ（Ａ）１０４に蓄積する
時は高速で書き込み、読出す時は音声帯域で再生するの
で、低速で読出すことによって伸長動作も行っている。

【００１８】

【発明が解決しようとする課題】しかし、図１３のよう
に音声信号再生回路を構成すると、音声データを蓄積す
るメモリ即ちメモリ（Ａ）１０４の他に、フラグ位置を
記憶する別のメモリ即ちメモリ（Ｂ）１０５が必要とな
る。

【００１９】また、オーバラップの処理は、フラグの検
出位置からフォーマットの規定に従ってアドレスを補正
することによって行っているが、フォーマット上では１
つの領域について±１００ｎｓ程度の誤差は許容範囲と
しているので、同じシステム上での記録再生ではほとん
ど問題にならないだろうが、全く別のシステムで記録さ
れた記録媒体１０１から再生を行う場合、Ａ／Ｄ変換器
１０２のサンプリング周波数に対して数クロックのずれ
が生じることがある。よって、完全にセクタ間のオーバ
ラップ処理を行うことができず、部分的に聞き苦しい再
生状態になるという問題点があった。

【００２０】本発明は、従来のオーバラップ領域をブロ
ックの前後に持ち、複数のデータブロックに分割されて
記録媒体に記録された音声信号の再生回路に於ける上記
問題点を解消するためになされたもので、音声データを
蓄積するメモリの他にメモリを用いることなく、オーバ
ラップ領域の正しい処理がデータの記録状態に係わらず
行われるような音声信号の再生回路を提供することを目
的とする。

【００２１】

【課題を解決するための手段】上記のような目的を達成
するために、本発明の音声信号再生回路は、隣接するデ
ータブロックと同一のデータとなるオーバラップ領域を
ブロックの前後に持つ複数のデータブロックに分割され
て記録媒体に記録された音声信号を、連続した音声とし
て再生する音声信号再生回路に於いて、記録媒体から読
出された音声信号データを一時的に蓄えるメモリと、前
記読出された音声データを前記メモリに書き込む際に、
隣接する音声データのデータブロックのオーバラップ領
域のデータ比較結果に基づいて、このオーバラップ領域
のデータが前記メモリの同一アドレスに重ね書きされる
ように、前記メモリへのデータ書き込みを制御する書き
込み制御手段と、前記メモリから音声信号データを順次
読出すことで複数のデータブロックに分割された音声信
号を連続した音声信号として再生出力する出力手段とを
備えている。

【００２２】特に、前記記録媒体に記録された音声信号
の各データブロックは、前記オーバラップ領域に加えて
、当該データブロックの始まりを表わすスタートフラグ
と、当該データブロックの終わりを表わすエンドフラグ
とを含み、前記書き込み制御手段は、前記メモリへ供給
するアドレスデータを発生するアドレス発生回路と、前
記スタートフラグ及びエンドフラグを検出するフラグ検
出回路と、隣接するデータブロックのオーバラップ領域
のデータを比較する比較回路と、前記比較回路のデータ
から前記オーバラップ領域の一致点を決定する一致点検
出回路と、前記一致点検出回路からのデータにより前記
メモリの書き込み時又は読出し時のアドレスデータを補
正するアドレス補正回路とを含み、前記複数のブロック
に分割されて記録媒体に記録された音声信号を記録媒体
から読出して前記メモリに音声信号データを書き込む際
に、前記アドレス補正回路によってメモリのアドレスデ
ータを補正することによりオーバラップ領域の処理を行
って、複数のデータブロックに分割された音声信号デー
タを連続したデータに変換してメモリに蓄積させるよう
にしている。

【００２３】

【作用】本発明の音声信号再生回路によれば、音声信号
データを一時的に蓄えるメモリと、メモリへ供給するア
ドレスデータを発生するアドレス発生回路と、スタート
フラグ及びエンドフラグを検出するフラグ検出回路と、
隣接するデータブロックのオーバラップ領域のデータを
比較する比較回路と、前記比較回路のデータから前記オ
ーバラップ領域の一致点を決定する一致点検出回路と、
一致点検出回路からのデータによりメモリの書き込み時
又は読出し時のアドレスデータを補正するアドレス補正
回路とで、データブロックの始まりを表わすスタートフ
ラグとデータブロックの終わりを表わすエンドフラグと
隣接するデータブロックと同一のデータとなるオーバラ
ップ領域とをブロックの前後に持つ、複数のデータブロ
ックに分割されて記録媒体に記録された音声信号を、記
録媒体から読出して前記メモリに書き込む際に、前記ア
ドレス補正回路によってメモリのアドレスデータを補正
することによりオーバラップ領域の処理を行って、複数
のデータブロックに分割された音声信号データを連続し
たデータに変換してメモリに蓄積させるようにし、前記
メモリから音声信号データを順次読出すことで複数のデ
ータブロックに分割された音声信号を連続した音声信号
として再生する。

【００２４】このように構成した音声信号再生回路に於
いては、音声データを蓄積するメモリの他にメモリを用
いることなく、オーバラップ領域の正しい処理がデータ
の記録状態に係わらず行われ、良好な再生音声信号が得
られる。

【００２５】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明の一実施例に係わる音声信号再生
回路の基本回路構成を示すブロック構成図である。同図
に於いて、１は音声信号を記録した記録媒体、２はアナ
ログ／ディジタル（Ａ／Ｄ）変換器、３はディジタル／
アナログ（Ｄ／Ａ）変換器、４は前記記録媒体１から読
出された音声データを一時蓄えるメモリ、５は前記記録
媒体１から読出された音声データのメモリ４への書き込
み又はメモリ４からの音声データの読出しを指示するマ
イクロコンピュータ（マイコン）、６はメモリ４のリー
ド／ライト時の制御信号を発生するメモリ制御回路、７
はメモリ４への音声データ蓄積時にセクタ間のオーバラ
ップ処理を行なうオーバラップ処理回路、８は音声デー
タブロックの始まりを表わすスタートフラグ及び音声デ
ータブロックの終わりを表わすエンドフラグを検出する
フラグ検出回路、９はオーバラップ処理時のメモリ４へ
のアドレス値の保持及び補正を行なうアドレス補正回路
、１０はメモリ４にアドレス値を供給するアドレス発生
回路、１１は音声データのスタートフラグから有効音声
データ領域までのブランキング期間をカウントするブラ
ンキングカウンタである。

【００２６】次に図１の回路について、図２及び図３に
示したタイミングチャートを参照しながら、本発明をス
チルビデオの音声信号再生回路に用いた場合を例に、動
作を説明する。

【００２７】記録媒体１から読出された図２中の波形（
Ａ）のような音声データは、Ａ／Ｄ変換器２に入力され
、ディジタルの音声データに変換される。なおこの波形
（Ａ）は、スチルビデオの１本のトラックの内の一つの
セクタについて示したものである。

【００２８】Ａ／Ｄ変換器２から出力される音声データ
は、フラグ検出回路８に入力され、音声データブロック
の始まりを表わすスタートフラグ及び音声データブロッ
クの終わりを表わすエンドフラグが検出される。ここで
、フラグの検出は、図４に示すような正極性のフラグと
負極性のフラグに対応するため、正極性側と負極性側に
それぞれフラグレベルの半分程度のスレッシュレベルを
設け、 正極性スレッシュ　　＜　　Ａ／Ｄ変換器出力データ又
は 負極性スレッシュ　　＞　　Ａ／Ｄ変換器出力データと
なるようなデータがフラグ検出回路８に、予め定められ
たサンプル数ｘ以上連続して入力された場合、フラグが
存在すると判断するものとする。

【００２９】フラグ検出回路８からは、図２に示すよう
な音声データ（波形（Ａ））のフラグ信号の頭のエッヂ
からｘの所で立ち上がり、フラグの終わりのエッヂで立
ち下がるパルス信号が、スタートフラグ検出信号（波形
（Ｂ））とエンドフラグ検出信号（波形（Ｃ））に分け
て出力される。またフラグの極性データは、マイコン５
で各セクタのデータ記録状態を判断するために用いられ
る。

【００３０】ブランキングカウンタ１１は、スタートフ
ラグが検出された時、このスタートフラグ検出信号（波
形（Ｂ））をリセット信号としてクリアされ、またスタ
ートフラグの終わりのエッヂからカウント動作を開始す
るものである。

【００３１】ここで、マイコン５から、メモリ４への蓄
積を行うようにメモリ制御回路６に命令が与えられた場
合は、メモリ４はライト動作に入る。音声データのうち
セクタ１は、トラック内の最初のセクタなので、有効音
声データの先頭でオーバラップ処理は行わないので、フ
ォーマットで定められたブランキング期間（制御コード
領域を含む）に相当するカウント値がブランキングカウ
ンタ１１から得られたら、アドレス発生回路１０のカウ
ンタをアドレス値「０」からスタートさせると同時に、
メモリ４がセクタ１データの書き込みを行なうような制
御信号がメモリ制御回路６から発生される。従って、セ
クタ１の有効音声データは、メモリ４に「０」アドレス
から蓄積される。なお、セクタ番号はマイコン５によっ
て判別し制御する。メモリ４のライト動作は、図２の波
形（Ｆ）に示すようなメモリライト制御信号によって、
同じセクタのエンドフラグが検出されるまで続けられる
。

【００３２】次に、セクタ２の有効音声データのメモリ
４への蓄積であるが、セクタ１とセクタ２の有効音声デ
ータはオーバラップ処理をすることにより連続音声とし
て再生されるが、本実施例では、メモリ４に音声データ
を蓄積する際にオーバラップ処理を行う。そのため、前
記セクタ１データのメモリ４へのライト動作時に、有効
音声データの最終アドレス値をアドレス補正回路９で保
持する。しかし、有効音声データの終わりの部分では特
に制御信号は出力されず、最終アドレス値を見つけるこ
とは困難なので、実際には図２の波形（Ｇ）に示すよう
に、エンドフラグが検出された時点のアドレス値を保持
し、最終アドレス値からエンドフラグまでの値を減算し
て求める。

【００３３】オーバラップ処理を含めたセクタ２データ
のメモリ４への蓄積は、セクタ１と同様に、まずスター
トフラグを検出したら、ブランキングカウンタ１１を動
作させる。ここで、ブランキングカウンタ１１のカウン
ト値が、フォーマットで定められたブランキング期間に
相当するカウント値に対して予め定めたｍクロック分早
いところまで進んだら、アドレス発生回路１０を動作さ
せる。本実施例では、ｍ＝６とする。

【００３４】アドレス発生回路１０のカウントスタート
値としては、セクタ１のライト動作時に保持したエンド
フラグが検出された時点のアドレス値から求めた最終ア
ドレス値がセットされる。ここでの最終アドレス値とは
、有効音声データの終わりの部分ではなく、さらに後部
のオーバラップに相当するデータ期間だけ戻った値であ
る。

【００３５】ここで、アドレス発生回路１０のカウンタ
を動作させると共に、メモリ４をリード動作状態にする
と、セクタ１の後部のオーバラップに相当するデータが
読出される。これらセクタ１とセクタ２のオーバラップ
処理のタイミングを示したのが図３である。

【００３６】即ち、ラストアドレス値セットパルス（波
形（Ｉ））がブランキングカウンタ１１からのカウント
値によって出力され、アドレス発生回路１０にセットさ
れると、次にメモリ４に入力されるセクタ２データ（波
形（Ｑ））に対して６クロック分早いタイミングのセク
タ１データ（波形（Ｊ））がメモリ４から読出される。 なお、波形（Ｊ）及び（Ｑ）のＡ１〜，Ｂ１〜はオーバ
ラップ部分のデータにのみ便宜上付けたデータ番号であ
る。従って、理想的にはＡ１とＢ１は同じデータである
。

【００３７】しかし、スチルビデオはアナログ変調を行
なって記録媒体１に記録するため、ディジタルデータに
比べて誤差が生じる、また、音声データフォーマットの
各領域の規定時間は、±１００ｎｓ程度の誤差を許容範
囲としており、隣合うセクタ間のオーバラップ領域のア
ドレス値がスタートフラグやエンドフラグから求めたも
のであるので、Ａ１とＢ１が必ず一致するということは
ない。そこで本実施例では、オーバラップ処理を行なう
際に、隣合うセクタ間のオーバラップ領域を比較してデ
ータが一致する一致点を見つけ、２つのセクタのオーバ
ラップ領域のずれたデータ状態を補正してからメモリ４
に次のセクタデータを蓄積させるようにしている。

【００３８】オーバラップ領域のデータ比較方法は、以
下のとおりである。即ち、比較はセクタ１データ（Ｊ）
のＡ７，Ａ８，Ａ９を３種類のデータラッチパルス（波
形（Ｋ），（Ｌ），（Ｍ））でラッチし、ラッチデータ
（波形（Ｎ），（Ｏ），（Ｐ））のようにデータを保持
して、その３つのデータとセクタ２データ（波形（Ｑ）
）をラッチして１クロック遅れたデータと比較する。比
較はＡ７とＢ１〜Ｂ１３、Ａ８とＢ２〜Ｂ１４、Ａ９と
Ｂ３〜Ｂ１５で行い、比較結果はセクタ２データの隣合
う３個のデータがセクタ１データ（波形（Ｊ））のＡ７
，Ａ８，Ａ９とそれぞれ一致した場合、セクタ１とセク
タ２のオーバラップ領域がその部分で重なると判断し、
セクタ１データを読出していたアドレス値をセクタ１と
セクタ２のデータのずれているクロック数だけ補正する
。

【００３９】セクタ１とセクタ２のずれは、±ｍクロッ
クの範囲で補正でき、セクタ２のデータＢ１に対してセ
クタ１のデータＡ７が同じタイミングとなるようにセク
タ１データが先行するようにして比較をするので、補正
はセクタ１を読出したアドレス値を０〜２×ｍの範囲で
前に戻すことで容易に行える。求められた補正量はオー
バラップ比較データラッチ信号（波形（Ｒ））によって
保持され、アドレス値から減算される。こうして得られ
たデータをアドレス値補正パルス（波形（Ｓ））のタイ
ミングでアドレス発生回路１０のカウンタにセットする
ことで補正が行われる。

【００４０】オーバラップデータ比較は、オーバラップ
の前部で行なわれ、後部ではオーバラップ補正がされた
セクタ２のデータをメモリ４に書き込みセクタ１のデー
タに上書きをする。この上書きは、オーバラップ領域だ
けは基本的に同じデータの上にもう一度書き込むことに
なるが、セクタ１とセクタ２のオーバラップずれの補正
をする際にアドレス値をずらすことで実現しているため
、セクタ２の書き出しデータが補正量によって変化する
ので、このような書き込みを行ってセクタ１と２が常に
連続した音声データとしてメモリ４に蓄積されるように
する。

【００４１】セクタ３及びセクタ４の処理は、セクタ２
と同様のオーバラップの処理を行うことで、メモリ４に
はセクタ１〜４までの音声データが連続した状態で蓄積
される。

【００４２】メモリ４には、セクタ１の有効音声データ
がアドレス「０」から蓄積されているので、アドレスカ
ウンタを「０」にリセットし、順に読出してＤ／Ａ変換
器３に入力すれば、連続したアナログ音声出力として再
生される。一方、トラック内の最後の有効音声データが
蓄積されているメモリのアドレス値は、セクタ１〜３の
後部でオーバラップの処理に用いた最終アドレス値を使
って求めることにより、有効音声データのみの再生が容
易にできる。また、同一トラックの音声データを繰り返
し再生することも容易で、メモリ４のアドレス値が有効
音声データの最終アドレス値となったら、アドレス発生
回路１０のカウンタを「０」にリセットすることで実現
できる。

【００４３】次に図１で説明した音声信号再生回路のオ
ーバラップ処理回路７とアドレス補正回路９の具体的な
実施例について説明する。図５は、図１のオーバラップ
処理回路７内に構成されたデータ比較回路の具体的な実
施例を示すブロック構成図である。同図に於いて、２１
〜２４はＤフリップフロップ（以下、Ｄ−Ｆ／Ｆとする
）回路、２５はデータ比較器、２６はＡＮＤ回路である
。

【００４４】次に図５の回路について動作を説明する。 即ち、セクタｎとセクタ（ｎ−１）のデータを比較する
場合、ｎを「２」とすると、図１の回路の動作説明で述
べたように、図３に示すセクタ１データ（波形（Ｊ））
のＡ７，Ａ８，Ａ９を３種類のデータラッチパルス（波
形（Ｋ），（Ｌ），（Ｍ））でラッチし、その３つのデ
ータとセクタ２データ（波形（Ｑ））をラッチして１ク
ロック遅れたデータを比較する。そこで、セクタ２デー
タはＤ−Ｆ／Ｆ回路２４でラッチし、セクタ１データは
Ｄ−Ｆ／Ｆ回路２１で１クロックずつずらして作ったデ
ータラッチパルス（波形（Ｋ），（Ｌ），（Ｍ））によ
って、Ｄ−Ｆ／Ｆ回路２２でデータの比較期間Ａ７，Ａ
８，Ａ９のデータが保持され比較器２５に入力される。 ３つの比較器２５では、セクタ２のデータがセクタ１の
Ａ７，Ａ８，Ａ９それぞれに一致するか否かを比較し、
一致した場合は「１」、一致しない場合は「０」を出力
する。

【００４５】比較結果は、セクタ２データの隣合う３コ
のデータがセクタ１データ（波形（Ｊ））のＡ７，Ａ８
，Ａ９とそれぞれ一致した場合、セクタ１とセクタ２の
オーバラップ領域がその部分で重なると判断するので、
比較結果をＤ−Ｆ／Ｆ回路２３で、Ａ７に対応したデー
タは２クロック、Ａ８に対応したデータは１クロックそ
れぞれ遅らせ、ＡＮＤ回路２６に入力することで隣合う
３個のデータが一致しているかどうか判断する。

【００４６】例えば、Ａ７とＢ１，Ａ８とＢ２，Ａ９と
Ｂ３が一致したと比較器２５が判断すると、Ａ９とＢ３
が比較されたクロックタイミングでＡＮＤ回路２６にＡ
７とＢ１，Ａ８とＢ２，Ａ９とＢ３の比較結果が入力さ
れるので、データ比較回路の比較結果としてＡＮＤ回路
２６から「１」が出力される。この場合、Ｂ２とその両
隣のＢ１，Ｂ３が一致しているので、オーバラップ領域
のＢ２とＡ８は同じデータであると判定されたことを意
味する。

【００４７】図６は図５に示した比較器２５の具体的な
実施例を示す回路図である。同図に於いて、３１はＥＸ
−ＮＯＲ回路、３２〜４６はＡＮＤ回路、４７はＯＲ回
路である。ＤＡ８〜ＤＡ３，ＤＢ８〜ＤＢ３は比較する
入力データである。本実施例のシステムでは、データは
８ビットで処理しているが、オーバラップ部のデータ比
較は、記録媒体１からアナログ信号で読出された音声信
号をＡ／Ｄ変換器２でディジタルに変換したデータで行
うため誤差が生じるので、上位６ビットを用いて行う。 なお、ＤＡ８，ＤＢ８は最上位ビットである。

【００４８】次に図６の回路について動作を説明する。 ＥＸ−ＮＯＲ回路３１は、ＤＡデータとＤＢデータがそ
れぞれのビットで一致しているかを判断する。データの
比較はＤＡデータとＤＢデータが同じであるかどうかを
判定するものなので、ＥＸ−ＮＯＲ回路３１が全て「１
」を出力したら、ＤＡデータとＤＢデータが一致してい
ると見ることができる。しかしこれだけで判定を行うと
、例えばデータに「１０００００００」と「１００００
０１１」が入力された場合、データ間の差は３ステップ
であるが下位２ビットは比較データに用いていないので
一致していると判断され、「１０００００００」と「０
１１１１１１１」が入力された場合は、データ間の差は
僅かに１ステップだが一致していないと判断してしまい
、入力データによって判定のバラツキが生じてしまう。 図６の回路では、そのようなことがないように、ＡＮＤ
回路３２及び３３をＥＸ−ＮＯＲ回路３１と共に用いて
いる。

【００４９】即ち、ＡＮＤ回路３２はＤＡデータが「０
」でＤＢデータが「１」、ＡＮＤ回路３３はＤＡデータ
が「１」でＤＢデータが「０」であることを、それぞれ
のビットで検出する。本実施例では、これらの検出デー
タから、１ステップで桁上がりが生じるようなデータの
比較も、許容範囲を持って判断できるようにしている。

【００５０】前述したような桁上がりが起こるようなＤ
ＡデータとＤＢデータの組み合わせは、図７の表に示す
ような場合が考えられる。同図に於いて、Ｘは特定しな
いデータを表わすが、比較するＤＡデータとＤＢデータ
は一致しているものとする。図７に示すようなデータの
組み合わせを一致していると判定することによって、Ｄ
ＡデータとＤＢデータとの間の誤差は、最大７ステップ
の許容範囲を持つことになる。

【００５１】図６の回路に於いて、ＡＮＤ回路３６は、
ＥＸ−ＮＯＲ回路３１からの「１」出力によって、上位
から何ビット目までデータが一致しているかを検出する
。また、ＡＮＤ回路３４は、ＡＮＤ回路３２からの「１
」出力によって、下位から何ビット目までのデータが、
ＤＡデータが「０」でＤＢデータが「１」となっている
かを検出する。さらに、ＡＮＤ回路３５は、ＡＮＤ回路
３３からの「１」出力によって、下位から何ビット目ま
でのデータが、ＤＡデータが「１」でＤＢデータが「０
」となっているかを検出する。これらＡＮＤ回路３４〜
３６の出力とＥＸ−ＮＯＲ回路３１及びＡＮＤ回路３２
，３３の出力をＡＮＤ回路３７〜４６によって組み合わ
せて、図７に示したＤＡデータとＤＢデータの組み合わ
せに該当するか否かを判定し、該当する場合はＯＲ回路
４７から比較結果としてデータの一致を表わす「１」を
出力する。

【００５２】図８は本発明に係わるオーバラップ処理の
一致点検出とアドレス補正の具体的な実施例を示すブロ
ック構成図である。同図に於いて、５１は図５に示した
ようなデータ比較回路からのデータから最適なオーバラ
ップ一致点を決定する一致点検出回路、５２は一致点検
出回路５１からのデータをアドレス補正量に変換するエ
ンコーダ回路、５３はアドレス補正量を保持するラッチ
回路、５４は減算器である。

【００５３】次に図８の回路について動作を説明する。 即ち、データ比較回路からシリアルに送られてくる比較
データは、図３に示したようにセクタ１データ（波形（
Ｊ））のＡ７，Ａ８，Ａ９とセクタ２データ（波形（Ｑ
））を比較した結果であり、一致点が複数検出された場
合は、最適な一致点を決定する必要がある。そこで、一
致点検出回路５１では、比較データをパラレルに変換す
ると共に、比較データに優先順位を付け、オーバラップ
領域を重ねる最適なポイントを決定する。一致点検出回
路５１からの出力は１２ビットのデータで得られ、エン
コーダ回路５２でセクタ２データ（波形（Ｑ））がセク
タ１データ（波形（Ｊ））に最適ポイントで重なるよう
なメモリアドレスが得られるような４ビットのアドレス
補正値に変換する。得られた補正値をラッチ５３によっ
て保持し、減算器５４によってメモリ４のセクタ１デー
タを読出すために用いているアドレス値から減算し、得
られた補正アドレス値をアドレス発生回路１０のカウン
タにセットすることによって、セクタ２データを書き込
むためのアドレス値がメモリ４に供給される。

【００５４】図９は図８に示した一致点検出回路５１の
具体的な実施例を示す回路図である。同図に於いて、６
１はＤ−Ｆ／Ｆ回路、６２，６３はＡＮＤ回路である。 次に図９に示す回路について動作を説明する。即ち、デ
ータ比較回路からシリアルに送られてくる比較データは
、図１の説明で述べたように、１３ポイント分得られる
ので、１２個のＤ−Ｆ／Ｆ回路６１で構成されたシフト
レジスタに入力することによってパラレルデータに変換
され、同じタイミングで最適ポイントが判定される。 オーバラップ領域が理想的な状態でセクタ１とセクタ２
が記録媒体から読出された場合は、図３に示したセクタ
１データ（波形（Ｊ））のＡ８とセクタ２データ（波形
（Ｑ））のＢ８が重なる。従って、図９の回路では、一
致点が複数検出されて比較データの優先順位を付ける必
要がある場合は、Ｂ８の一致したデータを最優先とし、
Ｂ８を中心にＢ７，Ｂ９，Ｂ１０と１データずつ理想状
態から離れるポイント順に優先するようにしている。

【００５５】ＡＮＤ回路６２は一致点が検出されている
比較データのうち優先順位が一番高いポイントを検出す
るように構成されており、１２ビットの出力のうち「１
」がいずれかのビットに１つだけ現れる。また、比較デ
ータに一致点が１つも検出されていない場合はオーバラ
ップがどこで一致するかわからない状態なので、ＡＮＤ
回路６３で強制的にセクタ１とセクタ２のオーバラップ
が理想的な位置にあると判断するようにしている。 図９の出力端子名である補正１〜補正１２は、減算する
補正量を表したもので、各端子からの出力でこの補正量
が得られるようにエンコーダ５２に接続する。

【００５６】以上述べたように本発明を用いると、オー
バラップ処理に比較回路を用いているため正確な処理が
でき、データの記録状態の違いによる誤差も吸収するこ
とができる。また、メモリへの書き込み時にセクタをつ
ないで連続信号とするので、一旦メモリに書き込みをお
こなえば、メモリの簡単な読出し動作だけで、同じトラ
ックの繰り返し再生をすることができる。

【００５７】一方、複数のトラックに亙って記録された
音声信号も、本発明の回路を複数用いることで、容易に
連続した音声信号として再生することができる。即ち、
図１０に示すように、図１の回路の記録媒体１，Ａ／Ｄ
変換器２，Ｄ／Ａ変換器３は共通で、その他のディジタ
ル部は再生回路１，再生回路２として２系統設ける。

【００５８】まず、２本のトラックデータを再生回路１
，再生回路２のメモリにそれぞれ前に述べたように連続
音声として蓄積する。再生は１番目のトラックデータを
まず一方の再生回路のメモリから読出してＤ／Ａ変換器
３に入力し、データの最後のオーバラップ領域に入った
ら、２番目のトラックデータの先頭のオーバラップ領域
を他方の再生回路のメモリから６クロックだけ遅らせて
読出し、セクタ間の処理と同じオーバラップ処理回路を
用いて比較を行い、アドレス補正を２番目のトラックの
メモリデータに施したら、Ｄ／Ａ変換器３に入力するメ
モリからの読出しデータを２番目のトラックデータに切
り換える。このようにオーバラップ処理を行うことで２
つのトラックに跨がった音声データも連続した音声信号
として再生できる。さらに３番目以降のトラックに音声
データが続く場合は、２番目のトラックのメモリ再生を
行っている間に、１番目のトラックを蓄積していたメモ
リに、３番目のトラックデータを蓄積する。このような
動作を繰り返すことで、トラック数の制限なく連続して
再生することができる。

【００５９】以上実施例に基づいて説明したとおり、本
発明によれば、オーバラップの処理を比較回路を用いて
行うので、データの記録状態に係わらず良好な連続再生
音声が得られる。また、メモリへの書き込み時にアドレ
スの補正を行うだけで、連続音声への処理を行うので、
再生時にメモリからの複雑な読出し制御を必要としない
。

【００６０】

【発明の効果】以上詳述したように、本発明によれば、
音声データを蓄積するメモリの他にメモリを用いること
なく、オーバラップ領域の正しい処理がデータの記録状
態に係わらず行われるような音声信号の再生回路を提供
することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる音声信号再生回路の
基本回路構成を示すブロック構成図である。

【図２】図１の回路の動作を説明するためのタイミング
チャートである。

【図３】図１の回路の動作を説明するためのタイミング
チャートである。

【図４】図１中のフラグ検出回路の動作を説明するため
の波形図である。

【図５】図１中のオーバラップ処理回路内に構成された
データ比較回路の具体的な実施例を示すブロック構成図
である。

【図６】図５中の比較器の具体的な実施例を示す回路図
である。

【図７】桁上がりが起こるようなＤＡデータとＤＢデー
タの組み合わせを示す表である。

【図８】一致点検出とアドレス補正の具体的な実施例を
示すブロック構成図である。

【図９】図８中の一致点検出回路の具体的な実施例を示
す回路図である。

【図１０】本発明の他の実施例に係わる音声信号再生回
路の基本回路構成を示すブロック構成図である。

【図１１】（Ａ）は音声データフォーマットを説明する
ための信号配列を１つのセクタについて示した図であり
、（Ｂ）は１本のトラックに於けるセクタの配置を示す
図である。

【図１２】４つのセクタに分割された音声データを、連
続した再生音声データに変換する場合のデータ状態を示
した図である。

【図１３】オーバラップ処理を含めた従来の音声信号再
生回路のブロック構成図である。

【符号の説明】

１…記録媒体、２…アナログ／ディジタル（Ａ／Ｄ）変
換器、３…ディジタル／アナログ（Ｄ／Ａ）変換器、４
…メモリ、５…マイクロコンピュータ（マイコン）、６
…メモリ制御回路、７…オーバラップ処理回路、８…フ
ラグ検出回路、９…アドレス補正回路、１０…アドレス
発生回路、１１…ブランキングカウンタ。

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　隣接するデータブロックと同一のデー
   タとなるオーバラップ領域をブロックの前後に持つ複数
   のデータブロックに分割されて記録媒体に記録された音
   声信号を、連続した音声として再生する音声信号再生回
   路に於いて、記録媒体から読出された音声信号データを
   一時的に蓄えるメモリと、前記読出された音声データを
   前記メモリに書き込む際に、隣接する音声データのデー
   タブロックのオーバラップ領域のデータ比較結果に基づ
   いて、このオーバラップ領域のデータが前記メモリの同
   一アドレスに重ね書きされるように、前記メモリへのデ
   ータ書き込みを制御する書き込み制御手段と、前記メモ
   リから音声信号データを順次読出すことで複数のデータ
   ブロックに分割された音声信号を連続した音声信号とし
   て再生出力する出力手段と、を具備することを特徴とす
   る音声信号再生回路。
2. 【請求項２】　　前記記録媒体に記録された音声信号の
   各データブロックは、前記オーバラップ領域に加えて、
   当該データブロックの始まりを表わすスタートフラグと
   、当該データブロックの終わりを表わすエンドフラグと
   を含み、前記書き込み制御手段は、前記メモリへ供給す
   るアドレスデータを発生するアドレス発生回路と、前記
   スタートフラグ及びエンドフラグを検出するフラグ検出
   回路と、隣接するデータブロックのオーバラップ領域の
   データを比較する比較回路と、前記比較回路のデータか
   ら前記オーバラップ領域の一致点を決定する一致点検出
   回路と、前記一致点検出回路からのデータにより前記メ
   モリの書き込み時又は読出し時のアドレスデータを補正
   するアドレス補正回路とを含み、前記複数のブロックに
   分割されて記録媒体に記録された音声信号を記録媒体か
   ら読出して前記メモリに音声信号データを書き込む際に
   、前記アドレス補正回路によってメモリのアドレスデー
   タを補正することによりオーバラップ領域の処理を行っ
   て、複数のデータブロックに分割された音声信号データ
   を連続したデータに変換してメモリに蓄積させることを
   特徴とする請求項１に記載の音声信号再生回路。
3. 【請求項３】　　前記比較回路に入力されるデータは、
   記録媒体より読出されるｎ番目のブロックの音声信号デ
   ータと、記録媒体より読出された後に前記メモリに一旦
   蓄えられた（ｎ−１）番目のブロックの音声信号データ
   とを含み、（ｎ−１）番目のブロックの音声信号データ
   を、ｎ番目のブロックの音声信号データに対してオーバ
   ラップ領域がｍクロック分早くなるように前記メモリか
   ら読出して比較を行い、前記アドレス補正回路は、前記
   一致点検出回路からのデータによりアドレス補正量を求
   め、前記アドレス発生回路で発生されたアドレスデータ
   からこの補正量減算する減算器を含むことを特徴とする
   請求項１記載の音声信号再生回路。
4. 【請求項４】　　隣接するデータブロックと同一のデー
   タとなるオーバラップ領域をブロックの前後に持つ複数
   のデータブロックに分割されて記録媒体に記録された音
   声信号を、連続した音声として再生する音声信号再生回
   路に於いて、記録媒体から読出された音声信号データの
   内、所定数のデータブロックで成るブロック群を、交互
   に、一時的に蓄える第１及び第２のメモリと、前記読出
   された音声データを各メモリに書き込む際に、隣接する
   音声データのデータブロックのオーバラップ領域のデー
   タ比較結果に基づいて、このオーバラップ領域のデータ
   が当該メモリの同一アドレスに重ね書きされるように、
   前記第１及び第２のメモリへのデータ書き込みを制御す
   る書き込み制御手段と、一方のメモリから他方のメモリ
   への読出すべきメモリの切り換えを両メモリデータのオ
   ーバラップ領域の一致検出に応じて行なって、前記第１
   及び第２のメモリから交互に音声信号データのブロック
   群を読出すと共に、各メモリからは音声信号データのデ
   ータブロックを順次読出すことで複数のデータブロック
   に分割された音声信号を連続した音声信号として再生出
   力する出力手段と、を具備することを特徴とする音声信
   号再生回路。
5. 【請求項５】　　前記音声信号の各データブロックは前
   記オーバラップ領域に加えて、当該データブロックの始
   まりを表わすスタートフラグと、当該データブロックの
   終わりを表わすエンドフラグとを含み、前記書き込み制
   御手段は、それぞれのメモリへ供給するアドレスデータ
   を発生する複数のアドレス発生回路と、前記スタートフ
   ラグ及びエンドフラグを検出するフラグ検出回路と、隣
   接するデータブロックのオーバラップ領域のデータを比
   較する比較回路と、前記比較回路のデータから前記オー
   バラップ領域の一致点を決定する一致点検出回路と、前
   記一致点検出回路からのデータによりメモリの書き込み
   時又は読出し時のアドレスデータを補正するアドレス補
   正回路とを有し、前記出力手段は、前記アドレス補正回
   路によってメモリのアドレスデータを補正することによ
   りオーバラップ領域の処理を行って、複数のブロックに
   分割された音声信号を連続した音声信号として再生する
   ことを特徴とする請求項４に記載の音声信号再生回路。
6. 【請求項６】　　前記比較回路は、比較するデータ間に
   一定値以内の誤差が生じても、データが一致していると
   判断するように構成されると共に、前記の一致している
   と判断されたデータが隣合うｎ個に亙って連続している
   場合にのみ前記一致点検出回路にデータを送ることを特
   徴とする請求項２又は請求項５に記載の音声信号再生回
   路。
7. 【請求項７】　　前記一致点検出回路は、前記比較回路
   からのデータに最適なオーバラップ処理を行うような優
   先順位をつけて処理を行うようにすることを特徴とする
   請求項２又は請求項５に記載の音声信号再生回路。