JPH0431186B2 - - Google Patents

Info

Publication number
JPH0431186B2
JPH0431186B2 JP60295704A JP29570485A JPH0431186B2 JP H0431186 B2 JPH0431186 B2 JP H0431186B2 JP 60295704 A JP60295704 A JP 60295704A JP 29570485 A JP29570485 A JP 29570485A JP H0431186 B2 JPH0431186 B2 JP H0431186B2
Authority
JP
Japan
Prior art keywords
input
output terminals
conductor pads
mounting
flat package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60295704A
Other languages
English (en)
Other versions
JPS62155544A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP60295704A priority Critical patent/JPS62155544A/ja
Publication of JPS62155544A publication Critical patent/JPS62155544A/ja
Publication of JPH0431186B2 publication Critical patent/JPH0431186B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Multi-Conductor Connections (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は必要に応じて装着形態の異なつたタイ
プの入出力端子を取付けることが可能な混成集積
回路に関する。
[発明の技術的背景とその問題点] 近年電子機器の小型軽量化、高性能化、高信頼
性化等の要求に応じ、いろいろなタイプの混成集
積回路が使用されている。
例えばこれらの混成集積回路は、入出力端子の
形状および取付形態の違いにより、フラツトパツ
ケージタイプとピングリツドアレイタイプの2つ
のタイプの種類に区分され、それぞれ別個の用途
に使用されている。
すなわちフラツトパツケージタイプの混成集積
回路は、第4図に示すように、配線基板1の裏面
に入出力信号の配線された複数個のフラツトパツ
ケージタイプの入出力端子取付用導体パツド3が
所定の間隔で対をなし配設されており、この配線
基板1上に複数の能動的および受動的回路素子を
搭載しこれら全体を金属製キヤツプで気密に封止
するとともに、これらの取付用導体パツド3に複
数のフラツトパツケージタイプの入出力端子4
を、それぞれ配線基板1の裏面に沿つて並ぶよう
に銀ろう等により固着して構成されている。
一方、ピングリツドアレイタイプの混成集積回
路は、第5図に示すように、配線基板1の裏面に
複数個のピングリツドアレイタイプの入出力端子
取付用導体パツド5を前述のフラツトパツケージ
タイプの入出力端子取付用導体パツド3とは異な
る配列方法で設け、これらの取付用導体パツド5
に複数のピングリツドアレイタイプの入出力端子
6をそれぞれ配線基板1の裏面に垂直に銀ろう等
により固着して構成されている。
しかしながらこれらのフラツトパツケージタイ
プおよびピングリツドアレイタイプの混成集積回
路においては、入出力端子取付用導体パツドが形
成された時点でそれに取付けられる入出力端子の
種類が決定されてしまうため、特性試験・評価時
と実装時のそれぞれの場合に最も望ましい入出力
端子の形状および装着形態を選ぶことができなか
つた。
また、一旦一つのタイプの混成集積回路を製作
した後に、その入出力端子の形状および取付形態
を変更する場合には、変更しようとする入出力端
子の形態に応じた位置に、変更しようとするタイ
プに応じた間隔で入出力端子取付用導体パツドを
設け、入出力信号をこれらの新しい入出力端子取
付用導体パツドに配線するマスクパターン変更費
用が生じ、このため費用や工数が非常にかさむと
いう問題があつた。
[発明の目的] 本発明はこれらの問題を解決するためになされ
たもので、配線基板の製作後に入出力端子の形状
および装着形態を選択することができ、しかも一
旦取着した入出力端子の形状および取付形態を容
易に変更することができる混成集積回路を提供す
ることを目的とする。
[発明の概要] すなわち本発明の混成集積回路は、配線基板の
表面に複数の回路素子を搭載するとともに、その
裏面に装着形態の異なる2種以上の入出力端子を
接続可能な2種以上の導体パツドを設け、これら
異なる導体パツドの対応するものどうしを電気的
に接続させることにより、配線基板のパターン設
計等をやり直すことなく、用途および場合に応じ
て形状および装着形態の異なる2種以上の入出力
端子を容易に取付けることができるようにしたも
のである。
なお本発明の混成集積回路において、フラツト
パツケージタイプおよびピングリツドアレイタイ
プの2つのタイプの入出力端子を取着することが
できる構造にした場合には、配線基板の裏面にフ
ラツトパツケージタイプの入出力端子の厚さ以上
の高さを有する段差を設け、その低い方の面上に
フラツトパツケージタイプの入出力端子取付用導
体パツドを配設するとともに高い方の面上にはピ
ングリツドアレイタイプの入出力端子取付用導体
パツドを配設することが望ましい。
このような構造の混成集積回路においては、特
にフラツトパツケージタイプの入出力端子取付用
導体パツドにフラツトパツケージタイプ入出力端
子が取着されたものを他の回路に搭載した場合、
その回路の被搭載面と裏面の大部分で接すること
になり、放熱効果が高くなつて動作時の熱による
特性の低下がほとんどなくなるという利点があ
る。
[発明の実施例] 以下本発明を図面に示す実施例について説明す
る。
第1図は本発明の混成集積回路の一実施例の裏
面側を示す斜視図である。
この図において、符号7は表面に導体回路が形
成された配線基板を示しており、その回路素子搭
載面側の所定の位置には、複数のメモリ、抵抗、
コンデンサのような能動的および受動的回路素子
(図示を省略。)が搭載され、これらの回路素子は
その全体が金属製のキヤツプ8で気密に覆われて
いる。
また配線基板7の裏面には、長辺に沿つた対向
する辺縁部がそれぞれ低く中央部が高くなつた段
差9が設けられている。
さらにこの裏面の段差の低い方の面上にはそれ
ぞれフラツトパツケージタイプの入出力端子取付
用導体パツド10が1.27mmの間隔で設けられてお
り、高い方の中央部上にはピングリツドアレイタ
イプの入出力端子取付用導体パツド11が2.54mm
の間隔で設けられている。
またこれらのフラツトパツケージタイプの入出
力端子取付用導体パツド10とピングリツドアレ
イタイプの入出力端子取付用導体パツド11は互
いに電気的に接続されている。
このように構成された混成集積回路において
は、これを搭載すべき回路の形態等に応じて、第
2図に示すように、フラツトパツケージタイプの
入出力端子取付用導体パツド10にフラツトパツ
ケージタイプの入出力端子12を固着してフラツ
トパツケージタイプの混成集積回路として使用し
たり、また第3図に示すように、ピングリツドア
レイタイプの入出力端子取付用導体パツド11に
ピングリツドアレイタイプの入出力端子13を固
着してピングリツドアレイタイプの混成集積回路
として使用することもできる。
また、第2図に示すようにフラツトパツケージ
タイプの混成集積回路を製作してこれを搭載する
場合でも、1.27mmピツチのフラツトパツケージタ
イプの入出力端子12用のソケツトは入手が困難
であり、しかもこのソケツトへの差し込みおよび
抜きはずしも難しいので、特性試験・評価時に入
出力端子を付けかえて、第3図に示すようなピン
グリツドアレイタイプの混成集積回路を構成し、
これを特性試験・評価試験に供することができ
る。
[発明の効果] 以上説明したように、本発明の混成集積回路に
おいては配線基板の裏面に形状および取付形態の
異なる入出力端子の取付用導体パツドがそれぞれ
設けられているので、どのような形状および装着
形態をとるかを配線基板の製作後に選択すること
ができる。
また搭載時と特性試験・評価時とで取着する入
出力端子の形状および取付形態を簡単に変更する
ことができるので、この変更に伴なう開発費等を
大幅に低減することができる。
【図面の簡単な説明】
第1図は本発明の混成集積回路の一実施例の裏
面側斜視図、第2図および第3図はそれぞれ本発
明の実施例により構成されたフラツトパツケージ
タイプおよびピングリツドアレイタイプの混成集
積回路を示す斜視図、第4図は従来のフラツトパ
ツケージタイプの混成集積回路を示す斜視図、第
5図は従来のピングリツドアレイタイプの混成集
積回路を示す斜視図である。 1,7…配線基板、2,8…金属製キヤツプ、
3,10…フラツトパツケージタイプの入出力端
子取付用導体パツド、4,12…フラツトパツケ
ージタイプの入出力端子、5,11…ピングリツ
ドアレイタイプの入出力端子取付用導体パツド、
6,13…ピングリツドアレイタイプの入出力端
子、9…段差。

Claims (1)

  1. 【特許請求の範囲】 1 配線基板の表面に複数の回路素子を搭載する
    とともに、その裏面に装着形態の異なる2種以上
    の入出力端子を接続可能な2種以上の導体パツド
    を設け、これら異なる導体パツドの対応するもの
    どうしを電気的に接続させて成ることを特徴とす
    る混成集積回路。 2 配線基板の裏面には適当な高さの段差が設け
    られて、その高い方の面および低い方の面上に装
    着形態の異なる入出力端子取付用導体パツドがそ
    れぞれ区分されて設けられていることを特徴とす
    る特許請求の範囲第1項記載の混成集積回路。
JP60295704A 1985-12-27 1985-12-27 混成集積回路 Granted JPS62155544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60295704A JPS62155544A (ja) 1985-12-27 1985-12-27 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60295704A JPS62155544A (ja) 1985-12-27 1985-12-27 混成集積回路

Publications (2)

Publication Number Publication Date
JPS62155544A JPS62155544A (ja) 1987-07-10
JPH0431186B2 true JPH0431186B2 (ja) 1992-05-25

Family

ID=17824080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60295704A Granted JPS62155544A (ja) 1985-12-27 1985-12-27 混成集積回路

Country Status (1)

Country Link
JP (1) JPS62155544A (ja)

Also Published As

Publication number Publication date
JPS62155544A (ja) 1987-07-10

Similar Documents

Publication Publication Date Title
EP0074816B1 (en) High terminal count integrated circuit device package
EP0142938B1 (en) Semiconductor integrated circuit including a lead frame chip support
JPH0552079B2 (ja)
JPS60500111A (ja) 半導体チツプパツケ−ジ
JPH0513967A (ja) 半導体記憶制御装置及びその高密度実装方法
KR20030060882A (ko) 반도체 장치 및 반도체 모듈
US5324985A (en) Packaged semiconductor device
US6329594B1 (en) Integrated circuit package
US3518493A (en) Arrangement for mounting and connecting microelectronic circuits
GB2152753A (en) Decoupling capacitor for integrated circuits and relationship with a printed circuit board
US6467163B1 (en) Universal component mounting structure for surface mountable electronic devices
JPH0431186B2 (ja)
JP2645285B2 (ja) 集積回路担持用電気的構成要素
JPH0419788Y2 (ja)
JP3033662B2 (ja) 半導体素子実装用フィルムと半導体素子実装構造
JPH05102621A (ja) 導電パターン
JPS6013186Y2 (ja) 電気コネクタ
JP2723514B2 (ja) 半導体装置
JPS6143272Y2 (ja)
JP3014937B2 (ja) コネクタ
JPS62155525A (ja) 混成集積回路
JPH06132473A (ja) ハイブリッドic
JPH02866Y2 (ja)
JP2919648B2 (ja) 混成集積回路装置
JPH0336061Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees