JPH04312021A - アナログデータ出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアナログデータ出力回路
に関し、特にディジタルデータをアナログデータに変換
して出力するアナログデータ出力回路に関する。

【０００２】

【従来の技術】従来、この種のアナログデータ出力回路
は、図２に示すように、ＣＰＵ１が出力したディジタル
データを、ＣＰＵバス２を介して出力ポート３に出力し
、Ｄ−Ａ変換器４によりアナログ信号に変換した後、更
に低域フィルタ８によって出力波形を平滑化し、滑らか
なアナログデータとして出力している。

【０００３】

【発明が解決しようとする課題】この従来のアナログデ
ータ出力回路では、図３（ａ）に示すような階段状の波
形を低域フィルタ８により滑らかにしている。しかし、
図３（ｂ）に示すように不連続な波形しか得られない。

【０００４】また、不連続性を緩和する為に、データの
出力周期を速くする方法もあるが、ＣＰＵ１の負荷が増
加するという問題点がある。

【０００５】本発明の目的は、ディジタルデータの出力
周期を速くすることなく、波形が滑らかなアナログデー
タを出力できるアナログデータ出力回路を提供すること
にある。

【０００６】

【課題を解決するための手段】本発明のアナログデータ
出力回路は、所定の周期で出力レベルを示すディジタル
データを生成し出力するＣＰＵと、前記出力レベルが示
すディジタルデータをアナログデータに変換するＤ−Ａ
変換器と、前記アナログデータを積分して出力する積分
器と、この積分器の出力レベルをディジタルタデータに
変換するＡ−Ｄ変換器とを備え、前記ＣＰＵは、前記Ａ
−Ｄ変換器を介して前記積分器の現時点の出力レベルを
検知し、目標とする出力レベルと前記現時点の出力レベ
ルとの差に応じて前記出力レベルを示すディジタルデー
タを生成するように構成されている。

【０００７】

【実施例】次に本発明について図面を参照して説明する
。

【０００８】図１は本発明の一実施例を示すブロック図
であり、出力レベルを示すディジタルデータを生成し出
力するＣＰＵ１と、ＣＰＵバス２と、出力ポート３と、
ディジタルデータをアナログデータに変換するＤ−Ａ変
換器４と、Ｄ−Ａ変換器４からのアナログデータを積分
する積分器５と、この積分器の出力レベルをディジタル
データに変換するＡ−Ｄ変換器６と、入力ポート７とを
備えている。

【０００９】ＣＰＵ１が送出したディジタルデータは、
ＣＰＵバス２および出力ポート３を介してＤ−Ａ変換器
４へ供給され、アナログデータに変換されて積分器５に
よって積分される。また積分器５の出力は、Ａ−Ｄ変換
器６によりディジタルデータに変換され、入力ポート６
およびＣＰＵバス２を介してＣＰＵ１に取込まれる。

【００１０】いま、ＣＰＵ１が出力しようとする目標出
力レベル（積分器５の出力レベル換算）をＶａとし、積
分器５の出力側から取り込んだ値をＶｂ（積分器５の出
力レベル換算）とする。また、積分器５の積分時定数を
τとし、ＣＰＵ１の出力周期を１／ｆｓとする。

【００１１】まずＣＰＵ１は、現時点の出力レベルＶｂ
を取込む。次に、目標出力レベルＶａおよび現時点の出
力レベルＶｂを基に、出力すべきレベルＶｏを式（１）
により計算する。

【００１２】Ｖｏ＝（Ｖａ−Ｖｂ）／（τ・１／ｆｓ）
　　　　　　　　　　　　　　　　　　　　　　…（１
）更にＣＰＵ１は、Ｖｏの値に相当するディジタルデー
タを生成し、ＣＰＵバス２および出力ポート３を介して
Ｄ−Ａ変換器４へ送出してアナログ出力に変換させる。 積分器５は、式（１）に従って出力されるアナログ出力
を積分時定数で積分するので、積分器５の出力は直線的
に変化し、時間１／ｆｓ後には出力レベルがＶａになる
。 そして時間１／ｆｓ後には式（１）のＶｏが更新される
ので、積分器５の出力は折れ線的に変化する。この時の
出力波形を図３（ｃ）に示す。

【００１３】

【発明の効果】以上説明したように本発明は、現時点の
出力レベルと目標出力レベルとの差分をＣＰＵに計算さ
せて出力データを送出させ、積分器により積分させるこ
とにより折れ線的に変化する出力を得ている。従って、
ＣＰＵの負荷を増加させずに滑らかに変化するアナログ
データが得られる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】従来のアナログデータ出力回路の一例を示すブ
ロック図である。

【図３】アナログデータ出力回路の波形を示す図であり
、（ａ）は図２に示した低域フィルタ８の入力波形、（
ｂ）は図２に示した低域フィルタ８の出力波形、（ｃ）
は本実施例の出力波形をそれぞれ示している。

【符号の説明】

１　　　　ＣＰＵ ４　　　　Ｄ−Ａ変換器 ５　　　　積分器 ６　　　　Ａ−Ｄ変換器

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　所定の周期で出力レベルを示すディジ
   タルデータを生成し出力するＣＰＵと、前記出力レベル
   が示すディジタルデータをアナログデータに変換するＤ
   −Ａ変換器と、前記アナログデータを積分して出力する
   積分器と、この積分器の出力レベルをディジタルタデー
   タに変換するＡ−Ｄ変換器とを備え、前記ＣＰＵは、前
   記Ａ−Ｄ変換器を介して前記積分器の現時点の出力レベ
   ルを検知し、目標とする出力レベルと前記現時点の出力
   レベルとの差に応じて前記出力レベルを示すディジタル
   データを生成することを特徴とするアナログデータ出力
   回路。