JPS5837005Y2 - プログラムメ−タ - Google Patents

Description

【考案の詳細な説明】 本考案はアナログ入力信号を表示するプログラムメータ
に関するものである。

以下本考案について図面の一実施例により説明する。

１はアナログ信号の入力端子、２はアンプ、３はＡＣ−
ＤＣコンバータ、４はコンパレータ、５は可変周波数ク
ロック発生器、６はアップ−ダウンカウンタ、７はＤ−
Ａコンバータ、８はテ゛コーダ、９は表示器である。

この構成において、コンパレータ４はコンバータ７およ
び３の出力を比較し、カウンタ６をアップダウン切換入
力端子６２を介して、コンバータ３の出力が７の出力よ
り大きい場合にはアップ計数を行ない、逆にコンバータ
３の出力が７の出力より小さい場合にはダウン計数の制
御を行ない、可変周波数クロック発生器５からのパルス
を計数入力端子６１に供給しアップあるいはダウン計数
を行なう。

即ち、コンパレータ４．アップダウンカウンタ６、Ｄ−
Ａコンバータ７で負帰還回路を形成し、コンバータ３と
７の出力が一致するように回路動作は行われる。

そして、コンパレータ４への２つの入力が一致すればカ
ウンタ６の計数は最小桁でアップ・ダウンを繰り返すが
それ以上の桁は安定する。

カウンタ６の内容はデコードされ、表示器９により表示
される。

この場合、応答特性、即ちコンバータ３および７の出力
がほは゛一致する迄の時間は可変周波数クロック発生器
５の発生するクロックの周波数によって決まる。

したがって被変換信号の変化に比べ十分に高い周波数の
クロックを使用すれば応答は短かい。

また、クロックの周波数を低くすればするほど信号の変
化に対して応答が遅くなる。

したがって、コンパレータ４の出力を用いて可変周波数
クロック発生器５のクロック周波数を制御すれば応答の
立上り、立下りを別々に制御できる。

たとえば、アップ計数のとき、クロック周波数を高くシ
、ダウン計数のとき低くすると、立上りが早く、立下り
が遅いピークメータの動作になる。

そのほか、クロック周波数を変えることによりＶＵメー
タ、平均値メータ、ピークメータ等として使用すること
ができ、さら（こＩＣ化もし易く有利である。

またテ゛ジタル的に表示するためにその表示形態が自由
に選べる。

上記実施例より明らかなように本考案によれば、計数手
段の計数入力であるクロック周波数を巧みに制御してい
るために各種のメータの適切な表示出力を加えることが
できる。

【図面の簡単な説明】

図面は本考案の一実施例によるプログラムメータのブロ
ック図である。 ４・・・・・・コンパレータ、５・・・・・・可変周波
数クロックス発生器、６・・・・・・カウンタ、７・・
・・・・Ｄ−Ａコンバータ、９・・・・・・表示器。

Claims (2)

【実用新案登録請求の範囲】
1. （１）アナログ入力信号とＤ−Ａ変換信号を比較穴カス
   るコンパレータ、前記コンパレータの出力によりクロッ
   ク周波数が制御される可変周波数クロック発生器、前記
   可変周波数クロック発生器のクロックを計数するととも
   に前記コンパレータの出力により加算計数と減算計数に
   切換える計数手段、前記計数手段の出力を表示入力とす
   る表示手段とを有するプログラムメータ。
2. （２）コンパレータの出力はアナログ信号がＤ−Ａ交換
   信号より大きいとき計数手段を加算計数し、逆に前記Ｄ
   −Ａ変換信号が大きいとき減算計数することを特徴とす
   る実用新案登録請求の範囲第１項記載のプログラムメー
   タ。