JPH04313109A - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPH04313109A JPH04313109A JP6577291A JP6577291A JPH04313109A JP H04313109 A JPH04313109 A JP H04313109A JP 6577291 A JP6577291 A JP 6577291A JP 6577291 A JP6577291 A JP 6577291A JP H04313109 A JPH04313109 A JP H04313109A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output terminal
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は電流負荷に基準電圧を
供給する基準電圧回路に関する。
供給する基準電圧回路に関する。
【０００２】
【従来の技術】図４は従来の基準電圧回路の回路図であ
る。図において、Ｑ１，Ｑ２はＮＰＮトランジスタであ
る。トランジスタＱ１，Ｑ２のコレクタはカレントミラ
ー回路１０に接続されている。トランジスタＱ１のエミ
ッタは抵抗Ｒ１を介して接地に、ベースが出力端子１に
各々接続されている。トランジスタＱ２は、ベースが出
力端子１に、エミッタが抵抗Ｒ２を介してトランジスタ
Ｑ１のエミッタと抵抗Ｒ１の共通接続点に各々接続され
ている。
る。図において、Ｑ１，Ｑ２はＮＰＮトランジスタであ
る。トランジスタＱ１，Ｑ２のコレクタはカレントミラ
ー回路１０に接続されている。トランジスタＱ１のエミ
ッタは抵抗Ｒ１を介して接地に、ベースが出力端子１に
各々接続されている。トランジスタＱ２は、ベースが出
力端子１に、エミッタが抵抗Ｒ２を介してトランジスタ
Ｑ１のエミッタと抵抗Ｒ１の共通接続点に各々接続され
ている。
【０００３】カレントミラー回路１０は、ＰＮＰトラン
ジスタＱ３，Ｑ４よりなり、トランジスタＱ３を基準ト
ランジスタとしている。トランジスタＱ３は、エミッタ
が電源Ｖｃｃに、ベースが自身のコレクタに、コレクタ
がトランジスタＱ１のコレクタに各接続されている。ト
ランジスタＱ４は、エミッタが電源Ｖｃｃに、ベースが
トランジスタＱ３のベースに、コレクタがトランジスタ
Ｑ２のコレクタに各々接続されている。Ｑ５はＰＮＰト
ランジスタであり、エミッタが電源Ｖｃｃに、コレクタ
が出力端子１に、ベースがトランジスタＱ２とトランジ
スタＱ４のコレクタ共通接続点に各々接続されている。 出力端子１と接地の間には定電流源Ｉ１が接続されてい
る。なお、トランジスタＱ１とトランジスタＱ２のエミ
ッタ面積比は１：ｎ（ｎ＞１）とする。トランジスタＱ
１，Ｑ２は回路内のバイアス電流決定用トランジスタ、
トランジスタＱ３，Ｑ４および抵抗Ｒ１，Ｒ２はバイア
ス電流発生回路部、トランジスタＱ５はバイアス電流供
給用トランジスタである。
ジスタＱ３，Ｑ４よりなり、トランジスタＱ３を基準ト
ランジスタとしている。トランジスタＱ３は、エミッタ
が電源Ｖｃｃに、ベースが自身のコレクタに、コレクタ
がトランジスタＱ１のコレクタに各接続されている。ト
ランジスタＱ４は、エミッタが電源Ｖｃｃに、ベースが
トランジスタＱ３のベースに、コレクタがトランジスタ
Ｑ２のコレクタに各々接続されている。Ｑ５はＰＮＰト
ランジスタであり、エミッタが電源Ｖｃｃに、コレクタ
が出力端子１に、ベースがトランジスタＱ２とトランジ
スタＱ４のコレクタ共通接続点に各々接続されている。 出力端子１と接地の間には定電流源Ｉ１が接続されてい
る。なお、トランジスタＱ１とトランジスタＱ２のエミ
ッタ面積比は１：ｎ（ｎ＞１）とする。トランジスタＱ
１，Ｑ２は回路内のバイアス電流決定用トランジスタ、
トランジスタＱ３，Ｑ４および抵抗Ｒ１，Ｒ２はバイア
ス電流発生回路部、トランジスタＱ５はバイアス電流供
給用トランジスタである。
【０００４】次に動作について説明する。起動回路（図
示せず）からの電流によりトランジスタＱ１，Ｑ２がオ
ンする。トランジスタＱ２のエミッタ面積はトランジス
タＱ１のそれよりｎ倍大きいため、トランジスタＱ２の
コレクタ電流はトランジスタＱ１のそれよりもｎ倍大き
くなければならない。しかし、トランジスタＱ１のコレ
クタ電流はカレントミラー回路１０を介してトランジス
タＱ２のコレクタに供給されるため、トランジスタＱ２
のコレクタにはトランジスタＱ１のコレクタ電流と同等
の電流しか供給されない。不足分の電流はトランジスタ
Ｑ５がオンすることにより補われる。このようにして決
定された電流が抵抗Ｒ１，Ｒ２に流れる。抵抗Ｒ１の両
端に発生した電圧とトランジスタＱ１のベース・エミッ
タ間電圧の合計が基準電圧として出力端子１を介して外
付けの電流負荷に供給される。電流負荷が出力端子１に
電流を供給する負荷の場合、供給された電流は定電流源
Ｉ１により接地側に吸い込まれる。一方、電流負荷が出
力端子１から電流を引き抜く負荷である場合、引き抜か
れる電流はトランジスタＱ５を介して供給される。
示せず）からの電流によりトランジスタＱ１，Ｑ２がオ
ンする。トランジスタＱ２のエミッタ面積はトランジス
タＱ１のそれよりｎ倍大きいため、トランジスタＱ２の
コレクタ電流はトランジスタＱ１のそれよりもｎ倍大き
くなければならない。しかし、トランジスタＱ１のコレ
クタ電流はカレントミラー回路１０を介してトランジス
タＱ２のコレクタに供給されるため、トランジスタＱ２
のコレクタにはトランジスタＱ１のコレクタ電流と同等
の電流しか供給されない。不足分の電流はトランジスタ
Ｑ５がオンすることにより補われる。このようにして決
定された電流が抵抗Ｒ１，Ｒ２に流れる。抵抗Ｒ１の両
端に発生した電圧とトランジスタＱ１のベース・エミッ
タ間電圧の合計が基準電圧として出力端子１を介して外
付けの電流負荷に供給される。電流負荷が出力端子１に
電流を供給する負荷の場合、供給された電流は定電流源
Ｉ１により接地側に吸い込まれる。一方、電流負荷が出
力端子１から電流を引き抜く負荷である場合、引き抜か
れる電流はトランジスタＱ５を介して供給される。
【０００５】
【発明が解決しようとする課題】従来の基準電圧回路は
以上のように構成されており、外付けの電流負荷が電流
を出力端子１へ供給する場合、この供給された電流は定
電流源Ｉ１で充分吸い込むことができる。一方、外付け
の電流負荷が電流を出力端子１から引き抜く場合、電流
を出力端子１に供給するのはトランジスタＱ５であり、
トランジスタＱ５はＰＮＰトランジスタであるため出力
端子１への電流供給能力が小さいという問題点があった
。
以上のように構成されており、外付けの電流負荷が電流
を出力端子１へ供給する場合、この供給された電流は定
電流源Ｉ１で充分吸い込むことができる。一方、外付け
の電流負荷が電流を出力端子１から引き抜く場合、電流
を出力端子１に供給するのはトランジスタＱ５であり、
トランジスタＱ５はＰＮＰトランジスタであるため出力
端子１への電流供給能力が小さいという問題点があった
。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、出力端子に大電流を供給するこ
とができる基準電圧回路を得ることを目的とする。
ためになされたもので、出力端子に大電流を供給するこ
とができる基準電圧回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る基準電圧
回路は、ベースが出力端子に、エミッタが第１の抵抗を
介して接地に各々接続された第１のＮＰＮトランジスタ
と、ベースが前記出力端子に、エミッタが第２の抵抗を
介して前記第１のＮＰＮトランジスタのエミッタに接続
され、エミッタ面積が前記第１のＮＰＮトランジスタの
エミッタ面積よりも大きい第２のＮＰＮトランジスタと
、エミッタが前記出力端子に、コレクタが電源に各々接
続された第３のＮＰＮトランジスタと、前記第２のＮＰ
Ｎトランジスタのコレクタ電流から前記第１のＮＰＮト
ランジスタのコレクタ電流を差し引いた差電流を前記第
３のトランジスタのベースに供給する電流供給手段とを
備えている。
回路は、ベースが出力端子に、エミッタが第１の抵抗を
介して接地に各々接続された第１のＮＰＮトランジスタ
と、ベースが前記出力端子に、エミッタが第２の抵抗を
介して前記第１のＮＰＮトランジスタのエミッタに接続
され、エミッタ面積が前記第１のＮＰＮトランジスタの
エミッタ面積よりも大きい第２のＮＰＮトランジスタと
、エミッタが前記出力端子に、コレクタが電源に各々接
続された第３のＮＰＮトランジスタと、前記第２のＮＰ
Ｎトランジスタのコレクタ電流から前記第１のＮＰＮト
ランジスタのコレクタ電流を差し引いた差電流を前記第
３のトランジスタのベースに供給する電流供給手段とを
備えている。
【０００８】
【作用】この発明においては出力端子に電流を供給する
のは第３のＮＰＮトランジスタであり、該第３のＮＰＮ
トランジスタは導電型がＮＰＮであるので、ＩＣ化した
場合にＰＮＰトランジスタよりも極めて容易に電流駆動
能力を大きくできる。
のは第３のＮＰＮトランジスタであり、該第３のＮＰＮ
トランジスタは導電型がＮＰＮであるので、ＩＣ化した
場合にＰＮＰトランジスタよりも極めて容易に電流駆動
能力を大きくできる。
【０００９】
【実施例】図１はこの発明に係る基準電圧回路の一実施
例を示す回路図である。図において、図４に示した従来
回路との相違点は、トランジスタＱ５をなくし、カレン
トミラー回路１０の基準トランジスタをトランジスタＱ
４にし、新たにＮＰＮトランジスタＱ２０を設けたこと
である。トランジスタＱ２０は、ベースがトランジスタ
Ｑ１のコレクタに、エミッタが出力端子１に、コレクタ
が電源Ｖｃｃに各々接続されている。その他の構成は従
来回路と同様である。
例を示す回路図である。図において、図４に示した従来
回路との相違点は、トランジスタＱ５をなくし、カレン
トミラー回路１０の基準トランジスタをトランジスタＱ
４にし、新たにＮＰＮトランジスタＱ２０を設けたこと
である。トランジスタＱ２０は、ベースがトランジスタ
Ｑ１のコレクタに、エミッタが出力端子１に、コレクタ
が電源Ｖｃｃに各々接続されている。その他の構成は従
来回路と同様である。
【００１０】次に動作について説明する。従来と同様、
起動回路からの電流によりトランジスタＱ１，Ｑ２をオ
ンさせる。トランジスタＱ２のコレクタ電流はカレント
ミラー回路１０を介してトランジスタＱ１のコレクタに
与えられる。しかし、トランジスタＱ１のエミッタ面積
はトランジスタＱ２のエミッタ面積の１／ｎなので、ト
ランジスタＱ２のコレクタ電流と同等の電流が流れるわ
けではない。トランジスタＱ２のコレクタ電流からトラ
ンジスタＱ１のコレクタ電流を除いた残りの電流がトラ
ンジスタＱ２０のベースに供給され、トランジスタＱ２
０がオンする。トランジスタＱ２０に流れる電流が多く
なるとトランジスタＱ１，Ｑ２のベース電位が上昇しト
ランジスタＱ１，Ｑ２の電流導通度が大きくなる。する
と、抵抗Ｒ２での電圧降下が大きくなり、トランジスタ
Ｑ２のベース・エミッタ間電圧が小さくなり、トランジ
スタＱ２の電流導通度を抑える方向に作用する。このた
め、トランジスタＱ１，Ｑ２のコレクタ電流の平衡がと
られた時点で回路は安定し、出力端子１には一定の電圧
が出力される。
起動回路からの電流によりトランジスタＱ１，Ｑ２をオ
ンさせる。トランジスタＱ２のコレクタ電流はカレント
ミラー回路１０を介してトランジスタＱ１のコレクタに
与えられる。しかし、トランジスタＱ１のエミッタ面積
はトランジスタＱ２のエミッタ面積の１／ｎなので、ト
ランジスタＱ２のコレクタ電流と同等の電流が流れるわ
けではない。トランジスタＱ２のコレクタ電流からトラ
ンジスタＱ１のコレクタ電流を除いた残りの電流がトラ
ンジスタＱ２０のベースに供給され、トランジスタＱ２
０がオンする。トランジスタＱ２０に流れる電流が多く
なるとトランジスタＱ１，Ｑ２のベース電位が上昇しト
ランジスタＱ１，Ｑ２の電流導通度が大きくなる。する
と、抵抗Ｒ２での電圧降下が大きくなり、トランジスタ
Ｑ２のベース・エミッタ間電圧が小さくなり、トランジ
スタＱ２の電流導通度を抑える方向に作用する。このた
め、トランジスタＱ１，Ｑ２のコレクタ電流の平衡がと
られた時点で回路は安定し、出力端子１には一定の電圧
が出力される。
【００１１】ここで、一般的に、ＮＰＮトランジスタは
ＰＮＰトランジスタに比べてＩＣ上で大きな電流駆動能
力を容易に実現できる。いま、電流を出力端子１から引
き抜く電流負荷を出力端子１に接続した場合、ＮＰＮト
ランジスタＱ２０を介して出力端子１に電流を供給して
いるので、ＰＮＰトランジスタを介して電流を供給する
場合に比べ、電流供給能力が大きくなる。
ＰＮＰトランジスタに比べてＩＣ上で大きな電流駆動能
力を容易に実現できる。いま、電流を出力端子１から引
き抜く電流負荷を出力端子１に接続した場合、ＮＰＮト
ランジスタＱ２０を介して出力端子１に電流を供給して
いるので、ＰＮＰトランジスタを介して電流を供給する
場合に比べ、電流供給能力が大きくなる。
【００１２】図２この発明に係る基準電圧回路の他の実
施例を示す回路図である。図において、図４に示した従
来回路との相違点は、定電流源Ｉ１、カレントミラー回
路１０、トランジスタＱ５をなくし、カレントミラー回
路２０，３０，４０、トランジスタＱ１２，Ｑ１３、ダ
イオードＤ１，Ｄ２を新たに設けたことである。カレン
トミラー回路２０は、ＰＮＰトランジスタＱ６，Ｑ７よ
りなり、トランジスタＱ７を基準トランジスタとする。 基準トランジスタＱ７にはトランジスタＱ１から電流が
供給される。カレントミラー回路３０は、ＮＰＮトラン
ジスタＱ８，Ｑ９よりなり、トランジスタＱ８を基準ト
ランジスタとする。カレントミラー回路２０の出力電流
はカレントミラー回路３０の基準トランジスタＱ８に与
えられる。
施例を示す回路図である。図において、図４に示した従
来回路との相違点は、定電流源Ｉ１、カレントミラー回
路１０、トランジスタＱ５をなくし、カレントミラー回
路２０，３０，４０、トランジスタＱ１２，Ｑ１３、ダ
イオードＤ１，Ｄ２を新たに設けたことである。カレン
トミラー回路２０は、ＰＮＰトランジスタＱ６，Ｑ７よ
りなり、トランジスタＱ７を基準トランジスタとする。 基準トランジスタＱ７にはトランジスタＱ１から電流が
供給される。カレントミラー回路３０は、ＮＰＮトラン
ジスタＱ８，Ｑ９よりなり、トランジスタＱ８を基準ト
ランジスタとする。カレントミラー回路２０の出力電流
はカレントミラー回路３０の基準トランジスタＱ８に与
えられる。
【００１３】カレントミラー回路４０は、ＰＮＰトラン
ジスタＱ１０，Ｑ１１よりなり、トランジスタＱ１０を
基準トランジスタとする。基準トランジスタＱ１０には
トランジスタＱ２から電流が供給される。
ジスタＱ１０，Ｑ１１よりなり、トランジスタＱ１０を
基準トランジスタとする。基準トランジスタＱ１０には
トランジスタＱ２から電流が供給される。
【００１４】ＮＰＮトランジスタＱ１２は、コレクタが
電源Ｖｃｃに、エミッタが出力端子１に、ベースがカレ
ントミラー回路４０の出力に各々接続されている。ＰＮ
ＰトランジスタＱ１３は、エミッタが出力端子１に、コ
レクタが接地に、ベースがカレントミラー回路３０の出
力に各々接続されている。トランジスタＱ１２のベース
とトランジスタＱ１３のベースとの間にはレベルシフト
用のダイオードＤ１，Ｄ２が接続されている。その他の
構成は、従来回路と同様である。
電源Ｖｃｃに、エミッタが出力端子１に、ベースがカレ
ントミラー回路４０の出力に各々接続されている。ＰＮ
ＰトランジスタＱ１３は、エミッタが出力端子１に、コ
レクタが接地に、ベースがカレントミラー回路３０の出
力に各々接続されている。トランジスタＱ１２のベース
とトランジスタＱ１３のベースとの間にはレベルシフト
用のダイオードＤ１，Ｄ２が接続されている。その他の
構成は、従来回路と同様である。
【００１５】次に動作について説明する。起動回路（図
示せず）からの電流によりトランジスタＱ１，Ｑ２がオ
ン状態となる。これに伴いカレントミラー回路２０，４
０もオンする。カレントミラー回路２０がオンすること
によりカレントミラー回路３０もオンする。ここで、ト
ランジスタＱ２のエミッタ面積はトランジスタＱ１のエ
ミッタ面積のｎ倍なので、トランジスタＱ１のコレクタ
電流のｎ倍の電流がトランジスタＱ２のコレクタに流れ
る。このため、トランジスタＱ１１のコレクタからはト
ランジスタＱ９のコレクタ電流のｎ倍の電流が供給され
る。そのため、トランジスタＱ１１のコレクタ電流の余
分の電流はトランジスタＱ１２のベースに流れ込む。ト
ランジスタＱ１２の電流導通度が大きくなるとトランジ
スタＱ１，Ｑ２のベース電位が高くなり、トランジスタ
Ｑ１，Ｑ２に流れる電流が多くなる。トランジスタＱ２
に流れる電流が多くなると抵抗Ｒ２での電圧降下が大き
くなり、トランジスタＱ２のベース・エミッタ間電圧が
小さくなり、トランジスタＱ２の電流導通度を抑える方
向に作用する。このため、トランジスタＱ１，Ｑ２のコ
レクタ電流の平衡がとられ時点で回路は安定し、出力端
子１には一定の電圧が出力される。
示せず）からの電流によりトランジスタＱ１，Ｑ２がオ
ン状態となる。これに伴いカレントミラー回路２０，４
０もオンする。カレントミラー回路２０がオンすること
によりカレントミラー回路３０もオンする。ここで、ト
ランジスタＱ２のエミッタ面積はトランジスタＱ１のエ
ミッタ面積のｎ倍なので、トランジスタＱ１のコレクタ
電流のｎ倍の電流がトランジスタＱ２のコレクタに流れ
る。このため、トランジスタＱ１１のコレクタからはト
ランジスタＱ９のコレクタ電流のｎ倍の電流が供給され
る。そのため、トランジスタＱ１１のコレクタ電流の余
分の電流はトランジスタＱ１２のベースに流れ込む。ト
ランジスタＱ１２の電流導通度が大きくなるとトランジ
スタＱ１，Ｑ２のベース電位が高くなり、トランジスタ
Ｑ１，Ｑ２に流れる電流が多くなる。トランジスタＱ２
に流れる電流が多くなると抵抗Ｒ２での電圧降下が大き
くなり、トランジスタＱ２のベース・エミッタ間電圧が
小さくなり、トランジスタＱ２の電流導通度を抑える方
向に作用する。このため、トランジスタＱ１，Ｑ２のコ
レクタ電流の平衡がとられ時点で回路は安定し、出力端
子１には一定の電圧が出力される。
【００１６】出力端子１に電流負荷を接続した場合、こ
の電流負荷が出力端子１に電流を供給する負荷であると
、トランジスタＱ１３が出力端子１から電流を吸い込む
。
の電流負荷が出力端子１に電流を供給する負荷であると
、トランジスタＱ１３が出力端子１から電流を吸い込む
。
【００１７】一方、電流負荷が出力端子１から電流を引
き抜く負荷の場合、トランジスタＱ１２を介して出力端
子１に電流が供給される。ＮＰＮトランジスタＱ１２を
介して出力端子１に電流を供給するようにしているので
、ＰＮＰトランジスタを介して電流を供給する場合に比
べ、電流供給能力が大きい。
き抜く負荷の場合、トランジスタＱ１２を介して出力端
子１に電流が供給される。ＮＰＮトランジスタＱ１２を
介して出力端子１に電流を供給するようにしているので
、ＰＮＰトランジスタを介して電流を供給する場合に比
べ、電流供給能力が大きい。
【００１８】図３はこの発明のさらに他の実施例を示す
回路図である。この実施例において図２の回路との相違
点は、カレントミラー回路２０，４０をマルチコレクタ
トランジスタＱ３０，４０に置き換え、トランジスタＱ
１２のエミッタと出力端子１の間に抵抗Ｒ３およびトラ
ンジスタＱ１３のエミッタと出力端子１の間に抵抗Ｒ４
を新たに設けたことである。その他の構成は図２の回路
と同様である。この様な構成にしても図２の回路と同様
の効果が得られる。さらに、構成素子の数を減らす事が
できる。
回路図である。この実施例において図２の回路との相違
点は、カレントミラー回路２０，４０をマルチコレクタ
トランジスタＱ３０，４０に置き換え、トランジスタＱ
１２のエミッタと出力端子１の間に抵抗Ｒ３およびトラ
ンジスタＱ１３のエミッタと出力端子１の間に抵抗Ｒ４
を新たに設けたことである。その他の構成は図２の回路
と同様である。この様な構成にしても図２の回路と同様
の効果が得られる。さらに、構成素子の数を減らす事が
できる。
【００１９】
【発明の効果】以上のようにこの発明によれば、第３の
ＮＰＮトランジスタを介して出力端子に電流を供給する
ようにしたので、ＩＣ化した場合にＰＮＰトランジスタ
の場合より電流供給能力を容易に大きくできる。その結
果、出力端子に大電流を供給できるという効果がある。
ＮＰＮトランジスタを介して出力端子に電流を供給する
ようにしたので、ＩＣ化した場合にＰＮＰトランジスタ
の場合より電流供給能力を容易に大きくできる。その結
果、出力端子に大電流を供給できるという効果がある。
【図１】この発明に係る基準電圧回路の一実施例を示す
回路図である。
回路図である。
【図２】この発明に係る基準電圧回路の他の実施例を示
す回路図である。
す回路図である。
【図３】この発明に係る基準電圧回路の他の実施例を示
す回路図である。
す回路図である。
【図４】従来の基準電圧回路の回路図である。
１ 出力端子
１０ カレントミラー回路
Ｑ１，Ｑ２，Ｑ２０ ＮＰＮトランジスタＶｃｃ
電源 Ｒ１，Ｒ２ 抵抗
電源 Ｒ１，Ｒ２ 抵抗
Claims (1)
- 【請求項１】 ベースが出力端子に、エミッタが第１
の抵抗を介して接地に各々接続された第１のＮＰＮトラ
ンジスタと、ベースが前記出力端子に、エミッタが第２
の抵抗を介して前記第１のＮＰＮトランジスタのエミッ
タに接続され、エミッタ面積が前記第１のＮＰＮトラン
ジスタのエミッタ面積よりも大きい第２のＮＰＮトラン
ジスタと、エミッタが前記出力端子に、コレクタが電源
に各々接続された第３のＮＰＮトランジスタと、前記第
２のＮＰＮトランジスタのコレクタ電流から前記第１の
ＮＰＮトランジスタのコレクタ電流を差し引いた差電流
を前記第３のＮＰＮトランジスタのベースに供給する電
流供給手段とを備える基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6577291A JPH04313109A (ja) | 1991-03-29 | 1991-03-29 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6577291A JPH04313109A (ja) | 1991-03-29 | 1991-03-29 | 基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313109A true JPH04313109A (ja) | 1992-11-05 |
Family
ID=13296656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6577291A Pending JPH04313109A (ja) | 1991-03-29 | 1991-03-29 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313109A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091425A (ja) * | 1983-10-25 | 1985-05-22 | Sharp Corp | 定電圧電源回路 |
-
1991
- 1991-03-29 JP JP6577291A patent/JPH04313109A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091425A (ja) * | 1983-10-25 | 1985-05-22 | Sharp Corp | 定電圧電源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578633A (en) | Constant current source circuit | |
| JPH07152445A (ja) | 電圧発生回路 | |
| JPH082010B2 (ja) | 電流伝達回路 | |
| JPH03788B2 (ja) | ||
| JPH04313109A (ja) | 基準電圧回路 | |
| US4843304A (en) | High capacity current mirror circuit | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| JPH0519321B2 (ja) | ||
| US5666076A (en) | Negative input voltage comparator | |
| JPH0851324A (ja) | バッファアンプ | |
| KR940002812B1 (ko) | 저전류 기동회로 | |
| JPH0474734B2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0535351A (ja) | 定電流回路 | |
| JP3338219B2 (ja) | 定電流発生回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP2797620B2 (ja) | 比較回路 | |
| JPH032987Y2 (ja) | ||
| JPH05259755A (ja) | 電圧電流変換回路 | |
| JPH06216665A (ja) | 電圧／電流変換回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH0420209B2 (ja) |