JPH04313245A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04313245A
JPH04313245A JP7928491A JP7928491A JPH04313245A JP H04313245 A JPH04313245 A JP H04313245A JP 7928491 A JP7928491 A JP 7928491A JP 7928491 A JP7928491 A JP 7928491A JP H04313245 A JPH04313245 A JP H04313245A
Authority
JP
Japan
Prior art keywords
semiconductor device
curing process
magazine
resin
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7928491A
Other languages
English (en)
Other versions
JP2597244B2 (ja
Inventor
Shinya Mimura
三村 真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP3079284A priority Critical patent/JP2597244B2/ja
Publication of JPH04313245A publication Critical patent/JPH04313245A/ja
Application granted granted Critical
Publication of JP2597244B2 publication Critical patent/JP2597244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、半導体装置の反りの防止に関する。
【0002】
【従来の技術】IC、LSI等の半導体装置の実装に際
して用いられるリ―ドフレ―ムは、鉄系あるいは銅系等
の金属材料からなる板状体をプレス加工又はエッチング
により所望のパタ―ンに成形することによって形成され
る。
【0003】通常、リ―ドフレ―ム1は、図5に示す如
く、半導体集積回路チップ(以下半導体チップ)を搭載
するダイパッド11と、ダイパッドを取り囲むように配
設せしめられた複数のインナ―リ―ド12とインナ―リ
―ド12を一体的に連結するタイバ―13と、各インナ
―リ―ドに連結せしめられタイバ―の外側に伸張するア
ウタ―リ―ド14と、タイバ―13を両サイドから支持
するサイドバ―15,16と、ダイパッド11を支持す
るサポ―トバ―17とから構成されている。
【0004】このようなリ―ドフレ―ムを用いて実装せ
しめられる半導体装置は、リ―ドフレ―ム1のダイパッ
ド11上に、半導体チップ2を搭載し、この半導体チッ
プのボンディングパッドとリ―ドフレ―ムのインナ―リ
―ド12とを金線あるいはアルミ線のボンディングワイ
ヤ3によって結線し、更にこれらを樹脂やセラミック等
の封止材料4で封止がなされる。
【0005】そして、通常は、樹脂封止工程で樹脂封止
部に残留する内部残留応力を除去するポストキュア工程
を経た後、タイバ―やサイドバ―を切断し、アウタ―リ
―ドを所望の形状に折り曲げて完成せしめられる。
【0006】このキュア工程およびポストキュア工程は
図6に示すように、半導体装置収納マガジン31内に半
導体装置33を重ねて収納し、これをストッパープレー
ト32によって支持した状態で、所望の温度に保持され
た加熱雰囲気炉内で所望の時間加熱保持した後、前記半
導体装置を徐冷して硬化する方法がとられている。
【0007】この方法によると、前記マガジン31に収
納した半導体装置は、前記加熱および徐冷を施す際に、
素材間の熱膨張係数の差や樹脂封止部の上下の厚みの差
等によって図7に示すように反りが発生する。
【0008】特にTSOPなどの薄型の半導体装置に多
く、この反りが実装用基板上に表面実装する際に、接続
不良の原因となったり、また、封止樹脂にクラックを発
生させる原因となっていた。
【0009】
【発明が解決しようとする課題】このように、従来の方
法で形成された半導体装置は、内部残留応力を除去する
ためのキュア工程で、加熱および徐冷を施す際に、素材
間の熱膨張係数の差や樹脂封止部の上下の厚みの差等に
よって、反りが発生し、これが、実装用基板上に表面実
装する際に、接続不良の原因となったり、また、封止樹
脂にクラックを発生させる原因となっていた。このよう
な不都合は、特に薄型パッケージにおいて顕著であった
【0010】本発明は、前記実情に鑑みてなされたもの
で、薄型化に際して反りの発生もなく、信頼性の高い半
導体装置を提供することを目的とする。
【0011】
【課題を解決するための手段】そこで本発明では、樹脂
封止後、半導体装置を平面プレートで挟持し加圧しつつ
、内部残留応力を除去するためのキュア工程を行うよう
にしている。
【0012】
【作用】上記構造によれば、内部残留応力を除去するた
めのキュア工程で、平面プレートで半導体装置を挟持し
加圧しつつ加熱および徐冷を施すようにしているため、
素材間の熱膨張係数の差や樹脂封止部の上下の厚みの差
等がある場合にも反りが発生することもなく、平坦で信
頼性の高い半導体装置を得ることができる。
【0013】従って、実装用基板上に表面実装する際に
、接続不良の原因となったり、また、封止樹脂にクラッ
クを発生させるようなこともない。
【0014】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
【0015】本発明実施例の半導体装置は、図1に樹脂
封止後の平面図、図2にキュア工程で用いられる加圧装
置を具備したマガジンの要部斜視図、図3に半導体装置
を同マガジンに装着した状態図を示す。
【0016】この加圧装置は、箱状のマガジン42の内
部に相対向して配設された2枚の平板からなる加圧プレ
ート41a,41bと、このマガジン42に設けられた
挿通穴47を介して加圧プレート41a,41bを押圧
する加圧ねじ44と、この加圧ねじを回し押圧状態を調
整するハンドル43と、これら加圧ねじおよびハンドル
を支持する枠体45とから構成されている。
【0017】実装に際しては、まず、図5に示したよう
なリードフレームを用意し、このリードフレーム1のダ
イパッド11上に、半導体チップ2を搭載し、この半導
体チップのボンディングパッドとリ―ドフレ―ムのイン
ナ―リ―ド12とを金線あるいはアルミ線のボンディン
グワイヤ3によって結線し、更にこれらを樹脂やセラミ
ック等の封止材料4で封止がなされる。
【0018】そして、図2に示したようなマガジンを用
い、図3に示すように半導体装置46を重ねて装着し、
ハンドル43を回して加圧ねじ部44を移動させ、所望
の圧力となるように加圧プレート41a,41bの位置
を調整する。圧力の調整はトルクレンチを使用して行う
とよい。
【0019】この状態で180℃に維持された加熱炉に
設置し、樹脂封止工程で樹脂封止部に残留する内部残留
応力を除去するキュア工程および冷却硬化させるポスト
キュア工程を経た後、この加圧プレートを有するマガジ
ンから外し、タイバ―やサイドバ―を切断し、アウタ―
リ―ドを所望の形状に折り曲げて完成せしめられる。こ
のようにして図4に示すような半導体装置が完成する。
【0020】このようにして形成された半導体装置は、
パッケージの反りもなく平坦な状態を維持しており、ク
ラックの発生等もなく、表面実装を行う際にも、良好な
接続状態を得ることができる。
【0021】なお、この加圧プレートおよびマガジンの
形状については実施例に限定されることなく適宜変形可
能であることはいうまでもない。
【0022】
【発明の効果】以上説明してきたように、本発明によれ
ば、半導体装置を平面プレートで挟持し加圧しつつ、キ
ュア工程を実施するようにしているため、反りが発生す
ることもなく、平坦で信頼性の高い半導体装置を得るこ
とができる。
【図面の簡単な説明】
【図1】本発明実施例の半導体装置の樹脂封止後の平面
【図2】本発明実施例のキュア工程で用いられる加圧装
置を具備したマガジンの要部斜視図。
【図3】本発明の半導体装置を同マガジンに装着した状
態を示す図。
【図4】本発明の方法で形成した半導体装置を示す図

図5】通常のリードフレームを示す図。
【図6】従来のキュア工程を示す図
【図7】従来例の方法で形成した半導体装置を示す図
【符号の説明】
1  リ―ドフレ―ム 2  半導体チップ 3  ワイヤ 4  封止材料 11  ダイパッド 12  インナ―リ―ド 13  タイバ― 14  アウタ―リ―ド 15,16  サイドバ― 17  サポ―トバ― 31  マガジン 32  ストッパプレート 33  半導体装置 41a,41b  加圧プレート 42  マガジン 43  ハンドル 44  加圧ねじ部 45  保持枠 46  半導体装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  リードフレームの半導体チップ搭載部
    に、半導体チップを載置し、電気的接続を行う半導体チ
    ップ搭載工程と、前記半導体チップのまわりを樹脂でモ
    ールドし、パッケージを形成するモールド工程と、前記
    モールドして形成したパッケージの上下の各面を平滑な
    プレートによって挟持しつつ加圧し、前記パッケージを
    拘束した状態で熱処理を行う熱処理工程と、前記リード
    フレームの外部リードを分離成形する分離成形工程とを
    含むことを特徴とする半導体装置の製造方法。
JP3079284A 1991-04-11 1991-04-11 半導体装置の製造方法 Expired - Fee Related JP2597244B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3079284A JP2597244B2 (ja) 1991-04-11 1991-04-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3079284A JP2597244B2 (ja) 1991-04-11 1991-04-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04313245A true JPH04313245A (ja) 1992-11-05
JP2597244B2 JP2597244B2 (ja) 1997-04-02

Family

ID=13685569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3079284A Expired - Fee Related JP2597244B2 (ja) 1991-04-11 1991-04-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2597244B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917816A (ja) * 1995-06-29 1997-01-17 Nec Kyushu Ltd 半導体装置の製造方法
KR100676314B1 (ko) * 1999-12-17 2007-01-31 삼성전자주식회사 반도체 패키지 경화 장치 및 그를 이용한 경화 방법
JP2009141268A (ja) * 2007-12-10 2009-06-25 Spansion Llc 半導体装置の製造方法
JP2014045215A (ja) * 2013-11-08 2014-03-13 Spansion Llc 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655057A (en) * 1979-10-12 1981-05-15 Fujitsu Ltd Manufacture of semiconductor device
JPH02154475A (ja) * 1988-12-06 1990-06-13 Nec Corp 受光装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655057A (en) * 1979-10-12 1981-05-15 Fujitsu Ltd Manufacture of semiconductor device
JPH02154475A (ja) * 1988-12-06 1990-06-13 Nec Corp 受光装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917816A (ja) * 1995-06-29 1997-01-17 Nec Kyushu Ltd 半導体装置の製造方法
KR100676314B1 (ko) * 1999-12-17 2007-01-31 삼성전자주식회사 반도체 패키지 경화 장치 및 그를 이용한 경화 방법
JP2009141268A (ja) * 2007-12-10 2009-06-25 Spansion Llc 半導体装置の製造方法
JP2014045215A (ja) * 2013-11-08 2014-03-13 Spansion Llc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2597244B2 (ja) 1997-04-02

Similar Documents

Publication Publication Date Title
JP2002009097A (ja) 半導体装置とその製造方法
US5492866A (en) Process for correcting warped surface of plastic encapsulated semiconductor device
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JPH10326800A (ja) 半導体装置の製造方法及び半導体製造装置用金型
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
JPH04313245A (ja) 半導体装置の製造方法
TW554501B (en) Substrate for semiconductor package
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
CN222720429U (zh) 混合四方扁平无引线qfn和四方扁平封装qfp集成电路封装
JP2570583B2 (ja) 樹脂封止型半導体装置の製造方法及びその製造装置
US6867483B2 (en) Stress-free lead frame
JPH0263142A (ja) モールド・パッケージおよびその製造方法
JP6107197B2 (ja) 半導体装置の製造方法
JP4010860B2 (ja) 混成集積回路装置およびその製造方法
CN101326636A (zh) 用于组装顶部与底部暴露的封装半导体的装置和方法
TWI778303B (zh) 減少帶狀基板於封膠製程後發生翹曲的方法
JP3955408B2 (ja) 半導体装置の製造方法
KR100194361B1 (ko) Bga 반도체패키지용 패키지 성형금형의 pcb 클램프장치
JP2005109019A (ja) リジット基板を用いた半導体装置の製造方法
JP4110675B2 (ja) 半導体パッケージ用リードフレームの製造方法
KR20130011373A (ko) 반도체 칩 패키지 및 반도체 칩 패키지 실장 방법
KR100924543B1 (ko) 반도체 패키지의 제조 방법
JP2880877B2 (ja) 半導体装置のリード矯正方法および半導体装置の実装方法
KR100709007B1 (ko) 반도체 패키지 제조 방법
JP2005072369A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees