JPH04313256A - 半導体集積回路装置及びその形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、下地絶縁膜上に形成された配線がプラズマ
ＣＶＤ法で堆積された無機質の絶縁膜で被覆される半導
体集積回路装置に適用して有効な技術に関するものであ
る。

【０００２】

【従来の技術】半導体記憶装置、例えばＤＲＡＭ（Ｄｙ
ｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒ
ｙ）は、特願平１−６５８４８号に記載されるように、
データ線やシャント用ワード線として積層構造の配線が
使用される。積層構造の配線は、ＣＶＤ法で堆積される
無機質の酸化珪素膜、ＰＳＧ膜等の下地絶縁膜上に形成
され、ＭｏＳｉ２　膜、アルミニウム合金膜、ＭｏＳｉ
２　膜の夫々を順次積層した３層構造で構成される。

【０００３】前記積層構造の配線の下層のＭｏＳｉ２　
膜は半導体基板の主面に形成された半導体領域のＳｉ原
子、中間層のアルミニウム合金膜のＡｌ原子の夫々の相
互拡散を防止するバリアメタル膜として作用する。

【０００４】中間層のアルミニウム合金膜はアロイスパ
イク耐性を向上するＳｉ、エレクトロマイグレーション
耐性を向上するＣｕのうち少なくともいずれかが添加さ
れるアルミニウム膜で形成される。

【０００５】上層のＭｏＳｉ２　膜は、光の反射率を低
減し、この積層構造の配線のパターンニングマスクを形
成するフォトリソグラフィ工程において、フォトレジス
ト膜の現像の際の回析現象に基づくパターン変化を低減
できる。また、このＭｏＳｉ２膜は、中間層のアルミニ
ウム合金膜の表面を被覆し、その表面に発生するアルミ
ヒルロックの発生を低減できる。

【０００６】前記ＤＲＡＭは、前述の積層構造の配線が
２層構成され、最上層（２層目）の積層構造の配線上に
は最終保護膜（ファイナルパッシベーション膜）が被覆
される。最終保護膜は、耐湿性に優れたプラズマＣＶＤ
法で堆積される窒化珪素膜、同様の方法で堆積される酸
化珪素膜等、プラズマＣＶＤ法で堆積される緻密な無機
質の絶縁膜で形成される。

【０００７】

【発明が解決しようとする課題】前記最終保護膜は、プ
ラズマＣＶＤ法で堆積される緻密な絶縁膜であるため、
線膨張係数が大きく、積層構造の配線に大きな応力を与
える。一方、積層構造の配線のうち、中間層のアルミニ
ウム合金膜は、高集積化に基づく微細化により、Ａｌの
結晶粒のサイズ（グレインサイズ）に比べて配線幅寸法
が小さくなる確率が高くなる。つまり、Ａｌの結晶粒間
の境界が配線幅方向においてアルミニウム合金膜を横切
る現象が多発する。このため、前述の最終保護膜で発生
する応力、特に配線長方向に作用する引張応力により、
Ａｌの結晶粒間の境界が横切る領域を中心に、積層構造
の配線の中間層のアルミニウム合金膜に断線が発生する
。所謂、ストレスマイグレーションが発生する。

【０００８】本発明の目的は、下地絶縁膜上に形成され
た配線をプラズマＣＶＤ法で堆積した無機質の絶縁膜で
被覆する半導体集積回路装置において、前記配線の断線
不良若しくは損傷を低減することが可能な技術を提供す
ることにある。

【０００９】本発明の他の目的は、前記半導体集積回路
装置において、前記目的を達成する製造プロセスの工程
数を削減することが可能な技術を提供することにある。

【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。

【００１２】（１）下地絶縁膜上に形成された、金属若
しくは合金を主体とする単層構造又は積層構造の配線が
プラズマＣＶＤ法で堆積される無機質の絶縁膜で被覆さ
れる半導体集積回路装置において、前記配線と下地絶縁
膜との間に前記配線、下地絶縁膜のいずれに比べても硬
度が低い応力緩和層が介在される。この応力緩和層は、
前記配線下のみに構成され、ポリイミド系樹脂で形成さ
れる。

【００１３】（２）半導体集積回路装置の形成方法にお
いて、半導体基板の主面上、又は前記半導体基板の主面
上に配置された下層配線上を含む基板全面に下地絶縁膜
を形成する工程と、この下地絶縁膜上の全面に、前記下
地絶縁膜に比べて硬度が低くかつ有機質の第１樹脂膜を
形成するとともに、この第１樹脂膜上の全面にこの第１
樹脂膜に対してエッチング選択比を有しかつ感光性を有
する第２樹脂膜を形成する工程と、この第２樹脂膜の一
部の領域をフォトリソグラフィ技術で除去し、この第２
樹脂膜の他部の領域をエッチングマスクとして、第１樹
脂膜の一部の領域をエッチングで除去し、第１開口を形
成し、この後、前記エッチングマスクとして使用した第
２樹脂膜の他部の領域を除去する工程と、前記第１樹脂
膜の他部の領域をエッチングマスクとして、前記下地絶
縁膜の一部の領域を除去し、第２開口を形成する工程と
、前記第１樹脂膜の他部の領域上、前記第１開口及び第
２開口から露出する半導体基板の主面の一部又は下層配
線層の一部の領域上のいずれも含む基板全面に、金属若
しくは合金を主体に構成される単層構造又は積層構造の
配線層を形成する工程と、この配線層上の一部の領域に
前記第１樹脂膜と同一若しくはそれに近いエッチング選
択比を有するエッチングマスクを形成する工程と、この
エッチングマスクを使用し、配線層の他部の領域をエッ
チングで除去するとともに、配線層の残存する一部の領
域で配線を形成する工程と、前記エッチングマスクを除
去するとともに、前記配線下を除く第１樹脂膜の他部の
領域を除去し、前記配線下に残存する第１樹脂膜で応力
緩和層を形成する工程と、前記配線上を含む基板全面に
プラズマＣＶＤ法で堆積される無機質の絶縁膜を形成す
る工程とを備える。

【００１４】

【作用】上述した手段（１）によれば、半導体集積回路
装置において、前記プラズマＣＶＤ法で堆積される無機
質の絶縁膜の膨張に基づき、配線の配線長方向へ作用す
る応力（引張応力）を前記応力緩和膜で吸収し、配線の
ストレスマイグレーション耐性を向上できるので、配線
の断線不良や損傷を防止できる。

【００１５】上述した手段（２）によれば、前記下地絶
縁膜に形成される第２開口をパターンニングする第２樹
脂膜を形成するとともに第１樹脂膜を形成し（多層レジ
スト膜の一部の層として第１樹脂膜を形成し）、第２樹
脂膜を使用し、第１樹脂膜の一部の領域を除去し、前記
第２樹脂膜に変えて、この第１樹脂膜の他部の領域をエ
ッチングマスクとして、下地絶縁膜に第２開口を形成し
、この後、前記配線をパターンニングするエッチングマ
スクを除去するとともに配線下にのみ第１樹脂膜を残存
し、この第１樹脂膜で応力緩和層を形成したので、第２
開口プロセス、配線のエッチングマスクの除去プロセス
の夫々に応力緩和層の形成プロセスを組込み、この応力
緩和層の形成プロセスに相当する分、半導体集積回路装
置の製造プロセスの工程数を低減できる。

【００１６】また、前記第１樹脂膜の他部の領域は配線
をエッチングマスクとしてパターンニングされるので、
配線下にのみ、この配線に対して自己整合で応力緩和層
を形成できる。

【００１７】以下、本発明の構成について、下地絶縁膜
上に形成された配線を最終保護膜で被覆する半導体集積
回路装置に適用した、一実施例とともに説明する。

【００１８】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００１９】

【実施例】（実　施　例　１）本発明の実施例１である
半導体集積回路装置の概略構成を図１（要部断面図）で
示す。

【００２０】本実施例１の半導体集積回路装置は、図１
に示すように、例えば単結晶珪素からなる半導体基板１
を主体に構成される。この半導体基板１の主面（又はそ
の主面に形成されたウエル領域の主面）の活性領域には
ＭＩＳＦＥＴのソース領域やドレイン領域、抵抗素子、
容量素子等、半導体素子を構成する反対導電型の半導体
領域２が構成される。半導体基板１の主面の非活性領域
上には半導体素子間を相互に分離する素子分離絶縁膜３
が構成される。この素子分離絶縁膜は例えば半導体基板
１の主面の非活性領域を選択的に酸化して形成される酸
化珪素膜で形成される。

【００２１】前記半導体素子上、素子分離絶縁膜３上の
夫々を含む半導体基板１の主面上の全面には配線の下地
絶縁膜として使用される層間絶縁膜４が構成される。こ
の層間絶縁膜４は、例えばＣＶＤ法で堆積される無機質
の酸化珪素膜、ＰＳＧ膜、ＢＰＳＧ膜、ＳＯＧ（Ｓｐｉ
ｎ　Ｏｎ　Ｇｌａｓｓ）法で塗布され硬化された酸化珪
素膜等、基本的に無機質の酸化珪素膜を主体に構成され
る。本実施例１において、層間絶縁膜４は単層構造で構
成されるが、例えばプラズマＣＶＤ法で堆積される酸化
珪素膜、ＳＯＧ法で塗布及びベーク処理で硬化される酸
化珪素膜、プラズマＣＶＤ法で堆積される酸化珪素膜の
夫々を順次積層した積層構造で構成してもよい。

【００２２】前記層間絶縁膜４上には配線７が構成され
る。配線７は例えばアルミニウム膜又はアルミニウム合
金膜で形成される。アルミニウム合金膜はアロイスパイ
ク耐性を向上するＳｉ、エレクトロマイグレーション耐
性を向上するＣｕのうち少なくともいずれかが添加され
たアルミニウム膜で形成される。アルミニウム膜若しく
はアルミニウム合金膜は、抵抗値が小さく、信号伝達速
度を速められ、又ドライエッチングが可能で、微細加工
ができる等の特徴がある。この配線７は層間絶縁膜４に
形成された接続孔５を通して半導体領域２に電気的に接
続される。

【００２３】本実施例１においては、その説明を簡単化
する目的で、配線７の１層構造で構成されるが、本発明
は、基本的には２層、３層若しくはそれ以上の多層配線
構造を採用する半導体集積回路装置に適用してもよい。

【００２４】前記配線７上を含む基板全面上には最終保
護膜（ファイナルパッシベーション膜）８が構成される
。この最終保護膜８は、耐湿性を向上するため、プラズ
マＣＶＤ法で堆積した窒化珪素膜を主体に構成される。 また、最終保護膜８は、前記窒化珪素膜の他に、プラス
マＣＶＤ法で堆積した酸化珪素膜、テトラエソキシシラ
ンガスをソースガスとするプラズマＣＶＤ法で堆積した
酸化珪素膜等の単層構造、若しくはこれらの方法で堆積
した窒化珪素膜及び酸化珪素膜の積層構造で構成しても
よい。

【００２５】このように構成される半導体集積回路装置
は下地絶縁膜としての層間絶縁膜４と配線７との間に応
力緩和層６が構成される。この応力緩和層６は、配線７
下、若しくは配線７と半導体領域２とが接続される場合
には接続孔５の領域を除く配線７下にのみ構成される。

【００２６】この応力緩和層６は、下地絶縁膜としての
層間絶縁膜４、配線７の夫々の硬度に比べて低い硬度を
有し、例えば有機質でしかも絶縁性を有するポリイミド
系樹脂膜で形成される。応力緩和層６は、基本的に、硬
度が低いものであれば、無機質の材料でも、導電性を有
する材料で形成してもよい。

【００２７】図２（従来のモデル化した要部拡大断面図
）は、層間絶縁膜４の表面上に配線７を直接配置した場
合に、最終保護膜８の膨張に基づく応力が配線７に作用
する状態を示す。同図２に示すように、配線７の端部に
発生する最大引張応力Ｆ１は層間絶縁膜４の表面に垂直
な方向の（配線７の端面に平行な）分力Ｆ３、層間絶縁
膜４の表面に平行な方向の（配線７の配線長方向に平行
な）分力Ｆ２の夫々に分解できる。垂直方向の分力Ｆ３
は、層間絶縁膜４の硬度が高く、この垂直方向への応力
の逃げが少ないので小さくなり、これに相当する分、平
行な方向の分力Ｆ２は大きくなる。つまり、配線７の特
に配線長方向の引張応力が高くなる。

【００２８】これに対して、図３（本発明のモデル化し
た要部拡大断面図）に示すように、層間絶縁膜４の表面
上に応力緩和層６を介在して配線７を関接配置した場合
、垂直方向の分力Ｆ３は応力緩和層６で吸収され大きく
できるので、この垂直方向の分力Ｆ３の増加に相当する
分、平行な方向の分力Ｆ２は小さくできる。すなわち、
配線７の配線長方向の引張応力を小さくできる。

【００２９】次に、このように構成される半導体集積回
路装置の具体的な形成方法について、図４乃至図９（各
製造工程毎に示す要部断面図）を使用し、簡単に説明す
る。

【００３０】まず、単結晶珪素からなる半導体基板１の
主面の非活性領域に素子分離絶縁膜３を形成する。この
後、前記半導体基板１の主面の活性領域に半導体領域２
を形成し、図示しない半導体素子を形成する。

【００３１】次に、前記半導体素子上及び素子分離絶縁
膜３上を含む基板全面に層間絶縁膜４を形成する。層間
絶縁膜４は、前述のように、例えばＣＶＤ法で堆積され
た酸化珪素膜を主体に形成される。

【００３２】次に、図４に示すように、前記層間絶縁膜
４上を含む基板全面に応力緩和層６、感光性フォトレジ
スト膜１０の夫々を順次形成する。応力緩和層６は、例
えばポリイミド系樹脂膜を回転塗布法で塗布した後、ベ
ーク処理で硬化することにより形成される。感光性フォ
トレジスト膜１０は応力緩和層６に対してエッチング選
択比を有する、例えば酸素反応性イオンエッチング耐性
を有するＳｉ含有フォトレジスト膜（樹脂膜）を使用す
る。この感光性フォトレジスト膜１０は、回転塗布法で
塗布した後、ベーク処理で硬化することにより形成され
る。

【００３３】前記応力緩和層６、感光性フォトレジスト
膜１０の夫々は、基本的に別々の工程で形成されるが、
いずれも樹脂膜を形成する工程であり、応力緩和層６を
フォトレジスト膜と見れば、多層フォトレジスト膜の１
回の形成工程と見れる。つまり、応力緩和層６を形成す
る工程は、感光性フォトレジスト膜（多層フォトレジス
ト膜）を形成する工程に組込まれ、半導体集積回路装置
の製造プロセスの工程数の増加にならない。

【００３４】次に、周知のフォトリソグラフィ技術を使
用し、感光性フォトレジスト膜１０に感光及び現像を施
し、感光性フォトレジスト膜１０の前記半導体領域２の
領域（接続孔５の形成領域）を除去し、感光性フォトレ
ジスト膜１０の残存する領域でエッチングマスクを形成
する。

【００３５】次に、図５に示すように、感光性フォトレ
ジスト膜１０をエッチングマスクとして使用し、このエ
ッチングマスクから露出する応力緩和層６の一部をエッ
チングで除去し（パターンを転写し）、接続孔１１を形
成する。このエッチングは酸素反応性イオンエッチング
（Ｏ２　−ＲＩＥ）で行う。酸素反応性イオンエッチン
グは、感光性フォトレジスト膜１０に含有されるＳｉと
Ｏ２　との反応により、感光性フォトレジスト膜１０の
表面にＳｉＯ２　膜を生成しながらエッチングを進行し
、このＳｉＯ２　膜とポリイミド系樹脂膜との間のエッ
チング選択比は高いので、感光性フォトレジスト膜１０
と応力緩和層６との間のエッチング選択比を高く設定で
きる。

【００３６】次に、前記剥離液を使用し、前述の感光性
フォトレジスト膜１０を剥離し除去する。

【００３７】次に、図６に示すように、前記応力緩和層
６をエッチングマスクとして使用し、接続孔１１で周囲
を規定された領域内において層間絶縁膜４をエッチング
で除去し、半導体領域２の表面が露出する接続孔５を形
成する。エッチングは、例えばＣＦ４　系ガスを使用す
る反応性イオンエッチング（ＲＩＥ）を使用する。

【００３８】次に、図７に示すように、応力緩和層６の
残存する領域上、接続孔５内から露出する半導体領域２
の主面上を含む基板全面に配線層７を形成する。配線層
７は、前述のように、アルミニウム膜若しくはアルミニ
ウム合金膜を使用し、スパッタ法で堆積する。

【００３９】次に、前記配線層７上を含む基板全面に回
転塗布法を使用しかつベーク処理で硬化した感光性フォ
トレジスト膜１２を形成する。この後、この感光性フォ
トレジスト膜１２は、周知のフォトリソグラフィ技術を
使用し、配線パターンが転写され、エッチングマスクと
して形成される。

【００４０】次に、図８に示すように、前記感光性フォ
トレジスト膜１２をエッチングマスクとして使用し、配
線層７の一部をエッチングにより除去し、配線層７の残
存する領域で配線７を形成する。このエッチングは、例
えばＣｌ２系ガスを使用する反応性イオンエッチングを
使用する。

【００４１】次に、図９に示すように、配線７上のエッ
チングマスクとして使用した感光性フォトレジスト膜１
２を除去するとともに、配線７下を除く（配線７以外の
領域の）応力緩和層６を除去する（パターンニングする
）。この感光性フォトレジスト膜１２の除去及び応力緩
和層６の除去は、例えば酸素反応性イオンエッチングを
使用し行う。

【００４２】この後、配線７上を含む基板全面に最終保
護膜８を形成することにより、前述の図１に示す半導体
集積回路装置は完成する。最終保護膜８は前述のように
プラズマＣＶＤ法で堆積した窒化珪素膜を使用する。

【００４３】このように、層間絶縁膜（下地絶縁膜）４
上に形成された、アルミニウム膜若しくはアルミニウム
合金膜を主体とする単層構造の配線７がプラズマＣＶＤ
法で堆積される無機質の最終保護膜８で被覆される半導
体集積回路装置において、前記配線７と層間絶縁膜４と
の間に前記配線７、層間絶縁膜４のいずれに比べても硬
度が低い応力緩和層６が介在される。この構成により、
半導体集積回路装置において、前記プラズマＣＶＤ法で
堆積される無機質の最終保護膜８の膨張に基づき、配線
７の配線長方向へ作用する応力（引張応力）を前記応力
緩和層６で吸収し、配線７のストレスマイグレーション
耐性を向上できるので、配線７の断線不良や損傷を防止
できる。

【００４４】また、半導体集積回路装置の形成方法にお
いて、半導体基板１の主面上を含む基板全面に層間絶縁
膜（下地絶縁膜）４を形成する工程と、この層間絶縁膜
４上の全面に、この層間絶縁膜４に比べて硬度が低くか
つ有機質（ポリイミド系樹脂膜）からなる応力緩和層６
を形成するとともに、この応力緩和層６上の全面にこの
応力緩和層６に対してエッチング選択比を有しかつ感光
性を有する感光性フォトレジスト膜１０を形成する工程
と、この感光性フォトレジスト膜１０の一部の領域をフ
ォトリソグラフィ技術で除去し、この感光性フォトレジ
スト膜１０の他部の領域をエッチングマスクとして、応
力緩和層６の一部の領域をエッチングで除去し、接続孔
１１を形成し、この後、前記エッチングマスクとして使
用した感光性フォトレジスト膜１０の他部の領域を除去
する工程と、前記応力緩和層６の他部の領域をエッチン
グマスクとして、前記層間絶縁膜４の一部の領域を除去
し、接続孔５を形成する工程と、前記応力緩和層６の他
部の領域上、前記接続孔１１及び接続孔５から露出する
半導体基板１に形成された半導体領域２の主面上のいず
れも含む基板全面に、アルミニウム膜若しくはアルミニ
ウム合金膜で形成される配線層７を形成する工程と、こ
の配線層７上の一部の領域に前記応力緩和層６と同一若
しくはそれに近いエッチング選択比を有する感光性フォ
トレジスト膜１２を形成する工程と、この感光性フォト
レジスト膜１２をエッチングマスクとして使用し、配線
層７の他部の領域をエッチングで除去するとともに、配
線層７の残存する一部の領域で配線７を形成する工程と
、前記感光性フォトレジスト膜１２を除去するとともに
、前記配線７下を除く応力緩和層６の他部の領域を除去
し、前記配線７下にのみ残存する応力緩和層６を形成す
る工程と、前記配線７上を含む基板全面にプラズマＣＶ
Ｄ法で堆積される無機質の最終保護膜８を形成する工程
とを備える。この構成により、前記層間絶縁膜４に形成
される接続孔５をパターンニングする感光性フォトレジ
スト膜１０を形成するとともに応力緩和層６を形成し（
多層レジスト膜の一部の層として応力緩和層６を形成し
）、感光性フォトレジスト膜１０をエッチングマスクと
して応力緩和層６の一部の領域を除去し、前記感光性フ
ォトレジスト膜１０に変えて、この応力緩和層６の他部
の領域をエッチングマスクとして、層間絶縁膜４に接続
孔５を形成し、この後、前記配線７をパターンニングす
る感光性フォトレジスト膜（エッチングマスク）１２を
除去するとともに配線７下にのみ応力緩和層６を残存し
たので、接続孔５の形成プロセス、配線７のエッチング
マスクの除去プロセスの夫々に応力緩和層６の形成プロ
セスを組込み、この応力緩和層６の形成プロセスに相当
する分、半導体集積回路装置の製造プロセスの工程数を
低減できる。

【００４５】また、前記応力緩和層６の他部の領域は、
配線７をエッチングマスクとしてパターンニングされる
ので、配線７下にのみ、この配線７に対して自己整合で
応力緩和層６を形成される。

【００４６】（実　施　例　２）本実施例２は、半導体
集積回路装置の配線を積層構造で構成した、又は配線の
接続孔部分でのステップカバレッジを向上した、本発明
の第２実施例である。

【００４７】本発明の実施例２である半導体集積回路装
置の概略構成を図１０（要部断面図）で示す。

【００４８】本実施例２の半導体集積回路装置の配線７
は、図１０に示すように、下層のＭｏＳｉ２　膜７Ａ、
中間層のアルミニウム合金膜７Ｂ、上層のＭｏＳｉ２　
膜７Ｃの夫々を順次積層した３層構造で構成される。下
層のＭｏＳｉ２　膜は半導体領域２のＳｉ原子、中間層
のアルミニウム合金膜７ＢのＡｌ原子の夫々の相互拡散
を防止するバリアメタル膜として作用する。上層のＭｏ
Ｓｉ２　膜７Ｃは、光の反射率を低減し、この配線７の
パターンニングマスクを形成するフォトリソグラフィ工
程において、フォトレジスト膜（前述の実施例１におい
て感光性フォトレジスト膜１２に相当する）の現像の際
の回析現象に基づくパターン変化を低減できる。また、
この上層のＭｏＳｉ２　膜７Ｃは、中間層のアルミニウ
ム合金膜７Ｂの表面を被覆し、その表面に発生するアル
ミヒルロックの発生を低減できる。

【００４９】また、前記配線７、半導体領域２の夫々を
接続する接続孔５内には、選択ＣＶＤ法で堆積される例
えばＷ（タングステン）１３が埋込まれる。この接続孔
５内に埋込まれたＷ１３は、接続孔５で形成される段差
形状を緩和し、配線７のステップカバレッジを向上でき
るので、配線７の断線不良をより低減できる。

【００５０】また、本実施例２及び前述の実施例１にお
いて、配線７下に形成される応力緩和層６は、回転塗布
法で塗布され、層間絶縁膜４に形成された接続孔５の領
域以外の領域で段差が発生した場合でも、表面を平担化
できるので、配線７の断線不良をより低減できる。

【００５１】なお、前記配線７の下層のＭｏＳｉ２　膜
７Ａは、ＴｉＮ、ＴｉＷ等のバリアメタル層に変えても
よい。

【００５２】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
。

【００５３】例えば、本発明は、配線７の下地絶縁膜で
ある層間絶縁膜４自体を有機質のポリイミド系樹脂膜で
形成しかつ応力緩和層としてもよい。

【００５４】また、本発明は、半導体集積回路装置に限
定されず、エポキシ系樹脂を基板とするプリント配線基
板、単結晶珪素を基板とするマザーボード等、所謂配線
基板に適用できる。

【００５５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００５６】下地絶縁膜上に形成された配線をプラズマ
ＣＶＤ法で堆積した無機質の絶縁膜で被覆する半導体集
積回路装置において、前記配線の断線不良若しくは損傷
を低減できる。

【００５７】前記半導体集積回路装置において、製造プ
ロセスの工程数を削減できる。

【図面の簡単な説明】

【図１】本発明の実施例１である半導体集積回路装置の
概略構成を示す要部断面図。

【図２】従来の半導体集積回路装置をモデル化した要部
拡大断面図。

【図３】本発明の半導体集積回路装置をモデル化した要
部拡大断面図。

【図４】前記半導体集積回路装置の形成方法を説明する
第１工程での要部断面図。

【図５】第２工程での要部断面図。

【図６】第３工程での要部断面図。

【図７】第４工程での要部断面図。

【図８】第５工程での要部断面図。

【図９】第６工程での要部断面図。

【図１０】本発明の実施例２である半導体集積回路装置
の概略構成を示す要部断面図。

【符号の説明】

１…半導体基板、２…半導体領域、４…層間絶縁膜（下
地絶縁膜）、５…接続孔、６…応力緩和層、７…配線、
８…最終保護膜、１０，１２…感光性フォトレジスト膜
、１３…Ｗ（埋込み層）。

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　下地絶縁膜上に形成された、金属若し
   くは合金を主体とする単層構造又は積層構造の配線がプ
   ラズマＣＶＤ法で堆積される無機質の絶縁膜で被覆され
   る半導体集積回路装置において、前記配線と下地絶縁膜
   との間に前記配線、下地絶縁膜のいずれに比べても硬度
   が低い応力緩和層を介在したことを特徴とする半導体集
   積回路装置。
2. 【請求項２】　　前記応力緩和層は、前記配線下のみに
   構成され、ポリイミド系樹脂で形成されることを特徴と
   する請求項１に記載の半導体集積回路装置。
3. 【請求項３】　　半導体基板の主面上、又は前記半導体
   基板の主面上に配置された下層配線上を含む基板全面に
   下地絶縁膜を形成する工程と、この下地絶縁膜上の全面
   に、前記下地絶縁膜に比べて硬度が低くかつ有機質の第
   １樹脂膜を形成するとともに、この第１樹脂膜上の全面
   にこの第１樹脂膜に対してエッチング選択比を有しかつ
   感光性を有する第２樹脂膜を形成する工程と、この第２
   樹脂膜の一部の領域をフォトリソグラフィ技術で除去し
   、この第２樹脂膜の他部の領域をエッチングマスクとし
   て、第１樹脂膜の一部の領域をエッチングで除去し、第
   １開口を形成し、この後、前記エッチングマスクとして
   使用した第２樹脂膜の他部の領域を除去する工程と、前
   記第１樹脂膜の他部の領域をエッチングマスクとして、
   前記下地絶縁膜の一部の領域を除去し、第２開口を形成
   する工程と、前記第１樹脂膜の他部の領域上、前記第１
   開口及び第２開口から露出する半導体基板の主面の一部
   又は下層配線層の一部の領域上のいずれも含む基板全面
   に、金属若しくは合金を主体に構成される単層構造又は
   積層構造の配線層を形成する工程と、この配線層上の一
   部の領域に前記第１樹脂膜と同一若しくはそれに近いエ
   ッチング選択比を有するエッチングマスクを形成する工
   程と、このエッチングマスクを使用し、配線層の他部の
   領域をエッチングで除去するとともに、配線層の残存す
   る一部の領域で配線を形成する工程と、前記エッチング
   マスクを除去するとともに、前記配線下を除く第１樹脂
   膜の他部の領域を除去し、前記配線下に残存する第１樹
   脂膜で応力緩和層を形成する工程と、前記配線上を含む
   基板全面にプラズマＣＶＤ法で堆積される無機質の絶縁
   膜を形成する工程とを備えたことを特徴とする半導体集
   積回路装置の形成方法。