JPH05291409A - 半導体基板への多層配線形成方法 - Google Patents
半導体基板への多層配線形成方法Info
- Publication number
- JPH05291409A JPH05291409A JP9548492A JP9548492A JPH05291409A JP H05291409 A JPH05291409 A JP H05291409A JP 9548492 A JP9548492 A JP 9548492A JP 9548492 A JP9548492 A JP 9548492A JP H05291409 A JPH05291409 A JP H05291409A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- semiconductor substrate
- electrical contact
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 絶縁層を介して上下に隔てられた配線の間の
電気的コンタクトが確実にとれている多層配線を、半導
体基板の上に形成することのできる方法を提供する。 【構成】 半導体基板１の上に設けられた第１配線４の
上に、絶縁層１３を介して上下に隔てられ所定の位置で
前記絶縁層を通して前記第１配線と電気的にコンタクト
している第２配線１４を形成するようにする半導体基板
への多層配線形成方法において、前記第１配線の表面に
おける前記所定の位置に電気的コンタクトをとるための
導電部９を形成しておいて、前記絶縁層１３を導電部の
頂部が表面に露出しているようにして第１配線形成面に
形成した後、前記第２配線を形成するようにすることを
特徴とする半導体基板への多層配線形成方法。
電気的コンタクトが確実にとれている多層配線を、半導
体基板の上に形成することのできる方法を提供する。 【構成】 半導体基板１の上に設けられた第１配線４の
上に、絶縁層１３を介して上下に隔てられ所定の位置で
前記絶縁層を通して前記第１配線と電気的にコンタクト
している第２配線１４を形成するようにする半導体基板
への多層配線形成方法において、前記第１配線の表面に
おける前記所定の位置に電気的コンタクトをとるための
導電部９を形成しておいて、前記絶縁層１３を導電部の
頂部が表面に露出しているようにして第１配線形成面に
形成した後、前記第２配線を形成するようにすることを
特徴とする半導体基板への多層配線形成方法。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造で
用いられる半導体基板への多層配線形成方法に関する。
用いられる半導体基板への多層配線形成方法に関する。
【０００２】
【従来の技術】各種の半導体装置（トランジスタ、サイ
リスタ、ＩＣ類など）の製造においては、必要な半導体
不純物領域などが作り込まれた半導体基板の上に、さら
に必要な配線を積層形成するようにするが、この配線に
は、普通、多層配線が用いられている。
リスタ、ＩＣ類など）の製造においては、必要な半導体
不純物領域などが作り込まれた半導体基板の上に、さら
に必要な配線を積層形成するようにするが、この配線に
は、普通、多層配線が用いられている。
【０００３】２層配線の場合を例にとると、半導体基板
の上に設けられた第１配線の上に、絶縁層（層間絶縁
層）を介して上下に隔てられ所定の位置で前記絶縁層を
通して第１配線と電気的にコンタクトしている第２配線
が形成されているのである。これら配線の全て又は一部
は半導体基板に電気的にコンタクトしているが、配線同
士の間でも必要な電気的コンタクトがとられている。こ
の２層配線は、従来、以下のようにして形成されてい
る。
の上に設けられた第１配線の上に、絶縁層（層間絶縁
層）を介して上下に隔てられ所定の位置で前記絶縁層を
通して第１配線と電気的にコンタクトしている第２配線
が形成されているのである。これら配線の全て又は一部
は半導体基板に電気的にコンタクトしているが、配線同
士の間でも必要な電気的コンタクトがとられている。こ
の２層配線は、従来、以下のようにして形成されてい
る。
【０００４】まず、図６にみるように、半導体基板５１
の上に第１配線５２を形成し、その上に絶縁層５３を積
層形成してから、絶縁層５３の所定の位置、すなわち第
１配線５１と後で形成する第２配線との間の電気的なコ
ンタクトをとる位置に孔を開ける。つまり、図７にみる
ように、絶縁層５３の上に所定の位置以外を覆うレジス
トマスク５４を設けておいて、エッチングを施すことで
電気的コンタクト用の孔５５を開ける。
の上に第１配線５２を形成し、その上に絶縁層５３を積
層形成してから、絶縁層５３の所定の位置、すなわち第
１配線５１と後で形成する第２配線との間の電気的なコ
ンタクトをとる位置に孔を開ける。つまり、図７にみる
ように、絶縁層５３の上に所定の位置以外を覆うレジス
トマスク５４を設けておいて、エッチングを施すことで
電気的コンタクト用の孔５５を開ける。
【０００５】孔５５を開けた後、レジストマスク５４を
除去しておいて、図８にみるように、第２配線５７を形
成する。このようにして構築された２層配線では、第１
配線５２と第２配線５７は絶縁層５３を介して上下に隔
てられ、孔５５の位置で絶縁層５３を通して電気的にコ
ンタクトしている。
除去しておいて、図８にみるように、第２配線５７を形
成する。このようにして構築された２層配線では、第１
配線５２と第２配線５７は絶縁層５３を介して上下に隔
てられ、孔５５の位置で絶縁層５３を通して電気的にコ
ンタクトしている。
【０００６】
【発明が解決しようとする課題】しかしながら、最近の
半導体装置の小型化・高密度化に伴い孔５５の大きさが
小さくなってきており、上記の方法の場合、第１配線５
２と第２配線５７の電気的なコンタクトが確実ではない
という問題が出てきた。孔５５が小さい場合、側壁部分
の第２配線５７の膜厚が薄くなってしまう（痩せてしま
う）ため、第１配線５２と第２配線５７の間のコンタク
ト抵抗の増大、さらには、コンタクト不良といった事態
を招き、結果として、半導体装置の性能低下や信頼性低
下といったことにまでなってしまう。
半導体装置の小型化・高密度化に伴い孔５５の大きさが
小さくなってきており、上記の方法の場合、第１配線５
２と第２配線５７の電気的なコンタクトが確実ではない
という問題が出てきた。孔５５が小さい場合、側壁部分
の第２配線５７の膜厚が薄くなってしまう（痩せてしま
う）ため、第１配線５２と第２配線５７の間のコンタク
ト抵抗の増大、さらには、コンタクト不良といった事態
を招き、結果として、半導体装置の性能低下や信頼性低
下といったことにまでなってしまう。
【０００７】この発明は、上記事情に鑑み、絶縁層を介
して上下に隔てられた配線の間の電気的コンタクトが確
実にとれている多層配線を、半導体基板の上に形成する
ことのできる方法を提供することを課題とする。
して上下に隔てられた配線の間の電気的コンタクトが確
実にとれている多層配線を、半導体基板の上に形成する
ことのできる方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】前記課題を解決するた
め、この発明にかかる半導体基板への多層配線形成方法
では、半導体基板の上に設けられた第１配線の上に、絶
縁層を介して上下に隔てられ所定の位置で前記絶縁層を
通して前記第１配線と電気的にコンタクトしている第２
配線を形成するにあたり、前記第１配線の表面における
前記所定の位置に電気的コンタクトをとるための導電部
を形成しておいて、前記絶縁層を前記導電部の頂部が表
面に露出しているようにして第１配線形成面に形成した
後、前記第２配線を形成するようにしている。
め、この発明にかかる半導体基板への多層配線形成方法
では、半導体基板の上に設けられた第１配線の上に、絶
縁層を介して上下に隔てられ所定の位置で前記絶縁層を
通して前記第１配線と電気的にコンタクトしている第２
配線を形成するにあたり、前記第１配線の表面における
前記所定の位置に電気的コンタクトをとるための導電部
を形成しておいて、前記絶縁層を前記導電部の頂部が表
面に露出しているようにして第１配線形成面に形成した
後、前記第２配線を形成するようにしている。
【０００９】この発明における多層配線は、層数は２層
以上であればよく、特定の層数に限らない。したがっ
て、３層配線の場合、第２層目とその上の第３層目に関
しては、第２層目の配線が第１配線となり、第３層目の
配線が第２配線ということになる。多層配線の形成を行
う半導体基板は、普通、トランジスタ、サイリスタ、Ｉ
Ｃ類などとして必要な半導体不純物領域などが作り込ま
れ表面が絶縁層で覆われた状態のものであり、この絶縁
層の上に多層配線が構築されることになる。
以上であればよく、特定の層数に限らない。したがっ
て、３層配線の場合、第２層目とその上の第３層目に関
しては、第２層目の配線が第１配線となり、第３層目の
配線が第２配線ということになる。多層配線の形成を行
う半導体基板は、普通、トランジスタ、サイリスタ、Ｉ
Ｃ類などとして必要な半導体不純物領域などが作り込ま
れ表面が絶縁層で覆われた状態のものであり、この絶縁
層の上に多層配線が構築されることになる。
【００１０】
【作用】この発明の場合、配線間の電気的なコンタクト
をとるための導電部が非常にしっかりとしたものとな
る。この発明では、先に絶縁層を設け孔を開けて導電材
を充填するようにはせず、第１配線の表面に電気的コン
タクトをとるための導電部を先に形成しておき、後で絶
縁層を形成するようにして、電気的コンタクトの阻害原
因であった絶縁層の孔は使わないようにしているため、
電気的コンタクト用の導電部は、痩せのない導電材十分
のしっかりとしたものとなるのである。絶縁層の狭い孔
には導電材を十分に充填することは難しいのであるが、
この発明では、孔自体が無く孔による制限・不都合が解
消される。
をとるための導電部が非常にしっかりとしたものとな
る。この発明では、先に絶縁層を設け孔を開けて導電材
を充填するようにはせず、第１配線の表面に電気的コン
タクトをとるための導電部を先に形成しておき、後で絶
縁層を形成するようにして、電気的コンタクトの阻害原
因であった絶縁層の孔は使わないようにしているため、
電気的コンタクト用の導電部は、痩せのない導電材十分
のしっかりとしたものとなるのである。絶縁層の狭い孔
には導電材を十分に充填することは難しいのであるが、
この発明では、孔自体が無く孔による制限・不都合が解
消される。
【００１１】このように、この発明の場合には、電気的
なコンタクトをとるための導電部が非常にしっかりとし
たものであるがため、絶縁層を介して上下に隔てられた
配線の間の電気的コンタクトが確実にとれる。
なコンタクトをとるための導電部が非常にしっかりとし
たものであるがため、絶縁層を介して上下に隔てられた
配線の間の電気的コンタクトが確実にとれる。
【００１２】
【実施例】以下、この発明の具体的な実施例を、図面を
参照しながら詳しく説明する。勿論、この発明は下記の
実施例に限らない。まず、図２にみるように、表面が酸
化絶縁層２で覆われている半導体基板１の前記酸化絶縁
層２の上に所定パターンの第１配線４を形成する。第１
配線４は、アルミニウム膜３１に薄目のバリヤ用チタン
膜３２が積層された多層構成であり、以下のようにして
形成されたものである。
参照しながら詳しく説明する。勿論、この発明は下記の
実施例に限らない。まず、図２にみるように、表面が酸
化絶縁層２で覆われている半導体基板１の前記酸化絶縁
層２の上に所定パターンの第１配線４を形成する。第１
配線４は、アルミニウム膜３１に薄目のバリヤ用チタン
膜３２が積層された多層構成であり、以下のようにして
形成されたものである。
【００１３】まず、スパッタリング法により、酸化絶縁
層２の上にアルミニウム膜３１を全面的に蒸着したあと
チタン膜３２を同様に積層堆積し、続いて、チタン膜３
２の上にフォトレジストマスク（図示省略）を形成して
異方性エッチング処理を行い、第１配線４として必要な
部分以外の所を除去してからフォトレジストマスクを除
去するようにしたのである。
層２の上にアルミニウム膜３１を全面的に蒸着したあと
チタン膜３２を同様に積層堆積し、続いて、チタン膜３
２の上にフォトレジストマスク（図示省略）を形成して
異方性エッチング処理を行い、第１配線４として必要な
部分以外の所を除去してからフォトレジストマスクを除
去するようにしたのである。
【００１４】第１配線４を形成した後、図３にみるよう
に、アルミニウム膜６を堆積し、その上にフォトレジス
トマスク７を形成する。アルミニウム膜６は電気的なコ
ンタクトをとるための導電部形成用であり、フォトレジ
ストマスク７は、アルミニウム膜６における電気的コン
タクト用の導電部となる部分を選択的に覆っている。そ
して、異方性エッチングでアルミニウム膜６の選択エッ
チングを行い、図４にみるように、レジストマスク７の
下の部分だけを電気的コンタクト用の導電部９として残
すようにし、ついで、レジストマスク７を除去しておい
てから、ＣＶＤ法でシリコン酸化膜１０を堆積し平坦化
する。なお、第１配線４のチタン膜３２はアルミニウム
膜６のエッチングで第１配線４が侵されないようにする
ためのバリヤ層（エッチングストッパー層）なのであ
る。
に、アルミニウム膜６を堆積し、その上にフォトレジス
トマスク７を形成する。アルミニウム膜６は電気的なコ
ンタクトをとるための導電部形成用であり、フォトレジ
ストマスク７は、アルミニウム膜６における電気的コン
タクト用の導電部となる部分を選択的に覆っている。そ
して、異方性エッチングでアルミニウム膜６の選択エッ
チングを行い、図４にみるように、レジストマスク７の
下の部分だけを電気的コンタクト用の導電部９として残
すようにし、ついで、レジストマスク７を除去しておい
てから、ＣＶＤ法でシリコン酸化膜１０を堆積し平坦化
する。なお、第１配線４のチタン膜３２はアルミニウム
膜６のエッチングで第１配線４が侵されないようにする
ためのバリヤ層（エッチングストッパー層）なのであ
る。
【００１５】ついで、図５にみるように、シリコン酸化
膜１０の表面をエッチング処理し導電部９の頂部を露出
させると同時に層間絶縁層１３を完成させる。その後、
図１にみるように、第２配線１４を絶縁層１３の上に形
成すると２層配線が半導体基板１の上に構築されたこと
になる。なお、第２配線１４は、以下のようにして形成
するようにした。まず、スパッタリング法により、アル
ミニウム膜を全面的に蒸着したあとフォトレジストマス
ク（図示省略）を形成して異方性エッチング処理を行
い、アルミニウム膜における第２配線１４以外の部分を
除去してからフォトレジストマスクを除去するようにし
たのである。
膜１０の表面をエッチング処理し導電部９の頂部を露出
させると同時に層間絶縁層１３を完成させる。その後、
図１にみるように、第２配線１４を絶縁層１３の上に形
成すると２層配線が半導体基板１の上に構築されたこと
になる。なお、第２配線１４は、以下のようにして形成
するようにした。まず、スパッタリング法により、アル
ミニウム膜を全面的に蒸着したあとフォトレジストマス
ク（図示省略）を形成して異方性エッチング処理を行
い、アルミニウム膜における第２配線１４以外の部分を
除去してからフォトレジストマスクを除去するようにし
たのである。
【００１６】勿論、完成した２層配線では、第１配線４
と第２配線１４は、絶縁層１３を介して上下に隔てられ
導電部９の位置で導電部９により絶縁層１３を通して電
気的にコンタクトしていることは言うまでもない。
と第２配線１４は、絶縁層１３を介して上下に隔てられ
導電部９の位置で導電部９により絶縁層１３を通して電
気的にコンタクトしていることは言うまでもない。
【００１７】
【発明の効果】この発明による半導体基板への多層配線
形成方法の場合、電気的コンタクトの阻害原因であった
絶縁層の孔を無くし、配線間の電気的なコンタクトをと
るための導電部を非常にしっかりとしたものとするよう
にしているため、絶縁層を介して上下に隔てられた配線
の間の電気的コンタクトが確実にとれるようになった。
形成方法の場合、電気的コンタクトの阻害原因であった
絶縁層の孔を無くし、配線間の電気的なコンタクトをと
るための導電部を非常にしっかりとしたものとするよう
にしているため、絶縁層を介して上下に隔てられた配線
の間の電気的コンタクトが確実にとれるようになった。
【図１】実施例における第２配線形成工程をあらわす断
面図である。
面図である。
【図２】実施例における第１配線形成工程をあらわす断
面図である。
面図である。
【図３】実施例における導電部形成工程をあらわす断面
図である。
図である。
【図４】実施例におけるシリコン酸化膜形成工程をあら
わす断面図である。
わす断面図である。
【図５】実施例における（層間）絶縁層形成工程をあら
わす断面図である。
わす断面図である。
【図６】従来法における（層間）絶縁層形成工程をあら
わす断面図である。
わす断面図である。
【図７】従来法における絶縁層への孔開け工程をあらわ
す断面図である。
す断面図である。
【図８】従来法における第２配線形成工程をあらわす断
面図である。
面図である。
１ 半導体基板 ２ 酸化絶縁層 ４ 第１配線 ９ 導電部 １３ 絶縁層 １４ 第２配線
Claims (1)
- 【請求項１】 半導体基板の上に設けられた第１配線の
上に、絶縁層を介して上下に隔てられ所定の位置で前記
絶縁層を通して前記第１配線と電気的にコンタクトして
いる第２配線を形成するようにする半導体基板への多層
配線形成方法において、前記第１配線の表面における前
記所定の位置に電気的コンタクトをとるための導電部を
形成しておいて、前記絶縁層を導電部の頂部が表面に露
出しているようにして第１配線形成面に形成した後、前
記第２配線を形成するようにすることを特徴とする半導
体基板への多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9548492A JPH05291409A (ja) | 1992-04-15 | 1992-04-15 | 半導体基板への多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9548492A JPH05291409A (ja) | 1992-04-15 | 1992-04-15 | 半導体基板への多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291409A true JPH05291409A (ja) | 1993-11-05 |
Family
ID=14138891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9548492A Pending JPH05291409A (ja) | 1992-04-15 | 1992-04-15 | 半導体基板への多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291409A (ja) |
-
1992
- 1992-04-15 JP JP9548492A patent/JPH05291409A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP2934353B2 (ja) | 半導体装置およびその製造方法 | |
| JP3790469B2 (ja) | 半導体装置 | |
| JP4037711B2 (ja) | 層間絶縁膜内に形成されたキャパシタを有する半導体装置 | |
| KR100416591B1 (ko) | 식각 저지층이 구비된 비트 라인 스터드 상에 비트 라인랜딩 패드와 비경계 콘택을 갖는 반도체 소자 및 그형성방법 | |
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH06232339A (ja) | キャパシタの製造方法 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPH0837181A (ja) | 半導体装置及びその製造方法 | |
| JP2747025B2 (ja) | 半導体装置の製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| KR19980024991A (ko) | 다층 배선의 제조방법 | |
| JPH1126577A (ja) | 配線間コンタクトおよびその形成方法 | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| WO2000077840A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP3029749B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06125009A (ja) | 半導体基板への多層配線形成方法 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6239027A (ja) | 半導体装置の製造方法 |