JPH09129726A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09129726A JPH09129726A JP7278789A JP27878995A JPH09129726A JP H09129726 A JPH09129726 A JP H09129726A JP 7278789 A JP7278789 A JP 7278789A JP 27878995 A JP27878995 A JP 27878995A JP H09129726 A JPH09129726 A JP H09129726A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- insulating film
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線間の寄生容量が小さく、動作速度に優れ
た半導体装置を提供する。 【解決手段】 半導体基板１上に第１の配線３及び第１
の配線３の上部に形成された第２の配線６とを有する多
層配線構造の半導体装置において、複数存在する同層の
配線である第１の配線３間が真空であるか、または空気
などのガスが存在（充填）する構造とする。また、第１
の配線３と第２の配線６とを接続しているタングステン
プラグの間をも真空またはガスが存在（充填）する構成
とする。
た半導体装置を提供する。 【解決手段】 半導体基板１上に第１の配線３及び第１
の配線３の上部に形成された第２の配線６とを有する多
層配線構造の半導体装置において、複数存在する同層の
配線である第１の配線３間が真空であるか、または空気
などのガスが存在（充填）する構造とする。また、第１
の配線３と第２の配線６とを接続しているタングステン
プラグの間をも真空またはガスが存在（充填）する構成
とする。
Description
【０００１】
【発明の属する技術分野】この発明は、多層配線構造を
有する半導体装置およびその製造方法に関するものであ
る。
有する半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、ＬＳＩ素子の高集積化を図るた
め、配線の多層化が進み、かつ配線の幅および配線間隔
が小さくなりつつある。
め、配線の多層化が進み、かつ配線の幅および配線間隔
が小さくなりつつある。
【０００３】以下では、まず従来の多層配線を有する半
導体装置の一例について、図５を参照しながら説明す
る。図５は従来の多層配線構造を有する半導体装置の概
略断面図を示したものであり、ここでは簡明化のため、
二層配線部分のみを示し、半導体基板上のトランジスタ
ー領域等の各構造は従来と変わらないものとして省略す
る。図５に示すように、半導体基板１上に、半導体基板
１上の回路素子（図示せず）を覆うように酸化珪素膜２
からなる層間絶縁膜が形成され、酸化珪素膜２上にアル
ミニウム合金からなる第１の配線３が設けられている。
そして、この配線を覆うように酸化珪素膜からなる層間
絶縁膜５が設けられている。またこの層間絶縁膜５上に
は、アルミニウム合金からなる第２の配線６が設けら
れ、上記の第２の配線６はタングステンなどの導電物か
ら成るプラグ４を介して第１の配線３と接続されてい
る。
導体装置の一例について、図５を参照しながら説明す
る。図５は従来の多層配線構造を有する半導体装置の概
略断面図を示したものであり、ここでは簡明化のため、
二層配線部分のみを示し、半導体基板上のトランジスタ
ー領域等の各構造は従来と変わらないものとして省略す
る。図５に示すように、半導体基板１上に、半導体基板
１上の回路素子（図示せず）を覆うように酸化珪素膜２
からなる層間絶縁膜が形成され、酸化珪素膜２上にアル
ミニウム合金からなる第１の配線３が設けられている。
そして、この配線を覆うように酸化珪素膜からなる層間
絶縁膜５が設けられている。またこの層間絶縁膜５上に
は、アルミニウム合金からなる第２の配線６が設けら
れ、上記の第２の配線６はタングステンなどの導電物か
ら成るプラグ４を介して第１の配線３と接続されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体装置は、デバイスの高集積化に伴う配線の
間隔縮小や多層化により配線間の寄生容量が増大し、デ
バイスの動作速度が遅くなるという問題が顕著になりつ
つある。配線の寄生容量は同層配線間の寄生容量（隣接
する配線間の寄生容量）と異層配線間の寄生容量（上下
配線間の容量）に分離でき、後者の寄生容量を軽減する
対策としては、層間絶縁膜の厚さを厚くする方法で解決
することができる。
ような半導体装置は、デバイスの高集積化に伴う配線の
間隔縮小や多層化により配線間の寄生容量が増大し、デ
バイスの動作速度が遅くなるという問題が顕著になりつ
つある。配線の寄生容量は同層配線間の寄生容量（隣接
する配線間の寄生容量）と異層配線間の寄生容量（上下
配線間の容量）に分離でき、後者の寄生容量を軽減する
対策としては、層間絶縁膜の厚さを厚くする方法で解決
することができる。
【０００５】しかしながら、前者の寄生容量に関して
は、配線間隔を広げることも考えられるが、デバイスの
高集積化の観点から実現は困難である。
は、配線間隔を広げることも考えられるが、デバイスの
高集積化の観点から実現は困難である。
【０００６】したがって、この発明の目的は、配線間の
寄生容量を低減し、デバイスの動作速度を向上する半導
体装置およびその製造方法を提供することである。
寄生容量を低減し、デバイスの動作速度を向上する半導
体装置およびその製造方法を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、半導体基板上に設けた多層配
線において同層の配線間が真空であるかもしくはガスが
存在する構造を備えたものである。
に本発明の半導体装置は、半導体基板上に設けた多層配
線において同層の配線間が真空であるかもしくはガスが
存在する構造を備えたものである。
【０００８】また本発明の製造方法は、半導体基板上に
直接又は絶縁膜を介して第１の配線を形成し、第１の配
線の上面のみに絶縁膜を形成し、この絶縁膜にスルーホ
ール（開口部）を形成し、この絶縁膜上に第２の配線を
形成する工程を有するものである。
直接又は絶縁膜を介して第１の配線を形成し、第１の配
線の上面のみに絶縁膜を形成し、この絶縁膜にスルーホ
ール（開口部）を形成し、この絶縁膜上に第２の配線を
形成する工程を有するものである。
【０００９】また、本発明の半導体装置は、半導体基板
上に設けた多層配線において同層の配線間および異層の
配線間が真空であるかもしくはガスが存在する構造を備
えたものである。
上に設けた多層配線において同層の配線間および異層の
配線間が真空であるかもしくはガスが存在する構造を備
えたものである。
【００１０】また本発明の製造方法は半導体基板上に直
接又は絶縁膜を介して第１のの配線を形成し、第１の配
線および絶縁膜上に粘性流体を回転塗布し、熱処理を施
してこの粘性流体から被膜を形成し、被膜にスルーホー
ル（開口部）を形成し、被膜上に第２の配線を形成した
後、この被膜をエッチング除去するものである。
接又は絶縁膜を介して第１のの配線を形成し、第１の配
線および絶縁膜上に粘性流体を回転塗布し、熱処理を施
してこの粘性流体から被膜を形成し、被膜にスルーホー
ル（開口部）を形成し、被膜上に第２の配線を形成した
後、この被膜をエッチング除去するものである。
【００１１】
【発明の実施の形態】第一の発明の半導体装置およびそ
の製造方法によれば、同層の配線間は真空であるかもし
くはガスが存在するため、同層配線間の寄生容量が非常
に小さく、デバイスの動作速度が遅いという問題を防止
できる。
の製造方法によれば、同層の配線間は真空であるかもし
くはガスが存在するため、同層配線間の寄生容量が非常
に小さく、デバイスの動作速度が遅いという問題を防止
できる。
【００１２】また、第二の発明の半導体装置およびその
製造方法によれば、同層および異層の配線間が真空であ
るかもしくはガスが存在するため、配線間の寄生容量は
さらに小さくなり、デバイスの動作速度が遅いという問
題を防止できる。
製造方法によれば、同層および異層の配線間が真空であ
るかもしくはガスが存在するため、配線間の寄生容量は
さらに小さくなり、デバイスの動作速度が遅いという問
題を防止できる。
【００１３】（実施例１）以下では本発明第１の実施例
における多層配線構造を有する半導体装置について図１
を参照しながら説明する。図１は、本実施例における多
層配線構造を有する半導体装置の概略断面図を示したも
のであるが、簡明化のため、二層配線部分のみを示し、
半導体基板上のトランジスター領域等の各構造は従来と
変わらないものとする。
における多層配線構造を有する半導体装置について図１
を参照しながら説明する。図１は、本実施例における多
層配線構造を有する半導体装置の概略断面図を示したも
のであるが、簡明化のため、二層配線部分のみを示し、
半導体基板上のトランジスター領域等の各構造は従来と
変わらないものとする。
【００１４】図１に示すように、半導体基板１上に、半
導体基板１上の回路素子（図示せず）を覆うように酸化
珪素膜（層間絶縁膜）２が形成され、酸化珪素膜２上に
アルミニウム合金からなる第１の配線３が設けられてい
る。そして、この第１の配線３の間は真空もしくは空気
などのガス７が存在（充填）し、第１の配線３上に例え
ば、ポリイミド膜からなる層間絶縁膜５が設けられてい
る。この層間絶縁膜５上には、アルミニウム合金からな
る第２の配線６が設けられ、この第２の配線６はタング
ステンなどの導電物から成るプラグ４を介して第１の配
線３と接続している。
導体基板１上の回路素子（図示せず）を覆うように酸化
珪素膜（層間絶縁膜）２が形成され、酸化珪素膜２上に
アルミニウム合金からなる第１の配線３が設けられてい
る。そして、この第１の配線３の間は真空もしくは空気
などのガス７が存在（充填）し、第１の配線３上に例え
ば、ポリイミド膜からなる層間絶縁膜５が設けられてい
る。この層間絶縁膜５上には、アルミニウム合金からな
る第２の配線６が設けられ、この第２の配線６はタング
ステンなどの導電物から成るプラグ４を介して第１の配
線３と接続している。
【００１５】次に、以下では上記図１に示した半導体装
置の製造方法を図２の製造工程図により詳しく説明す
る。尚、簡明化のため、二層配線の形成工程のみを示
し、トランジスターなどの回路素子の製造工程は従来と
変わらないものとする。
置の製造方法を図２の製造工程図により詳しく説明す
る。尚、簡明化のため、二層配線の形成工程のみを示
し、トランジスターなどの回路素子の製造工程は従来と
変わらないものとする。
【００１６】まず図２（ａ）に示すように、半導体基板
１上のトランジスターどの回路素子（図示せず）を覆う
ように形成された酸化珪素膜２上にアルミ合金から成る
第１の配線３を形成する。この後、図２（ｂ）に示すよ
うに、ポリイミド膜から成る層間絶縁膜５を第１の配線
３に張り付ける。次に、図２（ｃ）に示すように、ホト
レジストをマスクにして層間絶縁膜５をエッチングしス
ルーホール（開口部）を形成した後、スルーホール（開
口部）内のアルミ合金上に例えばＷＦ6／Ｈ2混合ガスを
用いてタングステン（Ｗ）を選択成長し、Ｗプラグ４を
形成する。この後、アルミ合金膜を堆積し、ホトレジス
トをマスクにして塩素系ガスを用いてアルミエッチング
を施し第２の配線６を形成して多層配線の形成を完了す
る。
１上のトランジスターどの回路素子（図示せず）を覆う
ように形成された酸化珪素膜２上にアルミ合金から成る
第１の配線３を形成する。この後、図２（ｂ）に示すよ
うに、ポリイミド膜から成る層間絶縁膜５を第１の配線
３に張り付ける。次に、図２（ｃ）に示すように、ホト
レジストをマスクにして層間絶縁膜５をエッチングしス
ルーホール（開口部）を形成した後、スルーホール（開
口部）内のアルミ合金上に例えばＷＦ6／Ｈ2混合ガスを
用いてタングステン（Ｗ）を選択成長し、Ｗプラグ４を
形成する。この後、アルミ合金膜を堆積し、ホトレジス
トをマスクにして塩素系ガスを用いてアルミエッチング
を施し第２の配線６を形成して多層配線の形成を完了す
る。
【００１７】上記のように本実施例の構成によれば、同
一の高さに形成され複数存在する第１の配線間の距離が
短くなったとしても、その空間が誘電率が非常に低いガ
スまたは真空であるため、寄生容量を著しく小さくする
ことができる。
一の高さに形成され複数存在する第１の配線間の距離が
短くなったとしても、その空間が誘電率が非常に低いガ
スまたは真空であるため、寄生容量を著しく小さくする
ことができる。
【００１８】（実施例２）次に以下では本発明第２の実
施例における多層配線構造を有する半導体装置について
図３を参照しながら説明する。図３は、本実施例におけ
る多層配線構造を有する半導体装置の概略断面図を示し
たものであるが、簡明化のため、二層配線部分のみを示
し、半導体基板上のトランジスター領域等の各構造は従
来と変わらないものとし、ここでは省略する。
施例における多層配線構造を有する半導体装置について
図３を参照しながら説明する。図３は、本実施例におけ
る多層配線構造を有する半導体装置の概略断面図を示し
たものであるが、簡明化のため、二層配線部分のみを示
し、半導体基板上のトランジスター領域等の各構造は従
来と変わらないものとし、ここでは省略する。
【００１９】図３に示すように、半導体基板１上に、半
導体基板１上の回路素子（図示せず）を覆うように酸化
珪素膜（層間絶縁膜）２が形成され、酸化珪素膜２上に
アルミニウム合金からなる第１の配線３が設けられてい
る。そして、上記の第１の配線の間および第１の配線と
第２の配線の間には空気が存在（充填）し、アルミニウ
ム合金からなる第２の配線６はタングステンなどの導電
物から成るプラグ４を介して第１の配線３と接続してい
る。
導体基板１上の回路素子（図示せず）を覆うように酸化
珪素膜（層間絶縁膜）２が形成され、酸化珪素膜２上に
アルミニウム合金からなる第１の配線３が設けられてい
る。そして、上記の第１の配線の間および第１の配線と
第２の配線の間には空気が存在（充填）し、アルミニウ
ム合金からなる第２の配線６はタングステンなどの導電
物から成るプラグ４を介して第１の配線３と接続してい
る。
【００２０】次に、以下では上記の図３に示した半導体
装置の製造方法を図４の製造工程図により詳しく説明す
る。尚、簡明化のため、二層配線の形成工程のみを示
し、トランジスターなどの回路素子の製造工程は従来と
変わらないものとし、省略する。
装置の製造方法を図４の製造工程図により詳しく説明す
る。尚、簡明化のため、二層配線の形成工程のみを示
し、トランジスターなどの回路素子の製造工程は従来と
変わらないものとし、省略する。
【００２１】図４（ａ）に示すように、半導体基板１上
のトランジスターなどの回路素子（図示せず）を覆うよ
うに形成された酸化珪素膜２上にアルミ合金から成る第
１の配線３を形成する。この後、図４（ｂ）に示すよう
に、感光性ポリイミドの前駆体を回転塗布し、通常のリ
ソグラフイー工程を経た後、約４００℃の温度で加熱処
理を施し、ポリイミド膜８およびスルーホール（開口
部）９を形成する。次に、図４（ｃ）に示すように、ス
ルーホール（開口部）内のアルミ合金上に例えばＷＦ6
／Ｈ2混合ガスを用いてタングステン（Ｗ）を選択成長
し、Ｗプラグ４を形成する。この後、アルミ合金膜を堆
積し、ホトレジストをマスクにして塩素系ガスを用いて
アルミエッチングを施し第２の配線６を形成する。最後
に、図４（ｄ）に示すように、ポリイミド膜８を発煙硝
酸およびポリイミド剥離液を用いてエッチング除去し、
多層配線の形成を完了する。
のトランジスターなどの回路素子（図示せず）を覆うよ
うに形成された酸化珪素膜２上にアルミ合金から成る第
１の配線３を形成する。この後、図４（ｂ）に示すよう
に、感光性ポリイミドの前駆体を回転塗布し、通常のリ
ソグラフイー工程を経た後、約４００℃の温度で加熱処
理を施し、ポリイミド膜８およびスルーホール（開口
部）９を形成する。次に、図４（ｃ）に示すように、ス
ルーホール（開口部）内のアルミ合金上に例えばＷＦ6
／Ｈ2混合ガスを用いてタングステン（Ｗ）を選択成長
し、Ｗプラグ４を形成する。この後、アルミ合金膜を堆
積し、ホトレジストをマスクにして塩素系ガスを用いて
アルミエッチングを施し第２の配線６を形成する。最後
に、図４（ｄ）に示すように、ポリイミド膜８を発煙硝
酸およびポリイミド剥離液を用いてエッチング除去し、
多層配線の形成を完了する。
【００２２】従来例では複数存在する第１の配線間およ
び第１の配線と第２の配線間には比誘電率が約４の酸化
珪素膜が存在するのに対して、上記の第１の実施例の場
合、第１の配線間は比誘電率がほとんど１に近いガスも
しくは比誘電率が１の真空であるため、同層配線間の寄
生容量の低減が可能であり、また、第２の実施例の場
合、第１の配線と第２の配線の間もガスもしくは真空で
あるため、さらに配線容量の低減が可能である。
び第１の配線と第２の配線間には比誘電率が約４の酸化
珪素膜が存在するのに対して、上記の第１の実施例の場
合、第１の配線間は比誘電率がほとんど１に近いガスも
しくは比誘電率が１の真空であるため、同層配線間の寄
生容量の低減が可能であり、また、第２の実施例の場
合、第１の配線と第２の配線の間もガスもしくは真空で
あるため、さらに配線容量の低減が可能である。
【００２３】尚、第１および第２の実施例とも第１の配
線間には空気が存在（充填）するが、空気の代わりに窒
素などの気体もしくは真空の場合でもこれらの比誘電率
は従来の酸化珪素膜に比べて極めて小さく、同様の効果
が期待できることは明らかである。
線間には空気が存在（充填）するが、空気の代わりに窒
素などの気体もしくは真空の場合でもこれらの比誘電率
は従来の酸化珪素膜に比べて極めて小さく、同様の効果
が期待できることは明らかである。
【００２４】また、第１の実施例では層間絶縁膜として
有機材料のひとつであるポリイミド膜を用いたが、パリ
レンなど他の有機絶縁膜あるいは無機の絶縁膜を用いて
も同様の効果が期待できることは明らかである。
有機材料のひとつであるポリイミド膜を用いたが、パリ
レンなど他の有機絶縁膜あるいは無機の絶縁膜を用いて
も同様の効果が期待できることは明らかである。
【００２５】また、第２の実施例では、第２の配線形成
後にエッチング除去する被膜としてポリイミド膜を用い
たが、塗布ガラス膜など無機材料を用いた場合でも配線
とのエッチング選択比が十分大きいものであれば、同様
の効果が期待できることは明らかである。
後にエッチング除去する被膜としてポリイミド膜を用い
たが、塗布ガラス膜など無機材料を用いた場合でも配線
とのエッチング選択比が十分大きいものであれば、同様
の効果が期待できることは明らかである。
【００２６】さらに、第１、第２の実施例では、二層配
線について述べたが、三層以上の多層配線においても、
同様の方法を繰り返すことにより同様の効果が期待でき
ることは明らかである。
線について述べたが、三層以上の多層配線においても、
同様の方法を繰り返すことにより同様の効果が期待でき
ることは明らかである。
【００２７】
【発明の効果】以上、本発明によれば、第１の実施例を
用いて示したように、複数存在する第１の配線の間には
誘電率が非常に低いガスもしくは真空であるため、同層
配線間の寄生容量の低減が可能であり、また、第２の実
施例のように、第１の配線と第２の配線の間もガスもし
くは真空にした場合、さらに配線容量の低減が可能であ
るため、デバイスの動作速度が向上することは明らかで
ある。
用いて示したように、複数存在する第１の配線の間には
誘電率が非常に低いガスもしくは真空であるため、同層
配線間の寄生容量の低減が可能であり、また、第２の実
施例のように、第１の配線と第２の配線の間もガスもし
くは真空にした場合、さらに配線容量の低減が可能であ
るため、デバイスの動作速度が向上することは明らかで
ある。
【図１】本発明の一実施例に係る半導体装置の要部断面
図
図
【図２】本発明の一実施例に係る製造工程断面図
【図３】本発明の一実施例に係る半導体装置の要部断面
図
図
【図４】本発明の一実施例に係る製造工程断面図
【図５】従来の半導体装置の要部断面図
１ 半導体基板 ２ 酸化珪素膜 ３ 第一配線 ４ Ｗプラグ ５ 層間絶縁膜 ６ 第二配線 ７ 真空もしくはガス ８ ポリイミド膜 ９ スルーホール
Claims (4)
- 【請求項１】半導体基板上に形成された複数の第１の配
線と、前記第１の配線上に形成された無機または有機の
絶縁膜材料からなる層間絶縁膜と、前記層間絶縁膜上に
形成された第２の配線と、前記層間絶縁膜中に埋め込ま
れ前記第１の配線と前記第２の配線とを接続する導電性
を有するプラグとを有する半導体装置であって、複数存
在する前記第１の配線間が真空またはガスが充填されて
いることを特徴とする半導体装置。 - 【請求項２】半導体基板上に形成された複数の第１の配
線と、前記第１の配線上と導電性を有するプラグを介し
て前記プラグ上に形成された第２の配線とを有する半導
体装置であって、複数存在する前記第１の配線間及び前
記第１の配線と前記第２の配線間が真空またはガスが充
填されていることを特徴とする半導体装置。 - 【請求項３】複数の第１の配線が形成された半導体基板
上に前記第１の配線のみと接するように無機または有機
の絶縁膜材料からなる層間絶縁膜を形成する工程と、前
記層間絶縁膜を選択的にエッチングして前記第１の配線
に達する開口部を形成する工程と、前記開口部内に導電
性を有するプラグを埋め込む工程と、前記層間絶縁膜及
び前記プラグ上に第２の配線を形成する工程とを有する
半導体装置の製造方法。 - 【請求項４】複数の第１の配線が形成された半導体基板
上に粘性流体を回転塗布し複数の前記第１の配線間及び
前記第１の配線上を前記粘性流体により覆う工程と、前
記粘性流体に熱処理を施し被膜を形成する工程と、前記
被膜に前記第１の配線に達する開口部を形成するととも
に前記開口部に内にプラグを埋め込む工程と、残存する
前記被膜及び前記プラグ上に第２の配線を形成する工程
と、前記被膜をエッチング除去する工程とを有する半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7278789A JPH09129726A (ja) | 1995-10-26 | 1995-10-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7278789A JPH09129726A (ja) | 1995-10-26 | 1995-10-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129726A true JPH09129726A (ja) | 1997-05-16 |
Family
ID=17602209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7278789A Pending JPH09129726A (ja) | 1995-10-26 | 1995-10-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129726A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001226599A (ja) * | 2000-02-18 | 2001-08-21 | Sumitomo Bakelite Co Ltd | 空洞多層配線形成用樹脂組成物及びこれを用いた空洞多層配線 |
| US6300667B1 (en) | 1997-11-14 | 2001-10-09 | Nippon Steel Corporation | Semiconductor structure with air gaps formed between metal leads |
-
1995
- 1995-10-26 JP JP7278789A patent/JPH09129726A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300667B1 (en) | 1997-11-14 | 2001-10-09 | Nippon Steel Corporation | Semiconductor structure with air gaps formed between metal leads |
| US6479366B2 (en) | 1997-11-14 | 2002-11-12 | Nippon Steel Corporation | Method of manufacturing a semiconductor device with air gaps formed between metal leads |
| JP2001226599A (ja) * | 2000-02-18 | 2001-08-21 | Sumitomo Bakelite Co Ltd | 空洞多層配線形成用樹脂組成物及びこれを用いた空洞多層配線 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962272B2 (ja) | 半導体装置の製造方法 | |
| US7060193B2 (en) | Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits | |
| KR100571391B1 (ko) | 반도체 소자의 금속 배선 구조의 제조 방법 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09199587A (ja) | 半導体装置 | |
| KR100474953B1 (ko) | 반도체장치및그제조방법 | |
| JP3691982B2 (ja) | 半導体装置の製造方法 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPH10340953A (ja) | 半導体装置 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| KR100358570B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH10294366A (ja) | 半導体装置及びその製造方法 | |
| JP3123948B2 (ja) | 半導体装置 | |
| KR100485157B1 (ko) | 반도체 소자의 다층 금속배선 및 그 형성 방법 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| JP2574910B2 (ja) | 半導体装置の製造方法 | |
| KR100262009B1 (ko) | 반도체장치의 제조 방법 | |
| KR100318271B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPH0430450A (ja) | 多層配線の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH09116010A (ja) | 半導体装置およびその製造方法 | |
| JPH0936229A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000216250A (ja) | 半導体装置およびその製造方法 |