JPH04313264A - 半導体集積回路用パッケージ - Google Patents
半導体集積回路用パッケージInfo
- Publication number
- JPH04313264A JPH04313264A JP3070754A JP7075491A JPH04313264A JP H04313264 A JPH04313264 A JP H04313264A JP 3070754 A JP3070754 A JP 3070754A JP 7075491 A JP7075491 A JP 7075491A JP H04313264 A JPH04313264 A JP H04313264A
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit chip
- semiconductor integrated
- integrated circuit
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路、特に
半導体基板両面に回路を構成した両面型半導体集積回路
を実装するパッケージの構造に関するものである。
半導体基板両面に回路を構成した両面型半導体集積回路
を実装するパッケージの構造に関するものである。
【０００２】
【従来の技術】図７，図８は従来の半導体集積回路のパ
ッケージの構造図で、図７はキャップを除くパッケージ
を上部から見たときの図であり、図８はパッケージに半
導体集積回路を実装したときの図７のＺ−Ｚ線による断
面図である。これらの図において、１はパッケージの外
枠、２はパッケージ外部より電源供給あるいは信号のや
りとりを行うためのリードであり、このリード２の横に
付してあるＧおよびＳの記号は各々のリード２がグラン
ド線および信号線であることを示している。リード２の
内、グランド線Ｇは、通常パッケージの外枠１と接して
おり、従ってパッケージの外枠１とそれと接触している
パッケージのキャップはすべて共通にグランドになって
いる。３はセラミック基板であり、信号線Ｓが５０Ωの
コプレーナ線路を形成するための絶縁体である。４はＩ
Ｃを固定するダイパッド部、７はキャップ、８は両面型
半導体集積回路チップ（以下、単に回路チップという）
、９はこの回路チップ８上のパッドとパッケージ内部の
リード２を接続しているワイヤである。
ッケージの構造図で、図７はキャップを除くパッケージ
を上部から見たときの図であり、図８はパッケージに半
導体集積回路を実装したときの図７のＺ−Ｚ線による断
面図である。これらの図において、１はパッケージの外
枠、２はパッケージ外部より電源供給あるいは信号のや
りとりを行うためのリードであり、このリード２の横に
付してあるＧおよびＳの記号は各々のリード２がグラン
ド線および信号線であることを示している。リード２の
内、グランド線Ｇは、通常パッケージの外枠１と接して
おり、従ってパッケージの外枠１とそれと接触している
パッケージのキャップはすべて共通にグランドになって
いる。３はセラミック基板であり、信号線Ｓが５０Ωの
コプレーナ線路を形成するための絶縁体である。４はＩ
Ｃを固定するダイパッド部、７はキャップ、８は両面型
半導体集積回路チップ（以下、単に回路チップという）
、９はこの回路チップ８上のパッドとパッケージ内部の
リード２を接続しているワイヤである。
【０００３】このような構造のパッケージにおいて、回
路チップ８はすべてダイパッド部４上部にダイボンドに
よって固定される。次に、回路チップ８上のパッドとリ
ード２との間を回路チップ８上部よりワイヤ９によって
ワイヤボンディングし接続する。最後にキャップ７を装
着し、回路チップ８を密封する。
路チップ８はすべてダイパッド部４上部にダイボンドに
よって固定される。次に、回路チップ８上のパッドとリ
ード２との間を回路チップ８上部よりワイヤ９によって
ワイヤボンディングし接続する。最後にキャップ７を装
着し、回路チップ８を密封する。
【０００４】
【発明が解決しようとする課題】従来のパッケージは上
記のように構成されているので、半導体基板の両面に回
路を構成した形状の回路チップ８をワイヤボンディング
によりパッケージのリード２と接続する場合、回路チッ
プ８内のパッドをどちらか一方の面に取り出さねばなら
ないので、回路パターン上のパッドの位置が制約され設
計上の自由度が減少する。また、常に表裏の回路の位置
関係を考慮して設計を行わねばならず設計が複雑になる
という問題点があった。
記のように構成されているので、半導体基板の両面に回
路を構成した形状の回路チップ８をワイヤボンディング
によりパッケージのリード２と接続する場合、回路チッ
プ８内のパッドをどちらか一方の面に取り出さねばなら
ないので、回路パターン上のパッドの位置が制約され設
計上の自由度が減少する。また、常に表裏の回路の位置
関係を考慮して設計を行わねばならず設計が複雑になる
という問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、請求項１の発明は半導体基板の
両面に回路を構成した形状の両面型半導体集積回路（回
路チップ）において、チップ裏面からワイヤボンディン
グによる電極取り出しを可能とすることで、両面型半導
体集積回路のパッド位置の制約を減少し、かつ、半導体
基板両面の回路を独立に設計しうるパッケージを得るこ
とを目的とする。さらに、請求項２の発明は、一部にマ
イクロストリップ線路を含む両面型半導体集積回路を構
成しうるパッケージを得ることを目的とする。
ためになされたもので、請求項１の発明は半導体基板の
両面に回路を構成した形状の両面型半導体集積回路（回
路チップ）において、チップ裏面からワイヤボンディン
グによる電極取り出しを可能とすることで、両面型半導
体集積回路のパッド位置の制約を減少し、かつ、半導体
基板両面の回路を独立に設計しうるパッケージを得るこ
とを目的とする。さらに、請求項２の発明は、一部にマ
イクロストリップ線路を含む両面型半導体集積回路を構
成しうるパッケージを得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明の請求項１に係る
半導体集積回路用パッケージは、パッケージの上下方向
に対する中心位置に、回路チップの裏面電極取り出し用
の穴を設けたダイパッド部と、パッケージ内外で電源供
給あるいは信号のやりとりを行うためのリードとを有し
、前記中心位置に対して上下に気密封じのためのキャッ
プを設けたものである。
半導体集積回路用パッケージは、パッケージの上下方向
に対する中心位置に、回路チップの裏面電極取り出し用
の穴を設けたダイパッド部と、パッケージ内外で電源供
給あるいは信号のやりとりを行うためのリードとを有し
、前記中心位置に対して上下に気密封じのためのキャッ
プを設けたものである。
【０００７】また、請求項２に記載の発明におけるパッ
ケージはダイパッド部がグランドとなるようにグランド
線のリードと同一金属で形成したものである。
ケージはダイパッド部がグランドとなるようにグランド
線のリードと同一金属で形成したものである。
【０００８】
【作用】本発明における請求項１に記載の発明は、半導
体基板両面に回路が集積されている回路チップの実装に
おいて、パッケージ下部よりダイパッド部の穴を介して
パッドとリード間のワイヤボンディングによる接続を可
能とすることにより、回路チップの裏面にもパッドが形
成でき、パッド位置の制約が減少し設計の自由度が増す
とともに、基板両面において独立にパターン設計が行え
るので回路チップの設計が容易になる。
体基板両面に回路が集積されている回路チップの実装に
おいて、パッケージ下部よりダイパッド部の穴を介して
パッドとリード間のワイヤボンディングによる接続を可
能とすることにより、回路チップの裏面にもパッドが形
成でき、パッド位置の制約が減少し設計の自由度が増す
とともに、基板両面において独立にパターン設計が行え
るので回路チップの設計が容易になる。
【０００９】また、請求項２に記載の発明においては、
ダイパッド部をグランドにすることにより、マイクスト
リップ線路を含む回路チップの構成が可能となる。
ダイパッド部をグランドにすることにより、マイクスト
リップ線路を含む回路チップの構成が可能となる。
【００１０】
【実施例】以下、本発明の一実施例を図に従って説明す
る。図１〜図３は本発明の第１の実施例であるパッケー
ジの構造を示すもので、図１はキャップを除くパッケー
ジを上部から見たときの図であり、図２は回路チップを
実装したときの図１のＸーＸ線によるパッケージの断面
図である。また、図３は図２のＹーＹ線による断面図で
、パッケージの下部から見たパッケージ内部を示す図で
ある。
る。図１〜図３は本発明の第１の実施例であるパッケー
ジの構造を示すもので、図１はキャップを除くパッケー
ジを上部から見たときの図であり、図２は回路チップを
実装したときの図１のＸーＸ線によるパッケージの断面
図である。また、図３は図２のＹーＹ線による断面図で
、パッケージの下部から見たパッケージ内部を示す図で
ある。
【００１１】図１〜図３において、パッケージ内部のリ
ード２部分は、セラミック基板３を介して、上側にワイ
ヤボンディング用のリード取り出し部５を備えた２層構
造になっている。リード２およびリード取り出し部５は
ともにセラミック基板３を誘電体としたコプレーナ線路
を形成している。リード取り出し部５とそれに対応する
各リード２はセラミック基板３に形成され金メッキで穴
埋めされた貫通孔（バイアホール）６により接続されて
いる。ダイパッド部４はセラミック基板３裏面に四辺を
ろう付けで固定されている。ダイパッド部４に開けられ
た裏面電極取り出し用の穴１０は少なくとも回路チップ
８裏面の電極パッドがパッケージ下部より見えるように
あけらてれており、ダイボンドの際には回路チップ８端
部がダイパッド部４に固定される。パッケージの外枠（
フレーム部）１は従来同様グランドのリード２に接触し
ているので、パッケ−ジの外枠１およびパッケージ上下
のキャップ７ａ，７ｂは共通でグランドされている。
ード２部分は、セラミック基板３を介して、上側にワイ
ヤボンディング用のリード取り出し部５を備えた２層構
造になっている。リード２およびリード取り出し部５は
ともにセラミック基板３を誘電体としたコプレーナ線路
を形成している。リード取り出し部５とそれに対応する
各リード２はセラミック基板３に形成され金メッキで穴
埋めされた貫通孔（バイアホール）６により接続されて
いる。ダイパッド部４はセラミック基板３裏面に四辺を
ろう付けで固定されている。ダイパッド部４に開けられ
た裏面電極取り出し用の穴１０は少なくとも回路チップ
８裏面の電極パッドがパッケージ下部より見えるように
あけらてれており、ダイボンドの際には回路チップ８端
部がダイパッド部４に固定される。パッケージの外枠（
フレーム部）１は従来同様グランドのリード２に接触し
ているので、パッケ−ジの外枠１およびパッケージ上下
のキャップ７ａ，７ｂは共通でグランドされている。
【００１２】このような形状のパッケージに回路チップ
８を実装する場合、ます、パッケージ上部からダイパッ
ド部４に回路チップ８をダイボンドで固定する。次にパ
ッドとリード２との接続は、パッケージ上部については
セラミック基板３にあけられたバイアホール６によって
リード２に接続されているリード取り出し部５を介して
行う。接続が終わったら上部のキャップ７ａをろう付け
する。パッケージ下部についてもパッケージを上下逆さ
まにしたのち従来と同様に直接リードにワイヤボンディ
ングする。最後に下部のキャップ７ｂをろう付けする。
８を実装する場合、ます、パッケージ上部からダイパッ
ド部４に回路チップ８をダイボンドで固定する。次にパ
ッドとリード２との接続は、パッケージ上部については
セラミック基板３にあけられたバイアホール６によって
リード２に接続されているリード取り出し部５を介して
行う。接続が終わったら上部のキャップ７ａをろう付け
する。パッケージ下部についてもパッケージを上下逆さ
まにしたのち従来と同様に直接リードにワイヤボンディ
ングする。最後に下部のキャップ７ｂをろう付けする。
【００１３】次に、本発明の第２の実施例を図４〜図６
について説明する。さらに、図４〜図６は本発明の第２
の実施例であるパッケージの構造を示す図で、それぞれ
図１〜図３と同様な状態の図である。これらの図におい
て、図７，図８のパッケージと同等な構成部分には同一
符号が付してある。この実施例は、図示のように回路チ
ップ８中に一部マイクロストリップ線路１１を用いてい
る場合、このマイクロストリップ線路１１の裏面にあた
る部分はグランドである必要がある。所望の部分の基板
裏面をグランドにするために、ダイパッド部４の形状を
決め、ダイパッド部４から直接グランドに落とせるよう
にダイパッド部４をリード２と同一の金属で一体に形成
した。
について説明する。さらに、図４〜図６は本発明の第２
の実施例であるパッケージの構造を示す図で、それぞれ
図１〜図３と同様な状態の図である。これらの図におい
て、図７，図８のパッケージと同等な構成部分には同一
符号が付してある。この実施例は、図示のように回路チ
ップ８中に一部マイクロストリップ線路１１を用いてい
る場合、このマイクロストリップ線路１１の裏面にあた
る部分はグランドである必要がある。所望の部分の基板
裏面をグランドにするために、ダイパッド部４の形状を
決め、ダイパッド部４から直接グランドに落とせるよう
にダイパッド部４をリード２と同一の金属で一体に形成
した。
【００１４】第１の実施例においては、ダイパッド部４
に裏面電極取り出し用の穴１０を開け、下部にもキャッ
プ７ｂを設けることで、パッケージ下部において、回路
チップ８裏面のパッドとリード２間のワイヤボンディン
グを可能にし、回路チップ８の裏面にもパッドを形成す
ることができるので、パッド位置の制約が減少し、設計
上の自由度が増す。かつ、基板両面で回路が独立に設計
できるので、パターン設計が容易になる。
に裏面電極取り出し用の穴１０を開け、下部にもキャッ
プ７ｂを設けることで、パッケージ下部において、回路
チップ８裏面のパッドとリード２間のワイヤボンディン
グを可能にし、回路チップ８の裏面にもパッドを形成す
ることができるので、パッド位置の制約が減少し、設計
上の自由度が増す。かつ、基板両面で回路が独立に設計
できるので、パターン設計が容易になる。
【００１５】また、第２の実施例によれば、ダイパッド
部４とリード２のグランド線Ｇとを同一金属で形成した
ので、ダイパッド部４を介して所望部分の基板裏面をグ
ランドに落とすことができるので、表面の一部にマイク
ロストリップ線路１１を含む回路チップ８を構成するこ
とが可能となる。
部４とリード２のグランド線Ｇとを同一金属で形成した
ので、ダイパッド部４を介して所望部分の基板裏面をグ
ランドに落とすことができるので、表面の一部にマイク
ロストリップ線路１１を含む回路チップ８を構成するこ
とが可能となる。
【００１６】なお、上記実施例において、ダイパッド部
４に開けられた裏面電極取り出し用の穴１０の形状を四
角とし、その数も１つであったが、裏面電極からのワイ
ヤボンディングが可能であれば、穴の形状、大きさ、数
は任意に選択でき、上記と同様の効果が得らえる。
４に開けられた裏面電極取り出し用の穴１０の形状を四
角とし、その数も１つであったが、裏面電極からのワイ
ヤボンディングが可能であれば、穴の形状、大きさ、数
は任意に選択でき、上記と同様の効果が得らえる。
【００１７】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、ダイパッド部に回路チップの裏面電極取
り出し用の穴を設け、また、パッケージ下部にもキャッ
プを設けたので、回路チップの裏面の電極パッドとリー
ドのワイヤボンディングが可能になり、これにより、回
路チップの裏面にもパッドが形成できるようになるため
パッド位置の制約が減少し設計の自由度が増し、かつ、
両面の回路が独立に設計できるので設計が容易になる効
果がある。
発明によれば、ダイパッド部に回路チップの裏面電極取
り出し用の穴を設け、また、パッケージ下部にもキャッ
プを設けたので、回路チップの裏面の電極パッドとリー
ドのワイヤボンディングが可能になり、これにより、回
路チップの裏面にもパッドが形成できるようになるため
パッド位置の制約が減少し設計の自由度が増し、かつ、
両面の回路が独立に設計できるので設計が容易になる効
果がある。
【００１８】また、請求項２に記載の発明によれば、ダ
イパッド部をグランド線のリ−ドと共通の金属により一
体に形成したので、回路チップの裏面の一部がダイパッ
ド部を介してグランドに落せるので、回路の一部にマイ
クロストリップ線路を含む回路チップを構成しうる効果
がある。
イパッド部をグランド線のリ−ドと共通の金属により一
体に形成したので、回路チップの裏面の一部がダイパッ
ド部を介してグランドに落せるので、回路の一部にマイ
クロストリップ線路を含む回路チップを構成しうる効果
がある。
【図１】本発明の第１の実施例によるパッケージの構造
図である。
図である。
【図２】図１のＸーＸ線による断面図である。
【図３】図１の裏面から見た平面図である。
【図４】本発明の第２の実施例によるパッケージの構造
図である。
図である。
【図５】図４のＹーＹ線による断面図である。
【図６】図４の裏面から見た平面図である。
【図７】従来のパッケージの構造図である。
【図８】図７のＺーＺ線による断面図である。
１ パッケージの外枠
２ リード
３ セラミック基板
４ ダイパッド部
５ ワイヤボンディング用のリード取り出し部６
リードとリード取り出し部をつなぐバイアホー
ル７ａ キャップ ７ｂ キャップ ８ 回路チップ ９ ワイヤ １０ 裏面電極取り出し用の穴 １１ マイクロストリップ線路
リードとリード取り出し部をつなぐバイアホー
ル７ａ キャップ ７ｂ キャップ ８ 回路チップ ９ ワイヤ １０ 裏面電極取り出し用の穴 １１ マイクロストリップ線路
Claims (2)
- 【請求項１】パッケージの上下方向に対する中心位置に
、両面型半導体集積回路チップの裏面電極取り出し用の
穴を設けたダイパッド部と、前記パッケージ内外で電源
供給あるいは信号のやりとりを行うためのリードとを有
し、前記中心位置に対して上下に気密封じのためのキャ
ップを備えたことを特徴とする半導体集積回路用パッケ
ージ。 - 【請求項２】ダイパッド部がグランドとなるように、前
記ダイパッド部をグランド線のリードと同一金属で一体
に形成したことを特徴とする請求項１に記載の半導体集
積回路用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3070754A JPH04313264A (ja) | 1991-04-03 | 1991-04-03 | 半導体集積回路用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3070754A JPH04313264A (ja) | 1991-04-03 | 1991-04-03 | 半導体集積回路用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313264A true JPH04313264A (ja) | 1992-11-05 |
Family
ID=13440615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3070754A Pending JPH04313264A (ja) | 1991-04-03 | 1991-04-03 | 半導体集積回路用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313264A (ja) |
-
1991
- 1991-04-03 JP JP3070754A patent/JPH04313264A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384488A (en) | Configuration and method for positioning semiconductor device bond pads using additional process layers | |
| US5347429A (en) | Plastic-molded-type semiconductor device | |
| JP2537014B2 (ja) | 電子素子用リ―ドフレ―ム・パッケ―ジ | |
| KR20040011348A (ko) | 반도체장치 | |
| JP2008252152A (ja) | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ | |
| JPH0794627A (ja) | 半導体装置 | |
| US5455460A (en) | Semiconductor device having complimentary bonding pads | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US5523621A (en) | Semiconductor device having a multilayer ceramic wiring substrate | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS61274333A (ja) | 半導体装置 | |
| JP3247544B2 (ja) | 半導体装置 | |
| JPH0563454A (ja) | 半導体装置 | |
| US5126828A (en) | Wafer scale integration device | |
| JPH04313264A (ja) | 半導体集積回路用パッケージ | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPS6322614B2 (ja) | ||
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11251488A (ja) | セラミックパッケージ | |
| JP2522182B2 (ja) | 半導体装置 | |
| JPS645893Y2 (ja) | ||
| JPH02216839A (ja) | 半導体装置 | |
| JP3645701B2 (ja) | 半導体装置 |