JPH04313962A - 同期補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョンの複合画
像信号における水平同期信号を補正する同期補正回路に
関するものである。

【０００２】

【従来の技術】図５は従来のこの種の同期補正回路の回
路図である。水平同期信号ＨＳＹＣ　の立上り時点から
次の立下り時点までの時間より長い時間をカウントする
と、ワンショットパルスを出力するカウンタ回路１５の
トリガ端子Ｔには、クロックＣＫが入力される。カウン
タ回路１５の出力端子Ｃから出力するワンショットパル
スはＮＯＲ　回路１６の一入力端子へ入力される。水平
同期信号ＨＳＹＣ　はＮＯＴ　回路１７へ入力され、そ
の出力信号はＮＯＲ　回路１６の他入力端子へ入力され
る。ＮＯＲ　回路１６から補正した水平同期信号ＨＳＹ
Ｃ　′が出力され、その水平同期信号ＨＳＹＣ　′はカ
ウンタ回路１５のローアクティブのリセット端子＃Ｒへ
入力される。

【０００３】次にこの同期補正回路の動作を、その各部
信号のタイミングチャートを示す図６とともに説明する
。先ず、水平同期信号ＨＳＹＣ　が正常である場合につ
いて説明する。図６（ａ）　に示す水平同期信号ＨＳＹ
Ｃ　をＮＯＴ　回路１７へ入力すると、水平同期信号Ｈ
ＳＹＣ　が反転し、ＮＯＲ　回路１６の一入力端子は、
水平同期信号ＨＳＹＣ　が「Ｌ」レベルのときに「Ｈ」
レベルになり、ＮＯＲ回路１６の出力は「Ｌ」レベルに
なる。そしてカウンタ回路１５のリセット端子＃Ｒが「
Ｌ」レベルになり、カウンタ回路１５がリセットされる
。このリセット状態は水平同期信号ＨＳＹＣ　が「Ｌ」
レベルにある期間続く。つまり、カウンタ回路１５は水
平同期信号ＨＳＹＣ　の立上り時点からクロックＣＫの
カウントを開始し、水平同期信号ＨＳＹＣ　が次に立下
る時点でリセットされ、同様の動作を繰り返す。そして
ＮＯＲ　回路１６からＮＯＴ　回路１７に入力した水平
同期信号ＨＳＹＣ　と同様の水平同期信号ＨＳＹＣ　を
出力する。

【０００４】次に水平同期信号ＨＳＹＣ　が異常になり
、所定周期で立下らなくなった場合に水平同期信号ＨＳ
ＹＣ　を補正する動作を説明する。いま、ＮＯＴ　回路
１７に入力される図６（ａ）　に示す水平同期信号ＨＳ
ＹＣ　が破線で示すように立下らなくなり、同期パルス
の抜けＺが生じると、カウンタ回路１５がリセットされ
ず、カウンタ回路１５のカウント値が増加して所定値に
達する。そうするとカウンタ回路１５の出力端子Ｃから
図６（ｂ）　に示す如くワンショットパルスＰが出力さ
れ、ＮＯＲ　回路１６の出力が「Ｌ」レベルになって、
ＮＯＲ　回路１６から図６（ｃ）　に示す如く、同期パ
ルスの抜けＺを補正するワンショットパルスＰ′が出力
される。それによりＮＯＲ　回路１６からＮＯＴ　回路
１７に入力した水平同期信号ＨＳＹＣ　の同期パルス数
に等しくなして補正した水平同期信号ＨＳＹＣ　′が得
られる。

【０００５】

【発明が解決しようとする課題】ところで、ＮＯＴ　回
路１７へ入力する水平同期信号ＨＳＹＣ　に負の異常パ
ルスが加わった場合は、その異常パルスが立下ったとき
に、水平同期信号ＨＳＹＣ　が立下った場合と同様にカ
ウンタ回路１５がリセットされる。そしてＮＯＲ　回路
１６の出力が「Ｌ」レベルになる。そのため、ＮＯＲ　
回路１６からは、同期パルスに異常パルスが加わって、
パルス数が増加した補正後の水平同期信号ＨＳＹＣ　′
が出力されることになり、それによって表示画像の垂直
方向の高さが変化し、表示画像に悪影響を与えるという
問題がある。本発明は斯かる問題に鑑み、パルス追加手
段及びパルス除去手段を備えることにより、水平同期信
号の同期パルスが抜けた場合、あるいは異常パルスが加
わった場合には、それに応じて水平同期信号を補正でき
る同期補正回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明に係る同期補正回
路は、複合画像信号における水平同期信号の水平同期期
間の終了時点から次の水平同期期間の開始時点までの時
間より短い第１時間を計時している期間にパルスが発生
した場合には、発生したパルスを除去するようにし、水
平同期信号の水平同期期間の終了時点から次の水平同期
期間の開始時点までの期間より長い第２時間を計時して
いる期間に同期パルスが無い場合には、パルスを追加す
る構成にする。

【０００７】

【作用】水平同期信号の水平同期期間の終了時点から第
１時間を計時している期間に、水平同期信号にパルスが
加わった場合は、加わったパルスを除去する。水平同期
期間の終了時点から第２時間を計時していいる期間に、
水平同期信号の同期パルスが無い場合はパルスを追加す
る。これにより水平同期信号のパルス数が増減しても、
パルス数が増減しないように補正した水平同期信号が得
られる。

【０００８】

【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係る同期補正回路の回路図であ
る。カウンタ回路１のトリガ端子ＴにクロックＣＫが入
力される。カウンタ回路１の出力端子Ａからの出力信号
はＮＯＲ　回路５の他入力端子へ入力され、出力端子Ｂ
からの出力信号は３入力ＮＯＲ　回路２の第２入力端子
へ入力され、出力端子Ｃからの出力信号はＮＯＲ　回路
３の一入力端子及びＮＯＲ　回路６の一入力端子へ入力
される。前記ＮＯＲ　回路５の出力信号は３入力ＮＯＲ
　回路２の第３入力端子へ入力され、３入力ＮＯＲ　回
路２の出力信号はＮＯＲ　回路５の一入力端子及びＮＡ
ＮＤ回路８の他入力端子へ入力される。

【０００９】ＮＡＮＤ回路８の出力信号はＮＡＮＤ回路
７の一入力端子へ入力される。水平同期信号ＨＳＹＣ　
はＮＯＴ　回路９へ入力され、その出力信号はＮＡＮＤ
回路７の他入力端子へ入力される。ＮＡＮＤ回路７の出
力信号はＮＯＴ　回路１２へ入力され、その出力信号は
ＮＯＲ　回路６の他入力端子、ＮＯＴ　回路１０及び３
入力ＮＯＲ回路２の第１入力端子へ入力される。ＮＯＴ
　回路１０の出力信号はＮＯＴ　回路１１へ入力され、
その出力信号はＮＯＲ　回路４の他入力端子へ入力され
る。

【００１０】ＮＯＲ　回路４の出力信号は前記ＮＯＲ　
回路３の他入力端子へ入力され、その出力信号はＮＯＲ
　回路４の一入力端子及びＮＡＮＤ回路８の一入力端子
へ入力され、またＮＯＲ回路３の出力側からローアクテ
ィブの出力禁止信号＃ＭＡＳＫ　を出力するようになっ
ている。前記ＮＯＲ　回路６は補正後の水平同期信号Ｈ
ＳＹＣ　′を出力し、その水平同期信号ＨＳＹＣ　′は
前記カウンタ回路１のローアクティブのリセット端子＃
Ｒへ入力される。前記ＮＯＲ　回路３，４によりラッチ
回路１４を構成し、前記ＮＯＲ　回路２，５によりラッ
チ回路１３を構成している。

【００１１】カウンタ回路１は補正後の水平同期信号Ｈ
ＳＹＣ　′が立上った後に、ワンショットパルスを出力
端子Ａから出力し、水平同期信号ＨＳＹＣ　′の立上り
時点から次の立下り時点までの時間より短い時間、即ち
第１時間をカウントしてワンショットパルスを出力端子
Ｂから出力し、水平同期信号ＨＳＹＣ　の立上り時点か
ら次の立下り時点までの時間より長い時間、即ち第２時
間をカウントしてワンショットパルスを出力端子Ｃから
出力するようになっている。

【００１２】次にこのように構成した同期補正回路によ
る補正動作を、各部信号のタイミングチャートを示す図
３及び図４とともに説明する。先ずカウンタ回路１の出
力端子Ａ，Ｂ，Ｃから出力する信号のタイミングを図２
により説明する。図２（ａ）　に示す複合画像信号ＳＶ
Ｄの水平同期期間Ｈの終了時点からカラーバーストＣＢ
までの期間に、図２（ｃ）　に示す如く出力端子Ａから
パルスＰＡを出力する。また、フロントポーチＦＰの期
間に図２（ｄ）　に示す如く出力端子ＢからパルスＰＢ
を出力する。更に次の水平同期期間Ｈ後のバックポーチ
ＢＰであって、カラーバーストＣＢまでの期間に図２（
ｅ）　に示す如く出力端子ＣからパルスＰＣを出力する
。しかし、出力端子ＣからのパルスＰＣは、次の水平同
期期間Ｈに達して、水平同期期間ＨＳＹＣ　が立下ると
カウンタ回路１がリセットされるため出力されず、水平
同期信号ＨＳＹＣ　が立上ってから次の水平同期期間Ｈ
で水平同期信号ＨＳＹＣ　が立下らないときに出力端子
ＣからパルスＰＣを出力する。

【００１３】さて、ＮＯＴ　回路９へ入力された図３（
ａ）　に示す水平同期信号ＨＳＹＣ　が立上ると、ＮＯ
Ｔ　回路９の出力は「Ｌ」レベルになり、その出力が入
力されたＮＡＮＤ回路７の出力は、ＮＡＮＤ回路８の出
力Ｐ１に関係なく「Ｈ」レベルになる。そしてＮＯＴ　
回路１２の出力は「Ｌ」レベルになり、ＮＯＲ　回路６
へ入力される。ここで水平同期信号ＨＳＹＣ　が所定時
間内で周期的に立下っている場合は、カウンタ回路１の
出力端子Ｃからパルスが出力されず、そのためＮＯＲ　
回路６の出力は「Ｈ」レベルになる。それによりカウン
タ回路１はクロックＣＫのカウントを開始する。

【００１４】そして水平同期信号ＨＳＹＣ　が立上った
後のＮＯＴ　回路１２の「Ｌ」レベルの出力がＮＯＴ　
回路１０で反転され、更にＮＯＴ　回路１１で反転させ
られてＮＯＴ　回路１１の「Ｌ」の出力がＮＯＲ　回路
４へ入力され、ＮＯＲ　回路４の出力は「Ｌ」レベルに
なる。そのためＮＯＲ　回路３の出力が「Ｈ」レベルに
なり図３（ｇ）　に示すローアクティブのマスク信号＃
ＭＡＳＫ　は出力されず、ＮＡＮＤ回路８の一入力端子
は「Ｈ」レベルに保持される。

【００１５】一方、カウンタ回路１がクロックＣＫをカ
ウントして、出力端子Ａから図３（ｂ）に示す如く「Ｈ
」レベルのパルスＰＡが出力されるとＮＯＲ　回路５の
出力は「Ｌ」レベルになり、３入力ＮＯＲ　回路２の第
３入力端子へ入力される。３入力ＮＯＲ　回路２の第１
入力端子にはＮＯＴ　回路１２の「Ｌ」レベルの出力が
入力され、また第２入力端子はカウンタ回路１の出力端
子ＢからパルスＰＢを出力していないため「Ｌ」レベル
になっていて、それによって３入力ＮＯＲ　回路２のロ
ーアクティブの出力＃，２が「Ｈ」レベルになっており
、その出力がＮＯＲ　回路５に入力されて、３入力ＮＯ
Ｒ回路２の出力＃Ｐ２　は図３（ｆ）　に示す如く「Ｈ
」レベルに保持され、それがＮＡＮＤ回路８の他入力端
子に入力されて、ＮＡＮＤ回路８の出力Ｐ１は図３（ｅ
）　に示す如く「Ｌ」レベルに保持される。

【００１６】その後、カウンタ回路１の出力端子Ｂから
図３（ｃ）　に示す如く「Ｈ」レベルのパルスＰＢが出
力されると、３入力ＮＯＲ　回路２の出力＃Ｐ２　が図
３（ｆ）　に示す如く「Ｌ」レベルに反転する。そうす
ると、ＮＡＮＤ回路８の出力Ｐ１は図３（ｅ）　に示す
如く「Ｌ」レベルに反転する。 つまり、ＮＯＲ　回路２の出力＃Ｐ２　は図３（ｆ）　
に示すようにパルスＰＡの出力時点からパルスＰＢの出
力時点までの期間が「Ｈ」レベルになり、その期間はＮ
ＡＮＤ回路８の出力Ｐ１は図３（ｅ）　に示すように「
Ｌ」レベルに保持される。そしてＮＡＮＤ回路７の出力
は、ＮＡＮＤ回路８の出力Ｐ１に関係なく、ＮＯＴ　回
路９へ入力した水平同期信号ＨＳＹＣ　に応じて変化し
、ＮＯＲ　回路６から出力される補正後の水平同期信号
ＨＳＹＣ　′は、ＮＯＴ　回路９へ入力した水平同期信
号ＨＳＹＣ　と同期して図３（ｈ）　に示す如く得られ
る。

【００１７】ところで、図３（ａ）　に破線で示すよう
に同期パルス抜けＺが生じると、水平同期期間で水平同
期信号ＨＳＹＣ　が立下らず、そのためカウンタ回路１
がリセットされなくなり、出力端子Ｃから図３（ｄ）に
示すパルスＰＣを出力する。そうすると、ＮＯＲ　回路
３の出力が「Ｌ」レベルになってローアクティブのマス
ク信号＃ＭＡＳＫ　が出力され、またＮＯＲ　回路３の
「Ｌ」レベルの出力によってＮＡＮＤ回路８の出力Ｐ１
は、図３（ｅ）　に示すように「Ｈ」レベルに反転し、
出力端子Ａから次のパルスＰＡが出力されて３入力野回
路２の出力＃Ｐ２　が反転するまで「Ｈ」レベルに保持
される。

【００１８】そしてＮＡＮＤ回路８の出力Ｐ１が「Ｈ」
レベルに反転した時点で、ＮＡＮＤ回路７の出力が「Ｈ
」レベルになってＮＯＴ　回路１２の出力が「Ｌ」レベ
ルになり、ＮＯＲ　回路６へ入力される。ＮＯＲ　回路
６には図３（ｄ）　に示す出力端子Ｃからの「Ｈ」レベ
ルのパルスが入力されていて、それによってＮＯＲ　回
路６から図３（ｈ）　に示す如く負のパルスＰ′が出力
されて、同期パルス抜けＺに対するパルスが追加される
ことになり、ＮＯＲ　回路６から出力される水平同期信
号ＨＳＹＣ　′のパルス数はＮＯＴ　回路９へ入力した
水平同期信号ＨＳＹＣ　のパルス数と等しくなる。

【００１９】それにより水平同期信号ＨＳＹＣ　を補正
した水平同期信号ＨＳＹＣ　′がＮＯＲ　回路６から得
られて、それにより、例えば、水平同期信号ＨＳＹＣ　
のパルス数に基づいて制御される回路の誤動作を防止で
きる。なお、同期パルス抜けＺか発生したときは図３（
ｇ）　に示すマスク信号＃ＭＡＳＫ　が出力され、それ
が図示しない画像表示回路へ入力されれば、マスク信号
＃ＭＡＳＫ　が発生している期間は、画像表示が禁止さ
れて、同期パルス抜けＺで追加したパルスＰ′によって
表示画像への悪影響を防ぐことができる。

【００２０】次にＮＯＴ　回路９へ入力される図４（ａ
）　に示す水平同期信号ＨＳＹＣ　の水平同期期間と次
の水平同期期間との中間に、負のノイズパルスＮＰ，Ｎ
Ｐ，ＮＰが加わった場合には、例えばその１パルス目の
ノイズパルスＮＰがＮＯＴ　回路９に入力されるとＮＯ
Ｔ　回路９の出力は「Ｈ」レベルになる。そして、カウ
ンタ回路１の出力端子ＡからパルスＰＡが出力されてい
て、出力端子ＢからパルスＰＢが出力されるまでの期間
ではＮＡＮＤ回路８の出力Ｐ１は図３（ｅ）　に示すよ
うに「Ｌ」レベルに保持されているから、ＮＡＮＤ回路
７の出力は「Ｈ」レベルになり、ＮＯＴ　回路１２の出
力が「Ｌ」レベルになって、カウンタ回路１の出力端子
ＣからのパルスＰＣが与えられていないときのＮＯＲ　
回路６の出力は「Ｈ」レベルのままになる。

【００２１】そしてＮＯＲ　回路６から出力する補正し
た図３（ｇ）　に示す水平同期信号ＨＳＹＣ　′には、
図３（ａ）　に示すノイズパルスＮＰに対応するパルス
が発生しない。したがって、ＮＯＴ　回路９に入力され
た水平同期信号ＨＳＹＣ　にノイズパルスＮＰが加わっ
ていないときのパルス数に等しい、補正後の水平同期信
号ＨＳＹＣ　′が得られて、ノイズパルスＮＰの影響を
うけない。そのため、例えば水平同期信号ＨＳＹＣ　の
パルス数に基づいて制御される回路の動作を、ノイズパ
ルスＮＰの影響をうけずに行わせ得る。

【００２２】このようにして、水平同期信号ＨＳＹＣ　
の同期パルス抜けＺが生じた場合は、カウンタ回路１の
出力端子ＣからパルスＰＣが出力されて、パルスＰＣと
ＮＯＴ　回路１２の出力との論理によりＮＯＲ　回路６
から同期パルス抜けＺに対応するパルスが出力されて、
水平同期信号ＨＳＹＣ　のパルス数が補正される。一方
、カウンタ回路１の出力端子ＡからパルスＰＡが出力さ
れた時点から、出力端子ＢからパルスＰＢが出力される
までの期間は、ラッチ回路１３の出力＃Ｐ２　によりＮ
ＡＮＤ回路８の出力Ｐ１が「Ｌ」レベルに保持されてい
るから、その期間内に水平同期信号ＨＳＹＣ　にノイズ
パルスＮＰが加わってもＮＡＮＤ回路７の出力を「Ｈ」
レベルに保持することになり、ＮＯＲ　回路６の出力た
る補正後の水平同期信号ＨＳＹＣ　′にノイズパルスＮ
Ｐに対応したパルスが加わらず、水平同期信号ＨＳＹＣ
　′のパルス数が増加しないように補正される。

【００２３】このようにして、水平同期信号の同期パル
スが抜けた場合又は水平同期信号にノイズパルスが加わ
った場合でも、同期パルス抜けがなく、またノイズパル
スが加わっていない水平同期信号と同様の水平同期信号
が得られる同期補正回路を提供できることになる。それ
により、この同期補正回路を用いれば水平同期信号のパ
ルス数に基づいて制御される回路の誤制御を防ぐことが
できる。なお、本実施例では水平同期期間を「Ｌ」レベ
ルで設定しているが、「Ｈ」レベルで設定した場合でも
同様の効果が得られる。

【００２４】

【発明の効果】以上詳述したように本発明によれば、水
平同期信号の同期パルス抜けが生じた場合、又は水平同
期信号に異常パルスが加わった場合には、それを補正し
てパルス数が一定している水平同期信号が得られる同期
補正回路を提供できる。したがって、この同期補正回路
を用いた場合には、水平同期信号のパルス数が変化して
も表示画像に悪影響がない優れた効果を得ることができ
る。

【図面の簡単な説明】

【図１】本発明に係る同期補正回路の構成を示すブロッ
ク図である。

【図２】複合画像信号及び各部信号のタイミングチャー
トである。

【図３】同期パルス抜けが生じた場合の各部信号のタイ
ミングチャートである。

【図４】ノイズパルスが加わった場合の各部信号のタイ
ミングチャートである。

【図５】従来の同期補正回路の構成を示すブロック図で
ある。

【図６】図５における同期補正回路の各部信号のタイミ
ングチャートである。

【符号の説明】

１　　　　　　　　　　　　　　カウンタ回路２　　　
　　　　　　　　　　　３入力ＮＯＲ　回路３，４，５
，６　　ＮＯＲ　回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複合画像信号における水平同期信号を
   補正する同期補正回路において、前記水平同期信号の水
   平同期期間の終了時点から次の水平同期期間の開始時点
   までの時間より短い第１時間を計時する計時手段と、水
   平同期信号の水平同期期間の終了時点から次の水平同期
   期間の開始時点までの時間より長い第２時間を計時する
   計時手段と、水平同期期間の終了時点から前記第１時間
   を計時している期間に発生したパルスを除去するパルス
   除去手段と、水平同期期間の終了時点から前記第２時間
   を計時している期間に同期パルスが無い場合に、パルス
   を追加するパルス追加手段とを備えることを特徴とする
   同期補正回路。