JPH04314152A - メモリバックアップ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばマイクロコンピ
ュータシステムの記憶装置として用いられている揮発性
メモリを停電バックアップするメモリバックアップ回路
に関する。

【０００２】

【従来の技術】従来、マイクロコンピュータシステムは
、記憶装置にＲＡＭと呼ばれる揮発性メモリを用いて構
築され、その停電対策として、多くの場合、電池でメモ
リ回路をバックアップする方法がとられている。

【０００３】例えば、図２は従来のこの種バックアップ
回路を示したものであり、主電源の給電端子１が逆流防
止用ダイオード２のアノード，カソードを介して揮発性
メモリ３の電源端子Ｖｃｃに接続され、この給電ライン
４に、周囲温度特性及び貯蔵特性などが優れたリチウム
電池よりなるバックアップ用１次電池５が制限用抵抗６
及び逆流防止用ダイオード７のアノード，カソードを介
して接続されている。なお、制限用抵抗６は、電源短絡
などによる電池５の短絡電流並びにダイオード７の短絡
故障による電池５への充電電流を制限するためのもので
ある。

【０００４】したがって、主電源が通電している時は、
給電端子１より電源電圧５Ｖがダイオード２及び給電ラ
イン４を通してメモリ３に供給され、停電などによる主
電源の切断時は、電源電圧が電池電圧３．６Ｖを下回る
と、電池５より電池電圧が抵抗６，ダイオード７及び給
電ライン４を通してメモリ３に供給され、メモリ３のデ
ータ保持が行われる。

【０００５】ところで、給電ライン４に電池５を接続し
ただけの構成では、主電源の切断による過渡的状態にお
いて偶発的にメモリデータの破壊を生じる恐れがあるた
め、従来より、電源断検知と同時にメモリチップを非選
択として、リード／ライト制御信号やアドレス，データ
などの状態にかかわらずデータ破壊を防ぐようにしたチ
ップセレクトコントロール回路が設けられる。

【０００６】すなわち、電源端子を給電ライン４に接続
したＴＴＬ構成の２入力型アンド回路８を設け、この一
方の入力端子を限流用抵抗９を介して給電端子１に接続
すると共に、他方の入力端子に図外のＣＰＵなどからの
チップセレクト信号を入力し、アンド回路８の出力信号
を反転してメモリ３のチップセレクト端子ＣＳに入力す
る。

【０００７】メモリ３はチップセレクト端子ＣＳにロウ
レベルを入力することにより選択されるので、主電源投
入時はアンド回路８の一方の入力端子が常にハイレベル
に保持され、他方の入力端子に入力されたチップセレク
ト信号が反転して端子ＣＳに入力され、チップ選択が可
能となる。主電源が切断状態になると、アンド回路８の
一方の入力端子がロウレベルになるため、端子ＣＳには
常にハイレベルが入力されてチップ非選択の状態となり
、データ破壊が防止されることになる。

【０００８】

【発明が解決しようとする課題】前述したメモリバック
アップ回路においては、主電源の切断時にメモリ３を非
選択としてそのデータ破壊を防ぐことができるが、この
チップセレクトコントロール回路のアンド回路８を構成
するバイポーラＩＣでは、通常、ゲートがスイッチング
するときに大きな電流が流れるため、電源断時に電池電
圧が瞬間的に低下する問題がある。

【０００９】すなわち、図２において、主電源の切断時
、電源電圧が電池電圧３．６Ｖを下回ると、電池５によ
るメモリ保持が行われるが、電源電圧がさらに低下して
アンド回路８のスレシホールド電圧以下に低下すると、
アンド回路８に給電ライン４より電流Ｉ（数１０ｍＡ）
が流れる。したがって、この時、電池５側に設けた制限
用抵抗６により急激な電圧降下が起こり、給電ライン４
の電圧が瞬間的にメモリ保持に必要な電圧２．０Ｖ以下
に低下し、この結果、メモリ３のデータが消去されてし
まう危険がある。

【００１０】本発明は、従来の技術の有するこのような
問題点に留意してなされたものであり、その目的とする
ところは、主電源の電源断時における電池電圧の瞬間的
な電圧降下を確実に防止できるメモリバックアップ回路
を提供することにある。

【００１１】

【課題を解決するための手段】前記目的を達成するため
に、本発明のメモリバックアップ回路においては、揮発
性メモリの給電ラインに制限用抵抗及び逆流防止用ダイ
オードを介してバックアップ用電池を接続し、給電ライ
ンからの電源により駆動され主電源の断時にメモリのチ
ップセレクト端子にこのメモリを非選択の状態にする信
号を出力するチップセレクトコントロール回路を設ける
と共に、給電ラインに電気二重層コンデンサを接続した
ことを特徴とするものである。

【００１２】

【作用】前述した構成のメモリバックアップ回路におい
ては、主電源の電源断時にこれを検出したチップセレク
トコントロール回路に給電ラインより瞬間的に大きな電
流が流れても、給電ラインに接続した電気二重層コンデ
ンサより電流供給が行われるので、電池側に設けた制限
用抵抗による瞬間的な電圧降下がなくなる。

【００１３】

【実施例】実施例につき、図１を用いて説明する。同図
に示すように、主電源の給電端子１を逆流防止用ダイオ
ード２のアノード，カソード及び給電ライン４を通して
揮発性メモリ３の電源端子Ｖｃｃに接続すると共に、リ
チウム電池などよりなるバックアップ用１次電池５を制
限用抵抗６及び逆流防止用ダイオード７のアノード，カ
ソードを介して給電ライン４に接続する。

【００１４】さらに、給電ライン４より電源供給される
チップセレクトコントロール回路用のアンド回路８を設
け、この一方の入力端子を限流用抵抗９を介して給電端
子１に接続すると共に、他方の入力端子にＣＰＵなどか
らのチップセレクト信号を入力し、アンド回路８の出力
信号をメモリ３のチップセレクト端子ＣＳに反転入力し
てメモリ選択を制御できるようにし、かつ、給電ライン
４に定格電圧５Ｖの電気二重層コンデンサ（スーパキャ
パシタ）１０を接続する。このコンデンサ１０は、メモ
リ３を短時間（例えば０．５〜１時間）バックアップで
きる容量を有する。

【００１５】したがって、主電源が停電などにより切断
し、この電源電圧がコンデンサ１０の電圧より低下する
と、コンデンサ１０の蓄積電荷が給電ライン４に放出さ
れ、メモリ３がバックアップされる。電源電圧がさらに
アンド回路８のスレシホールド電圧以下に低下すると、
ゲートのスイッチングに伴なって給電ライン４よりアン
ド回路８に大きな電流が流れるが、この電流はコンデン
サ１０より供給されるので、給電ライン４の電圧低下は
なく、メモリ保持が維持される。

【００１６】さらに、電源断の継続によりコンデンサ１
０の放電が進み、その電圧が電池電圧より低くなると、
以降は電池５より電池電圧が給電ライン４に供給され、
メモリ３がバックアップされる。このように、電源断時
にアンド回路８に大きな電流が流れても、コンデンサ１
０により電流供給が行われるため、従来のような制限用
抵抗６による瞬間的な電圧降下は生じず、メモリ３のデ
ータが消去されてしまうといった不具合が解消されるこ
とになる。そのうえ、短時間の電源断であれば、コンデ
ンサ１０によりメモリ保持が行え、この時電池５側より
電圧供給する必要がないため、電池５の寿命アップにも
つながる。

【００１７】

【発明の効果】本発明は、以上説明したように構成され
ているため、つぎに記載する効果を奏する。主電源の電
源断時に給電ラインよりチップセレクトコントロール回
路に流れる電流を給電ラインに接続した電気二重層コン
デンサより供給し、メモリへの供給電圧の瞬間的な低下
を防止するようにしたので、この電源断時にメモリの記
憶内容を消去するといった危険がなくなり、安全かつ安
定したメモリ保持が可能になるものであり、しかも、コ
ンデンサによる給電によってバックアップ用電池の寿命
を向上できるといった効果も得られる。

【図面の簡単な説明】

【図１】本発明によるメモリバックアップ回路の１実施
例を示す結線図である。

【図２】従来例の結線図である。

【符号の説明】

３　　揮発性メモリ ４　　給電ライン ５　　１次電池 ６　　制限用抵抗 ７　　逆流防止用ダイオード ８　　アンド回路 １０　　電気二重層コンデンサ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　揮発性メモリの給電ラインに制限用抵
   抗及び逆流防止用ダイオードを介してバックアップ用電
   池を接続し、かつ、前記給電ラインからの電源により駆
   動され主電源の断時に前記メモリのチップセレクト端子
   に当該メモリを非選択の状態にする信号を出力するチッ
   プセレクトコントロール回路を設けてなるメモリバック
   アップ回路において、前記給電ラインに電気二重層コン
   デンサを接続したことを特徴とするメモリバックアップ
   回路。