JPH04314206A - ドライブ回路 - Google Patents
ドライブ回路Info
- Publication number
- JPH04314206A JPH04314206A JP10855491A JP10855491A JPH04314206A JP H04314206 A JPH04314206 A JP H04314206A JP 10855491 A JP10855491 A JP 10855491A JP 10855491 A JP10855491 A JP 10855491A JP H04314206 A JPH04314206 A JP H04314206A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- emitter
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はドライブ回路に係わり、
特に、重負荷を駆動するためのドライブ回路に用いて好
適なものである。
特に、重負荷を駆動するためのドライブ回路に用いて好
適なものである。
【０００２】
【従来の技術】周知の通り、電子回路においては負荷を
駆動するために種々のドライブ回路が用いられている。 図３は、従来より用いられているドライブ回路の一例を
示す回路図である。このドライブ回路は、ドライブ段の
出力回路にＮＰＮトランジスタＱ９ とＰＮＰトランジ
スタＱ１０とを直列に接続してなるプッシュプル回路１
が設けられ、このプッシュプル回路１から出力される電
流、またはプッシュプル回路１に流入する電流でもって
負荷Ｚを駆動するようにしている。
駆動するために種々のドライブ回路が用いられている。 図３は、従来より用いられているドライブ回路の一例を
示す回路図である。このドライブ回路は、ドライブ段の
出力回路にＮＰＮトランジスタＱ９ とＰＮＰトランジ
スタＱ１０とを直列に接続してなるプッシュプル回路１
が設けられ、このプッシュプル回路１から出力される電
流、またはプッシュプル回路１に流入する電流でもって
負荷Ｚを駆動するようにしている。
【０００３】上記プッシュプル回路１を構成する一方の
トランジスタＱ９ を駆動するために第１のエミッタホ
ロワ２が設けられているとともに、他方のトランジスタ
Ｑ１０を駆動するために第２のエミッタホロワ３が設け
られている。これらの一方と他方のトランジスタＱ９
，Ｑ１０のエミッタサイズと、トランジスタＱ１ ，Ｑ
２ のエミッタサイズとは異なる大きさに形成され、例
えば、トランジスタＱ１ ，Ｑ２ のエミッタサイズは
×１の大きさで形成され、トランジスタＱ９ ，Ｑ１０
のエミッタサイズは×Ｎの大きさで形成される。
トランジスタＱ９ を駆動するために第１のエミッタホ
ロワ２が設けられているとともに、他方のトランジスタ
Ｑ１０を駆動するために第２のエミッタホロワ３が設け
られている。これらの一方と他方のトランジスタＱ９
，Ｑ１０のエミッタサイズと、トランジスタＱ１ ，Ｑ
２ のエミッタサイズとは異なる大きさに形成され、例
えば、トランジスタＱ１ ，Ｑ２ のエミッタサイズは
×１の大きさで形成され、トランジスタＱ９ ，Ｑ１０
のエミッタサイズは×Ｎの大きさで形成される。
【０００４】ここで、ＮＰＮトランジスタＱ９ の電流
増幅率をｈＦＥＮ 、ＰＮＰトランジスタＱ１０の電流
増幅率をｈＦＥＰ とし、トランジスタＱ１ ，Ｑ２
の各エミッタに接続されている定電流源２０，２１にそ
れぞれ流れる電流の大きさをＩＯ とすると、ドライブ
能力を決定する最大流出電流と最大流入電流、および消
費電流を左右するアイドリング電流の大きさはそれぞれ
、 最大流出電流 ｈＦＥＮ ・ＮＩＯ
最大流入電流 ｈＦＥＰ ・ＮＩＯ
アイドリング電流 （Ｎ＋２）・ＩＯ …消
費電流（無負荷時）となる。
増幅率をｈＦＥＮ 、ＰＮＰトランジスタＱ１０の電流
増幅率をｈＦＥＰ とし、トランジスタＱ１ ，Ｑ２
の各エミッタに接続されている定電流源２０，２１にそ
れぞれ流れる電流の大きさをＩＯ とすると、ドライブ
能力を決定する最大流出電流と最大流入電流、および消
費電流を左右するアイドリング電流の大きさはそれぞれ
、 最大流出電流 ｈＦＥＮ ・ＮＩＯ
最大流入電流 ｈＦＥＰ ・ＮＩＯ
アイドリング電流 （Ｎ＋２）・ＩＯ …消
費電流（無負荷時）となる。
【０００５】
【発明が解決しようとする課題】アイドリング電流は、
負荷Ｚと信号の帯域から定まり、例えば、負荷Ｚが容量
性負荷の場合は、信号の最大変化率（速度）に十分に追
従することができるようにするために、比較的大きなア
イドリング電流が流れるように設定される。このことは
、信号の変化が緩やかな場合には必要以上の駆動能力を
持っていることを意味している。
負荷Ｚと信号の帯域から定まり、例えば、負荷Ｚが容量
性負荷の場合は、信号の最大変化率（速度）に十分に追
従することができるようにするために、比較的大きなア
イドリング電流が流れるように設定される。このことは
、信号の変化が緩やかな場合には必要以上の駆動能力を
持っていることを意味している。
【０００６】ところで、負荷Ｚを駆動する能力は、定電
流源２０，２１を流れる電流ＩＯ の大きさに比例する
。 したがって、上記したように信号の最大変化率（速度）
に十分に追従することができるようにするためには、大
きな電流を常に流しておかなければならないので、図３
に示した従来の回路は大きなドライブ能力を得ようとす
ると消費電力が大きくなる不都合があった。本発明は上
述の問題点に鑑み、少ない消費電力で大きなドライブ能
力が得られるようにすることを目的とする。
流源２０，２１を流れる電流ＩＯ の大きさに比例する
。 したがって、上記したように信号の最大変化率（速度）
に十分に追従することができるようにするためには、大
きな電流を常に流しておかなければならないので、図３
に示した従来の回路は大きなドライブ能力を得ようとす
ると消費電力が大きくなる不都合があった。本発明は上
述の問題点に鑑み、少ない消費電力で大きなドライブ能
力が得られるようにすることを目的とする。
【０００７】
【課題を解決するための手段】本発明のドライブ回路は
、極性が反対で特性が揃っている２個のトランジスタを
直列に接続してなるプッシュプル回路と、上記プッシュ
プル回路を構成する一方のトランジスタを駆動するため
の第１のエミッタホロワと、上記プッシュプル回路を構
成する他方のトランジスタを駆動するための第２のエミ
ッタホロワと、上記一方のトランジスタのベース電流が
変化することにより上記第１のエミッタホロワの出力電
流が変化したときに、その変化分を補償して上記一方の
トランジスタの出力電流を所定値に保持する第１の電流
制御回路と、上記他方のトランジスタのベース電流が変
化することにより上記第２のエミッタホロワの出力電流
が変化したときに、その変化分を補償して上記一方のト
ランジスタの出力電流を所定値に保持する第２の電流制
御回路とを具備している。
、極性が反対で特性が揃っている２個のトランジスタを
直列に接続してなるプッシュプル回路と、上記プッシュ
プル回路を構成する一方のトランジスタを駆動するため
の第１のエミッタホロワと、上記プッシュプル回路を構
成する他方のトランジスタを駆動するための第２のエミ
ッタホロワと、上記一方のトランジスタのベース電流が
変化することにより上記第１のエミッタホロワの出力電
流が変化したときに、その変化分を補償して上記一方の
トランジスタの出力電流を所定値に保持する第１の電流
制御回路と、上記他方のトランジスタのベース電流が変
化することにより上記第２のエミッタホロワの出力電流
が変化したときに、その変化分を補償して上記一方のト
ランジスタの出力電流を所定値に保持する第２の電流制
御回路とを具備している。
【０００８】
【作用】プッシュプル回路を構成する一対のトランジス
タの出力電極に流れる電流の大きさが変動することによ
り、これら一対のトランジスタを駆動するために設けら
れているエミッタホロワに流入／流出する電流の大きさ
が変化したときには、この電流変化分を補償する電流を
上記エミッタホロワに流すことにより、上記一対のトラ
ンジスタの出力電極に流れる電流の大きさが変化するの
を防止して駆動能力を増大させる。これにより、必要な
ときにのみ駆動能力を高めることが可能となり、駆動能
力を高めるために大きなアイドリング電流を常に流して
おかなくてもよくなる。
タの出力電極に流れる電流の大きさが変動することによ
り、これら一対のトランジスタを駆動するために設けら
れているエミッタホロワに流入／流出する電流の大きさ
が変化したときには、この電流変化分を補償する電流を
上記エミッタホロワに流すことにより、上記一対のトラ
ンジスタの出力電極に流れる電流の大きさが変化するの
を防止して駆動能力を増大させる。これにより、必要な
ときにのみ駆動能力を高めることが可能となり、駆動能
力を高めるために大きなアイドリング電流を常に流して
おかなくてもよくなる。
【０００９】
【実施例】図１は、本発明の一実施例を示すドライブ回
路の回路図である。図１から明らかなように、本実施例
のドライブ回路は、図３に示した従来のドライブ回路と
同様に、ドライブ段の出力回路として、ＮＰＮトランジ
スタＱ９ とＰＮＰトランジスタＱ１０とを直列に接続
してなるプッシュプル回路１が設けられている。
路の回路図である。図１から明らかなように、本実施例
のドライブ回路は、図３に示した従来のドライブ回路と
同様に、ドライブ段の出力回路として、ＮＰＮトランジ
スタＱ９ とＰＮＰトランジスタＱ１０とを直列に接続
してなるプッシュプル回路１が設けられている。
【００１０】上記プッシュプル回路１を構成する一方の
トランジスタＱ９ を駆動するために、トランジスタＱ
１ にて構成される第１のエミッタホロワ２が設けられ
ているとともに、他方のトランジスタＱ１０を駆動する
ためにトランジスタＱ２ にて構成される第２のエミッ
タホロワ３が設けられている。また、これらの一方と他
方のトランジスタＱ９ ，Ｑ１０のエミッタサイズと、
エミッタホロワ２，３を構成する各トランジスタＱ１
，Ｑ２ のエミッタサイズとは異なる大きさに形成され
、例えば、トランジスタＱ１ ，Ｑ２ のエミッタサイ
ズは×１の大きさで形成され、トランジスタＱ９ ，Ｑ
１０のエミッタサイズは×Ｎの大きさで形成される。
トランジスタＱ９ を駆動するために、トランジスタＱ
１ にて構成される第１のエミッタホロワ２が設けられ
ているとともに、他方のトランジスタＱ１０を駆動する
ためにトランジスタＱ２ にて構成される第２のエミッ
タホロワ３が設けられている。また、これらの一方と他
方のトランジスタＱ９ ，Ｑ１０のエミッタサイズと、
エミッタホロワ２，３を構成する各トランジスタＱ１
，Ｑ２ のエミッタサイズとは異なる大きさに形成され
、例えば、トランジスタＱ１ ，Ｑ２ のエミッタサイ
ズは×１の大きさで形成され、トランジスタＱ９ ，Ｑ
１０のエミッタサイズは×Ｎの大きさで形成される。
【００１１】本実施例のドライブ回路においては、第１
のエミッタホロワ２のコレクタ電流が一定の大きさにな
るように制御する第１の電流制御回路６が設けられてい
るとともに、第２のエミッタホロワ３のコレクタ電流が
一定の大きさになるように制御する第２の電流制御回路
７が設けられている。第１の電流制御回路６は、トラン
ジスタＱ１ のコレクタに接続された定電流源４、２個
のトランジスタＱ７ ，Ｑ８ よりなり、トランジスタ
Ｑ８のコレクタがトランジスタＱ１ のエミッタに接続
されるカレントミラー回路１０、およびエミッタ電流の
変化に応じてトランジスタＱ７ のコレクタ電流を変化
させ、トランジスタＱ１ のエミッタに流入する電流値
を加減する制御用トランジスタＱ６ により構成されて
いる。
のエミッタホロワ２のコレクタ電流が一定の大きさにな
るように制御する第１の電流制御回路６が設けられてい
るとともに、第２のエミッタホロワ３のコレクタ電流が
一定の大きさになるように制御する第２の電流制御回路
７が設けられている。第１の電流制御回路６は、トラン
ジスタＱ１ のコレクタに接続された定電流源４、２個
のトランジスタＱ７ ，Ｑ８ よりなり、トランジスタ
Ｑ８のコレクタがトランジスタＱ１ のエミッタに接続
されるカレントミラー回路１０、およびエミッタ電流の
変化に応じてトランジスタＱ７ のコレクタ電流を変化
させ、トランジスタＱ１ のエミッタに流入する電流値
を加減する制御用トランジスタＱ６ により構成されて
いる。
【００１２】第２の電流制御回路７も第１の電流制御回
路６と同様な構成であり、定電流源４に対応して定電流
源５が設けられているとともに、カレントミラー回路１
０に対応して、トランジスタＱ４ ，Ｑ５ よりなるカ
レントミラー回路１１が設けられている。また、電流制
御用のトランジスタＱ６ に対応してトランジスタＱ４
が設けられている。
路６と同様な構成であり、定電流源４に対応して定電流
源５が設けられているとともに、カレントミラー回路１
０に対応して、トランジスタＱ４ ，Ｑ５ よりなるカ
レントミラー回路１１が設けられている。また、電流制
御用のトランジスタＱ６ に対応してトランジスタＱ４
が設けられている。
【００１３】ここで、ＮＰＮトランジスタである一方の
トランジスタＱ９ の電流増幅率をｈＦＥＮ 、ＰＮＰ
トランジスタである他方のトランジスタＱ１０の電流増
幅率をｈＦＥＰ とし、トランジスタＱ１ ，Ｑ２ の
各エミッタに接続されている定電流源４、５にそれぞれ
流れる電流の大きさをＩ、カレントミラー回路の電流伝
送率（カレントミラー係数）をｋとすると、ドライブ能
力を決定する最大流出電流と最大流入電流、および消費
電流を左右するアイドリング電流の大きさは、 最大流出電流 ＩＯＵＴ ＭＡＸ ＝ｈＦＥ
Ｎ ・ｋＩ 最大流入電流 ＩＩＮ ＭＡ
Ｘ＝ｈＦＥＰ ・ｋＩ アイドリング電流
ＩＩＤ＝｛ｋ／（１＋ｋ）Ｎ＋２｝・Ｉとなる。
トランジスタＱ９ の電流増幅率をｈＦＥＮ 、ＰＮＰ
トランジスタである他方のトランジスタＱ１０の電流増
幅率をｈＦＥＰ とし、トランジスタＱ１ ，Ｑ２ の
各エミッタに接続されている定電流源４、５にそれぞれ
流れる電流の大きさをＩ、カレントミラー回路の電流伝
送率（カレントミラー係数）をｋとすると、ドライブ能
力を決定する最大流出電流と最大流入電流、および消費
電流を左右するアイドリング電流の大きさは、 最大流出電流 ＩＯＵＴ ＭＡＸ ＝ｈＦＥ
Ｎ ・ｋＩ 最大流入電流 ＩＩＮ ＭＡ
Ｘ＝ｈＦＥＰ ・ｋＩ アイドリング電流
ＩＩＤ＝｛ｋ／（１＋ｋ）Ｎ＋２｝・Ｉとなる。
【００１４】そこで、第１の例としてｋ＝１、Ｉ＝ＩＯ
とすると、 最大流出電流 ＩＯＵＴ ＭＡＸ ＝ｈＦＥ
Ｎ ・ＩＯ 最大流入電流 ＩＩＮ Ｍ
ＡＸ＝ｈＦＥＰ ・ＩＯ アイドリング電流
ＩＩＤ＝（Ｎ／２＋２）・ＩＯ …従来の略１／
２（∵Ｎ
は１０〜２０と大きい）となる。したがって、
この場合にはドライブ能力は従来と同じであるが、アイ
ドリング電流ＩＩＤを従来の１／２に押さえることがで
きる。換言すれば、従来の半分アイドリング電流ＩＩＤ
を流しておくだけで、従来と同じドライブ能力を得るこ
とができる。
とすると、 最大流出電流 ＩＯＵＴ ＭＡＸ ＝ｈＦＥ
Ｎ ・ＩＯ 最大流入電流 ＩＩＮ Ｍ
ＡＸ＝ｈＦＥＰ ・ＩＯ アイドリング電流
ＩＩＤ＝（Ｎ／２＋２）・ＩＯ …従来の略１／
２（∵Ｎ
は１０〜２０と大きい）となる。したがって、
この場合にはドライブ能力は従来と同じであるが、アイ
ドリング電流ＩＩＤを従来の１／２に押さえることがで
きる。換言すれば、従来の半分アイドリング電流ＩＩＤ
を流しておくだけで、従来と同じドライブ能力を得るこ
とができる。
【００１５】また、第２の例として、ｋ＝１、Ｉ＝２Ｉ
Ｏ とすると、 最大流出電流 ＩＯＵＴ ＭＡＸ ＝２ｈＦ
ＥＮ ・ＩＯ 最大流入電流 ＩＩＮ
ＭＡＸ＝２ｈＦＥＰ ・ＩＯ アイドリング電流
ＩＩＤ＝（Ｎ＋４）・ＩＯ
≒（Ｎ＋
２）・ＩＯ …従来と略同じとなる。したがって、
この場合にはアイドリング電流ＩＩＤの大きさは従来と
同じであるが、ドライブ能力を従来の２倍に向上させる
ことができる。なお、ドライブ能力を向上させる程度は
、カレントミラー回路１０，１１の電流伝送率ｋ（カレ
ントミラー係数）の値を選定することにより任意に設定
することができる。また、定電流源４，５に流れる電流
の大きさを変えてもドライブ能力を変化させることがで
きる。したがって、これらの定数を適宜に設定すること
により、負荷Ｚの特性に合わせたドライブ状態を設定す
ることができる。
Ｏ とすると、 最大流出電流 ＩＯＵＴ ＭＡＸ ＝２ｈＦ
ＥＮ ・ＩＯ 最大流入電流 ＩＩＮ
ＭＡＸ＝２ｈＦＥＰ ・ＩＯ アイドリング電流
ＩＩＤ＝（Ｎ＋４）・ＩＯ
≒（Ｎ＋
２）・ＩＯ …従来と略同じとなる。したがって、
この場合にはアイドリング電流ＩＩＤの大きさは従来と
同じであるが、ドライブ能力を従来の２倍に向上させる
ことができる。なお、ドライブ能力を向上させる程度は
、カレントミラー回路１０，１１の電流伝送率ｋ（カレ
ントミラー係数）の値を選定することにより任意に設定
することができる。また、定電流源４，５に流れる電流
の大きさを変えてもドライブ能力を変化させることがで
きる。したがって、これらの定数を適宜に設定すること
により、負荷Ｚの特性に合わせたドライブ状態を設定す
ることができる。
【００１６】次に、図２に基いて本実施例の回路の動作
を説明する。先ず、入力端子ＩＮに供給される信号が立
ち上がると、トランジスタＱ１ ， Ｑ２ のベース電
圧が上昇する。これにより、トランジスタＱ９ のベー
ス電位（Ｑ１ のエミッタ）が立ち上がろうとする。こ
のときに、負荷が重い場合にはトランジスタＱ９ のベ
ース電流が増加する。これにより、トランジスタＱ１
のエミッタ電流が減少するので、トランジスタＱ１ の
コレクタ電流も減少する。
を説明する。先ず、入力端子ＩＮに供給される信号が立
ち上がると、トランジスタＱ１ ， Ｑ２ のベース電
圧が上昇する。これにより、トランジスタＱ９ のベー
ス電位（Ｑ１ のエミッタ）が立ち上がろうとする。こ
のときに、負荷が重い場合にはトランジスタＱ９ のベ
ース電流が増加する。これにより、トランジスタＱ１
のエミッタ電流が減少するので、トランジスタＱ１ の
コレクタ電流も減少する。
【００１７】しかし、定電流源４に流れる電流ＩＯ の
大きさは一定なので、トランジスタＱ１ のコレクタ電
流が減少するとトランジスタＱ６ のエミッタ電流が増
加することになる。したがって、トランジスタＱ６ の
コレクタ電流も増加することとなり、トランジスタＱ７
のコレクタ電流も増加する。トランジスタＱ７ のコ
レクタ電流が増加すると、カレントミラーによりトラン
ジスタＱ８ のコレクタ電流が増加するので、トランジ
スタＱ９ のベース電流およびトランジスタＱ１ のエ
ミッタ電流が増加する。これにより、ドライブ回路の出
力電流であるトランジスタＱ９ のエミッタ電流が増加
することとなり、駆動能力が増加する。これとは反対に
信号が下がる場合の動作は、上述した各トランジスタＱ
を下記のように置き換えることにより説明される。すな
わち、Ｑ１ →Ｑ２ 、Ｑ７ →Ｑ４ 、Ｑ６ →Ｑ３
、Ｑ８ →Ｑ５ 、Ｑ９ →Ｑ１０と置き換えればよ
い。
大きさは一定なので、トランジスタＱ１ のコレクタ電
流が減少するとトランジスタＱ６ のエミッタ電流が増
加することになる。したがって、トランジスタＱ６ の
コレクタ電流も増加することとなり、トランジスタＱ７
のコレクタ電流も増加する。トランジスタＱ７ のコ
レクタ電流が増加すると、カレントミラーによりトラン
ジスタＱ８ のコレクタ電流が増加するので、トランジ
スタＱ９ のベース電流およびトランジスタＱ１ のエ
ミッタ電流が増加する。これにより、ドライブ回路の出
力電流であるトランジスタＱ９ のエミッタ電流が増加
することとなり、駆動能力が増加する。これとは反対に
信号が下がる場合の動作は、上述した各トランジスタＱ
を下記のように置き換えることにより説明される。すな
わち、Ｑ１ →Ｑ２ 、Ｑ７ →Ｑ４ 、Ｑ６ →Ｑ３
、Ｑ８ →Ｑ５ 、Ｑ９ →Ｑ１０と置き換えればよ
い。
【００１８】このように、本実施例のドライブ回路は、
負荷Ｚを駆動するのに必要なときにのみ駆動能力が大き
くなるものであり、不要なときには駆動能力が小さくな
っている。その結果、大きな駆動能力が不要なときに流
しておくアイドリング電流ＩＩＤの値を小さくすること
ができ、消費電力を低減化することができる。なお、本
実施例のドライブ回路において、電源Ｖｃｃおよび接地
ＧＮＤに流れる信号電流の大きさは従来回路と同じであ
るので、電源Ｖｃｃおよび接地ＧＮＤなどへの影響は変
わらないようにすることができる。
負荷Ｚを駆動するのに必要なときにのみ駆動能力が大き
くなるものであり、不要なときには駆動能力が小さくな
っている。その結果、大きな駆動能力が不要なときに流
しておくアイドリング電流ＩＩＤの値を小さくすること
ができ、消費電力を低減化することができる。なお、本
実施例のドライブ回路において、電源Ｖｃｃおよび接地
ＧＮＤに流れる信号電流の大きさは従来回路と同じであ
るので、電源Ｖｃｃおよび接地ＧＮＤなどへの影響は変
わらないようにすることができる。
【００１９】
【発明の効果】本発明は上述したように、プッシュプル
回路を構成する一対のトランジスタの出力電極に流れる
電流の大きさが変動することによりこれら一対のトラン
ジスタのベース電流が変動したときには、上記一対のト
ランジスタのベースに流入／流出する電流の大きさを可
変して、上記一対のトランジスタの出力電極に流れる電
流の大きさが変動するのを補償するようにしたので、常
時は少ないアイドリング電流を流して消費電力を低減す
ることが可能である。また、大きな駆動能力が要求され
ているときにはこれを自動的に検知して上記一対のトラ
ンジスタの駆動能力を向上させることができる。
回路を構成する一対のトランジスタの出力電極に流れる
電流の大きさが変動することによりこれら一対のトラン
ジスタのベース電流が変動したときには、上記一対のト
ランジスタのベースに流入／流出する電流の大きさを可
変して、上記一対のトランジスタの出力電極に流れる電
流の大きさが変動するのを補償するようにしたので、常
時は少ないアイドリング電流を流して消費電力を低減す
ることが可能である。また、大きな駆動能力が要求され
ているときにはこれを自動的に検知して上記一対のトラ
ンジスタの駆動能力を向上させることができる。
【図１】本発明の一実施例を示すドライブ回路の回路図
である。
である。
【図２】本発明のドライブ回路の動作を説明するための
回路図である。
回路図である。
【図３】従来のドライブ回路の一例を示す回路図である
。
。
１ プッシュプル回路
２ 第１のエミッタホロワ
３ 第２のエミッタホロワ
４ 定電流源
５ 定電流源
６ 第１の電流制御回路
７ 第２の電流制御回路
１０ カレントミラー回路
１１ カレントミラー回路
Claims (1)
- 【請求項１】 極性が反対で特性が揃っている２個の
トランジスタを直列に接続してなるプッシュプル回路と
、上記プッシュプル回路を構成する一方のトランジスタ
を駆動するための第１のエミッタホロワと、上記プッシ
ュプル回路を構成する他方のトランジスタを駆動するた
めの第２のエミッタホロワと、上記一方のトランジスタ
のベース電流が変化することにより上記第１のエミッタ
ホロワの出力電流が変化したときに、その変化分を補償
して上記一方のトランジスタの出力電流を所定値に保持
する第１の電流制御回路と、上記他方のトランジスタの
ベース電流が変化することにより上記第２のエミッタホ
ロワの出力電流が変化したときに、その変化分を補償し
て上記一方のトランジスタの出力電流を所定値に保持す
る第２の電流制御回路とを具備することを特徴とするド
ライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10855491A JPH04314206A (ja) | 1991-04-12 | 1991-04-12 | ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10855491A JPH04314206A (ja) | 1991-04-12 | 1991-04-12 | ドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04314206A true JPH04314206A (ja) | 1992-11-05 |
Family
ID=14487774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10855491A Pending JPH04314206A (ja) | 1991-04-12 | 1991-04-12 | ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04314206A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542700A (ja) * | 1999-04-16 | 2002-12-10 | ザット コーポレーション | 改良型演算増幅器出力段 |
| JP2011205440A (ja) * | 2010-03-26 | 2011-10-13 | Hitachi Ltd | 出力バッファ回路およびそれを用いたドライバ回路 |
-
1991
- 1991-04-12 JP JP10855491A patent/JPH04314206A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542700A (ja) * | 1999-04-16 | 2002-12-10 | ザット コーポレーション | 改良型演算増幅器出力段 |
| JP2011205440A (ja) * | 2010-03-26 | 2011-10-13 | Hitachi Ltd | 出力バッファ回路およびそれを用いたドライバ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08204470A (ja) | 演算増幅器 | |
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JPH0332923B2 (ja) | ||
| US5642062A (en) | Comparator circuit operating on variable current | |
| US6903609B2 (en) | Operational amplifier | |
| US5754066A (en) | Output stage for buffering an electrical signal and method for performing the same | |
| US4937515A (en) | Low supply voltage current mirror circuit | |
| JPH06180332A (ja) | 電流検出回路 | |
| JPH04314206A (ja) | ドライブ回路 | |
| KR0141591B1 (ko) | 증폭장치 | |
| US5568090A (en) | Amplifier circuit with dynamic output stage biasing | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| EP0611105B1 (en) | Current source | |
| JPH0479171B2 (ja) | ||
| JP2779388B2 (ja) | 定電圧発生回路 | |
| US6037839A (en) | BTL amplifying circuit | |
| JPH03154508A (ja) | 増幅器回路 | |
| WO2003028210A1 (fr) | Amplificateur a gain variable a faible consommation d'energie | |
| US4758773A (en) | Switching device | |
| JPH0230902Y2 (ja) | ||
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0315844B2 (ja) | ||
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| KR970063907A (ko) | 가변 이득 증폭 회로 |