JPH04314233A - high speed data communication equipment - Google Patents

high speed data communication equipment

Info

Publication number
JPH04314233A
JPH04314233A JP7987191A JP7987191A JPH04314233A JP H04314233 A JPH04314233 A JP H04314233A JP 7987191 A JP7987191 A JP 7987191A JP 7987191 A JP7987191 A JP 7987191A JP H04314233 A JPH04314233 A JP H04314233A
Authority
JP
Japan
Prior art keywords
data communication
data
communication device
main storage
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7987191A
Other languages
Japanese (ja)
Inventor
Hideki Aono
英樹 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7987191A priority Critical patent/JPH04314233A/en
Publication of JPH04314233A publication Critical patent/JPH04314233A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To attain high speed data transfer without need of copy processing of a data between a main storage device and a data communication equipment. CONSTITUTION:Part of a main storage device 4 for a main storage device of a communication or other equipment making data communication is featured to be mounted in a data communication equipment 3a and the data communication equipment is directly connected to a CPU bus 5 to realize high speed data transfer. Thus, the time required for data transfer is reduced and high speed data communication is easily implemented.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、データ通信を行うコ
ンピュータ又はその他の機器に実装されるデータ通信装
置において、特にデータ通信の高速化に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data communication device installed in a computer or other device that performs data communication, and particularly to speeding up data communication.

【0002】0002

【従来の技術】図3は従来のデータ通信装置を用いてデ
ータ通信を行う通信システムの構成を概略的に示すブロ
ック図である。図において、1は中央処理装置(CPU
)、2は主記憶装置、3はデータ通信装置、5はCPU
バス、6はデータ入出力バス(I/Oバス)である。 図3に示されるように、データ通信装置3はCPUバス
5又はデータ入出力バス6に接続されており、CPUバ
ス5上にはCPU1及び主記憶装置2がそれぞれ接続さ
れている。
2. Description of the Related Art FIG. 3 is a block diagram schematically showing the configuration of a communication system that performs data communication using a conventional data communication device. In the figure, 1 is the central processing unit (CPU
), 2 is the main storage device, 3 is the data communication device, 5 is the CPU
The bus 6 is a data input/output bus (I/O bus). As shown in FIG. 3, the data communication device 3 is connected to a CPU bus 5 or a data input/output bus 6, and a CPU 1 and a main storage device 2 are connected to the CPU bus 5, respectively.

【0003】図4は図3のデータ通信装置によるデータ
送信及びデータ受信の処理を説明するためのフローチャ
ートである。図において、21〜25はデータの処理過
程を示すステップである。
FIG. 4 is a flowchart for explaining data transmission and data reception processing by the data communication device of FIG. In the figure, 21 to 25 are steps showing the data processing process.

【0004】次に、上記従来のデータ通信装置によるデ
ータ送信及びデータ受信の動作について説明する。まず
、データ送信を行う場合には、CPU1からデータ送信
命令が発行される(ステップ21)。これに伴って、主
記憶装置2上にある送信データ(転送データ)について
データ通信装置3へのコピーが行われる(ステップ22
)。このコピーの処理が完了して始めてデータ通信装置
3から上記送信データの出力が行われる(ステップ23
)。
Next, the operations of data transmission and data reception by the conventional data communication device will be explained. First, when transmitting data, a data transmitting command is issued from the CPU 1 (step 21). Along with this, the transmission data (transfer data) on the main storage device 2 is copied to the data communication device 3 (step 22
). The data communication device 3 outputs the transmission data only after this copying process is completed (step 23).
).

【0005】またデータ受信を行う場合も同様に、デー
タ通信装置3からデータ受信を知らせる割込みが発生す
ると、CPU1からデータ受信命令が発行される(ステ
ップ24)。これに伴って、受信データについてデータ
通信装置3から主記憶装置2へのコピーが行われる(ス
テップ25)。これにより、始めてCPU1が受信デー
タを得ることができる。
Similarly, when data is to be received, when an interrupt notifying data reception occurs from the data communication device 3, a data reception command is issued from the CPU 1 (step 24). Along with this, the received data is copied from the data communication device 3 to the main storage device 2 (step 25). This allows the CPU 1 to obtain the received data for the first time.

【0006】[0006]

【発明が解決しようとする課題】上記した従来のデータ
通信装置を用いてデータ通信を行う通信システムは以上
のように構成されているので、データ送信及びデータ受
信の場合において、主記憶装置2とデータ通信装置3と
の間では必ずデータをコピーする処理が必要であり、そ
のために、データ通信を行う場合におけるデータ転送が
遅くなってしまうという問題点があった。
[Problems to be Solved by the Invention] Since the communication system that performs data communication using the above-mentioned conventional data communication device is configured as described above, in the case of data transmission and data reception, the main storage device 2 and A process of copying data between the data communication device 3 and the data communication device 3 is always required, which causes a problem in that data transfer becomes slow when performing data communication.

【0007】この発明は上記のような問題点を解消する
ためになされたもので、主記憶装置とデータ通信装置と
の間でデータをコピーする処理を必要とせず、高速なデ
ータ転送を行うことができる高速データ通信装置を提供
することを目的とする。
[0007] The present invention was made to solve the above-mentioned problems, and it is possible to perform high-speed data transfer without the need for data copy processing between the main storage device and the data communication device. The purpose is to provide a high-speed data communication device that can perform

【0008】[0008]

【課題を解決するための手段】この発明に係る高速デー
タ通信装置は、データ通信を行うコンピュータ又はその
他の機器の主記憶装置における一部の主記憶装置をデー
タ通信装置内に実装し、さらにこのデータ通信装置をC
PUバスに直接に接続するようにしたものである。
[Means for Solving the Problems] A high-speed data communication device according to the present invention includes a part of the main storage device of a computer or other device that performs data communication implemented in the data communication device; data communication equipment
It is designed to be directly connected to the PU bus.

【0009】[0009]

【作用】この発明における高速データ通信装置は、主記
憶装置とデータ通信装置との間でデータをコピーする処
理を必要としないために、データ転送に要する時間が短
縮される。また、データ通信装置が高速なCPUバスに
直接に接続されているために、CPUは高速に転送デー
タをアクセスすることができる。
[Operation] Since the high-speed data communication device of the present invention does not require processing to copy data between the main storage device and the data communication device, the time required for data transfer is shortened. Furthermore, since the data communication device is directly connected to a high-speed CPU bus, the CPU can access transferred data at high speed.

【0010】0010

【実施例】以下、この発明の一実施例を図について説明
する。図1はこの発明の実施例である高速データ通信装
置を用いてデータ通信を行う通信システムの構成を概略
的に示すブロック図である。図において、1は中央処理
装置(CPU)、2は主記憶装置、3aはこの発明によ
るデータ通信装置、4はデータ通信装置3a内に実装さ
れる主記憶装置2における一部の主記憶装置、5はCP
Uバスである。図1に示されるように、この発明による
データ通信装置3aはその装置内に一部の主記憶装置4
を保持しており、この一部の主記憶装置4はCPUバス
5に接続されている主記憶装置2の一部として構成され
ている。また、データ通信装置3aはCPU1及び主記
憶装置2が接続されるCPUバス5に同じく直接に接続
されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram schematically showing the configuration of a communication system that performs data communication using a high-speed data communication device according to an embodiment of the present invention. In the figure, 1 is a central processing unit (CPU), 2 is a main storage device, 3a is a data communication device according to the present invention, 4 is a part of the main storage device in the main storage device 2 installed in the data communication device 3a, 5 is CP
It's a U bus. As shown in FIG. 1, the data communication device 3a according to the present invention includes a part of the main storage device 4 within the device.
This part of the main memory 4 is configured as a part of the main memory 2 connected to the CPU bus 5. Further, the data communication device 3a is also directly connected to the CPU bus 5 to which the CPU 1 and the main storage device 2 are connected.

【0011】図2は図1の高速データ通信装置によるデ
ータ送信及びデータ受信の処理を説明するためのフロー
チャートである。図において、11〜14はデータの処
理過程を示すステップである。
FIG. 2 is a flowchart for explaining data transmission and data reception processing by the high-speed data communication device of FIG. In the figure, 11 to 14 are steps showing the data processing process.

【0012】次に、上記この発明の実施例である高速デ
ータ通信装置によるデータ送信及びデータ受信の動作に
ついて説明する。まず、データ送信を行う場合には、C
PU1からデータ送信命令が発行される(ステップ11
)。この時、主記憶装置2ではなく送信したいデータ通
信装置3a上にある一部の主記憶装置4に送信データ(
転送データ)を格納する。上記送信データ(転送データ
)を受けたデータ通信装置3aは、CPUバス5を介し
て主記憶装置2からデータを取得することなしに、デー
タ通信装置3a上の一部の主記憶装置4にあるデータを
そのまま出力する(ステップ12)。
Next, the data transmission and data reception operations performed by the high-speed data communication apparatus according to the embodiment of the present invention will be explained. First, when transmitting data, C
A data transmission command is issued from PU1 (step 11
). At this time, the transmission data (
transfer data). The data communication device 3a that has received the transmission data (transfer data) stores the data in a part of the main storage device 4 on the data communication device 3a without acquiring the data from the main storage device 2 via the CPU bus 5. Output the data as is (step 12).

【0013】またデータ受信を行う場合も同様に、デー
タ通信装置3aからデータ受信を知らせる割込みが発生
すると、CPU1からデータ受信命令が発行される(ス
テップ13)。この時、データ通信装置3aはその装置
上にある一部の主記憶装置4に受信データを格納する。 また、CPU1は直接にデータ通信装置3a上の一部の
主記憶装置4にある受信データをアクセスする(ステッ
プ14)。
Similarly, when data is received, when an interrupt notifying data reception occurs from the data communication device 3a, a data reception command is issued from the CPU 1 (step 13). At this time, the data communication device 3a stores the received data in a part of the main storage device 4 on the device. Further, the CPU 1 directly accesses the received data stored in a part of the main storage device 4 on the data communication device 3a (step 14).

【0014】なお、上記実施例ではデータ通信を行うコ
ンピュータ又はその他の機器に実装されるデータ通信装
置3aについて説明したが、このようなデータ通信装置
に限らず、例えば外部記憶装置、グラフィック処理装置
、プリンタ装置等の他の入出力装置についても適用する
ことができ、上記実施例と同様の効果を奏する。
In the above embodiment, the data communication device 3a that is installed in a computer or other device that performs data communication has been described, but the data communication device 3a is not limited to such a data communication device, and can be used, for example, with an external storage device, a graphic processing device, The present invention can also be applied to other input/output devices such as printers, and produces the same effects as the above embodiments.

【0015】[0015]

【発明の効果】以上のように、この発明の高速データ通
信装置によれば、データ通信を行うコンピュータ又はそ
の他の機器の主記憶装置における一部の主記憶装置をデ
ータ通信装置内に実装し、さらにこのデータ通信装置を
CPUバスに直接に接続するように構成したので、この
種の従来装置と比べて主記憶装置とデータ通信装置との
間でデータをコピーする処理を必要としないために、デ
ータ転送に要する時間が短縮され、容易に高速なデータ
通信を行うことができるという優れた効果を奏する。
As described above, according to the high-speed data communication device of the present invention, a part of the main storage device of a computer or other device that performs data communication is implemented within the data communication device, Furthermore, since this data communication device is configured to be directly connected to the CPU bus, compared to conventional devices of this type, there is no need for processing to copy data between the main storage device and the data communication device. This has an excellent effect in that the time required for data transfer is shortened and high-speed data communication can be easily performed.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の実施例である高速データ通信装置を
用いてデータ通信を行う通信システムの構成を概略的に
示すブロック図である。
FIG. 1 is a block diagram schematically showing the configuration of a communication system that performs data communication using a high-speed data communication device that is an embodiment of the present invention.

【図2】図1の高速データ通信装置によるデータ送信及
びデータ受信の処理を説明するためのフローチャートで
ある。
FIG. 2 is a flowchart for explaining data transmission and data reception processing by the high-speed data communication device in FIG. 1;

【図3】従来のデータ通信装置を用いてデータ通信を行
う通信システムの構成を概略的に示すブロック図である
FIG. 3 is a block diagram schematically showing the configuration of a communication system that performs data communication using a conventional data communication device.

【図4】図3のデータ通信装置によるデータ送信及びデ
ータ受信の処理を説明するためのフローチャートである
FIG. 4 is a flowchart for explaining data transmission and data reception processing by the data communication device of FIG. 3;

【符号の説明】[Explanation of symbols]

1    中央処理装置(CPU) 2    主記憶装置 3    データ通信装置 3a  データ通信装置 4    一部の主記憶装置 5    CPUバス 1 Central processing unit (CPU) 2 Main memory 3. Data communication equipment 3a Data communication device 4 Some main memory devices 5 CPU bus

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  データ通信を行うコンピュータ又はそ
の他の機器に実装されるデータ通信装置において、中央
処理装置(CPU)及び主記憶装置が接続されるCPU
バスに同じく直接に接続され、上記主記憶装置における
一部の主記憶装置を自己装置内に実装して成る構成を備
えたことを特徴とする高速データ通信装置。
Claim 1: In a data communication device installed in a computer or other device that performs data communication, a CPU to which a central processing unit (CPU) and a main storage device are connected.
A high-speed data communication device, characterized in that it is also directly connected to a bus and has a configuration in which a part of the main memory device is mounted within the device itself.
JP7987191A 1991-04-12 1991-04-12 high speed data communication equipment Pending JPH04314233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7987191A JPH04314233A (en) 1991-04-12 1991-04-12 high speed data communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7987191A JPH04314233A (en) 1991-04-12 1991-04-12 high speed data communication equipment

Publications (1)

Publication Number Publication Date
JPH04314233A true JPH04314233A (en) 1992-11-05

Family

ID=13702284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7987191A Pending JPH04314233A (en) 1991-04-12 1991-04-12 high speed data communication equipment

Country Status (1)

Country Link
JP (1) JPH04314233A (en)

Similar Documents

Publication Publication Date Title
JPH04314233A (en) high speed data communication equipment
JPH02128250A (en) Access control circuit for information processor
JPH0642227B2 (en) Data transfer device
JPS6061859A (en) Data communication system of microcomputer
JPH02135513A (en) Data processor
JPS58178468A (en) Interruption system of data processing system
JPH03204254A (en) Data receiver
JPS6214866B2 (en)
JPH03144739A (en) Data transfer control system for duplexed storage device
JPH02141805A (en) Sequence control device
JPH0675793A (en) Processing method for transmitting and receiving data between virtual computers
JPH03276218A (en) electronic circuit control device
JPH05265923A (en) Data transfer equipment
JPS6341973A (en) Multi-processor system
JPS63117538A (en) receiving device
KR19990038489A (en) Data write / read method and data access device in multi-process system
JPH01206447A (en) Data processing system
JPS63216161A (en) Data transfer system
JPS602705B2 (en) Optional connection method
JPS60128550A (en) Full duplex communication system
JPH0256022A (en) Printer output transfer controller
JPH03159442A (en) Communication controller
JPS63307567A (en) Data transfer system
JPH04274546A (en) Cycle steal control system
JPH04352052A (en) Data processor