JPH04315231A - 評価用マイクロコンピュータ - Google Patents
評価用マイクロコンピュータInfo
- Publication number
- JPH04315231A JPH04315231A JP3082451A JP8245191A JPH04315231A JP H04315231 A JPH04315231 A JP H04315231A JP 3082451 A JP3082451 A JP 3082451A JP 8245191 A JP8245191 A JP 8245191A JP H04315231 A JPH04315231 A JP H04315231A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- register
- function
- evaluation
- functional operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011156 evaluation Methods 0.000 title claims abstract description 57
- 230000006870 function Effects 0.000 claims abstract description 106
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は評価用マイクロコンピュ
ータに関し、特に、量産すべきワンチップマイクロコン
ピュータに含まれない機能までを評価用マイクロコンピ
ュータが有している場合、該評価用マイクロコンピュー
タにおけるその機能をプログラムを評価する者が使用で
きないようにした評価用マイクロコンピュータに関する
。
ータに関し、特に、量産すべきワンチップマイクロコン
ピュータに含まれない機能までを評価用マイクロコンピ
ュータが有している場合、該評価用マイクロコンピュー
タにおけるその機能をプログラムを評価する者が使用で
きないようにした評価用マイクロコンピュータに関する
。
【０００２】
【従来の技術】一般に、ＲＯＭ及びＲＡＭを内蔵するワ
ンチップマイクロコンピュータは、ＲＯＭに記憶された
プログラムによってそれ自体で動作するが、ＲＯＭへの
プログラムの記憶は、ワンチップマイクロコンピュータ
の製造時にマスクによって行われる。即ち、ワンチップ
マイクロコンピュータを量産する時に、その量産品全て
に同一のプログラムが書き込まれるのである。従って、
プログラムは簡単には書き換えたりできないのであり、
プログラムを作成する場合には十分な検討を有する。そ
こで、量産用のワンチップマイクロコンピュータと同じ
機能を有するが、動作は外部メモリから与えられる命令
によって成される評価用マイクロコンピュータが作成さ
れ、プログラムの開発及び検討等はこの評価用マイクロ
コンピュータを用いて行われる。
ンチップマイクロコンピュータは、ＲＯＭに記憶された
プログラムによってそれ自体で動作するが、ＲＯＭへの
プログラムの記憶は、ワンチップマイクロコンピュータ
の製造時にマスクによって行われる。即ち、ワンチップ
マイクロコンピュータを量産する時に、その量産品全て
に同一のプログラムが書き込まれるのである。従って、
プログラムは簡単には書き換えたりできないのであり、
プログラムを作成する場合には十分な検討を有する。そ
こで、量産用のワンチップマイクロコンピュータと同じ
機能を有するが、動作は外部メモリから与えられる命令
によって成される評価用マイクロコンピュータが作成さ
れ、プログラムの開発及び検討等はこの評価用マイクロ
コンピュータを用いて行われる。
【０００３】最近は、複数種類の量産用ワンチップマイ
クロコンピュータのプログラム評価等に１つの評価用マ
イクロコンピュータで対応できる様に、該評価用マイク
ロコンピュータは、複数種類の量産用ワンチップマイク
ロコンピュータの種々の機能（タイマー機能、ＡＤ変換
機能、シリアル入出力機能等）を内蔵しているものが多
い。この評価用マイクロコンピュータを用いて、ある特
定の量産用ワンチップマイクロコンピュータのプログラ
ムの開発及び評価をユーザが行う場合、ユーザは、特定
された量産用ワンチップマイクロコンピュータが持って
いない評価用マイクロコンピュータの機能を使用しない
様に注意を払いながら行っていた。
クロコンピュータのプログラム評価等に１つの評価用マ
イクロコンピュータで対応できる様に、該評価用マイク
ロコンピュータは、複数種類の量産用ワンチップマイク
ロコンピュータの種々の機能（タイマー機能、ＡＤ変換
機能、シリアル入出力機能等）を内蔵しているものが多
い。この評価用マイクロコンピュータを用いて、ある特
定の量産用ワンチップマイクロコンピュータのプログラ
ムの開発及び評価をユーザが行う場合、ユーザは、特定
された量産用ワンチップマイクロコンピュータが持って
いない評価用マイクロコンピュータの機能を使用しない
様に注意を払いながら行っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、ユーザ
が評価用マイクロコンピュータを用いてプログラム開発
及び評価を行っている時、量産用ワンチップマイクロコ
ンピュータが持っていない評価用マイクロコンピュータ
の機能を誤って使用してプログラム開発及び評価を行っ
てしまった場合、評価用マイクロコンピュータ上におい
てはプログラムは正常動作するが、量産用ワンチップマ
イクロコンピュータ上においては正常動作しなくなる問
題点があった。特に、実際に量産用ワンチップマイクロ
コンピュータ内部のＲＯＭに誤った前記プログラムをマ
スクで焼きつけた場合、取り返しのつかないことになっ
てしまう。
が評価用マイクロコンピュータを用いてプログラム開発
及び評価を行っている時、量産用ワンチップマイクロコ
ンピュータが持っていない評価用マイクロコンピュータ
の機能を誤って使用してプログラム開発及び評価を行っ
てしまった場合、評価用マイクロコンピュータ上におい
てはプログラムは正常動作するが、量産用ワンチップマ
イクロコンピュータ上においては正常動作しなくなる問
題点があった。特に、実際に量産用ワンチップマイクロ
コンピュータ内部のＲＯＭに誤った前記プログラムをマ
スクで焼きつけた場合、取り返しのつかないことになっ
てしまう。
【０００５】そこで、本発明は、評価用マイクロコンピ
ュータが複数種類の量産用ワンチップマイクロコンピュ
ータの種々の機能を内蔵している場合において、この評
価用マイクロコンピュータを用いてある特定の量産用ワ
ンチップマイクロコンピュータのプログラム開発及び評
価を行う場合、この量産用ワンチップマイクロコンピュ
ータが持っていない評価用マイクロコンピュータの機能
を、ユーザが気にしなくても使用禁止状態とできる評価
用マイクロコンピュータを提供することを目的とする。
ュータが複数種類の量産用ワンチップマイクロコンピュ
ータの種々の機能を内蔵している場合において、この評
価用マイクロコンピュータを用いてある特定の量産用ワ
ンチップマイクロコンピュータのプログラム開発及び評
価を行う場合、この量産用ワンチップマイクロコンピュ
ータが持っていない評価用マイクロコンピュータの機能
を、ユーザが気にしなくても使用禁止状態とできる評価
用マイクロコンピュータを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、複数の機能、該複数の機能の動作を制御すべく該
複数の機能毎に設けられた複数の機能制御レジスタ、Ｒ
ＯＭの読み出しデータを解読することによって前記複数
の機能制御レジスタの何れかを選択するための第１デコ
ーダ、を内蔵した量産用ワンチップマイクロコンピュー
タにおける前記ＲＯＭを除く構成を有し、前記ＲＯＭに
書き込まれるプログラムの開発又は評価を行う評価用マ
イクロコンピュータにおいて、前記複数の機能制御レジ
スタの何れかの選択を、前記第１デコーダの出力とその
各対応ビットとに基づいて行うべく設けられた少なくと
も１つの機能動作レジスタと、外部メモリの読み出しデ
ータをデコードする第２デコーダと、前記外部メモリの
特定アドレスがアクセスされた時にセットされるフラグ
と、前記外部メモリの特定アドレスから前記機能動作レ
ジスタを選択するためのデータが読み出された時に、前
記第２デコーダ出力と前記フラグ出力とに基づいて、選
択された前記機能動作レジスタに対するデータの書き込
み又は読み出しを可能とする論理回路と、を備え、前記
外部メモリの特定アドレス以外のアドレスがアクセスさ
れている時、前記機能動作レジスタの書き込み動作を禁
止し、該機能動作レジスタの各ビット出力によって特定
の前記機能制御レジスタの書き込み動作及び読み出し動
作を禁止する点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、複数の機能、該複数の機能の動作を制御すべく該
複数の機能毎に設けられた複数の機能制御レジスタ、Ｒ
ＯＭの読み出しデータを解読することによって前記複数
の機能制御レジスタの何れかを選択するための第１デコ
ーダ、を内蔵した量産用ワンチップマイクロコンピュー
タにおける前記ＲＯＭを除く構成を有し、前記ＲＯＭに
書き込まれるプログラムの開発又は評価を行う評価用マ
イクロコンピュータにおいて、前記複数の機能制御レジ
スタの何れかの選択を、前記第１デコーダの出力とその
各対応ビットとに基づいて行うべく設けられた少なくと
も１つの機能動作レジスタと、外部メモリの読み出しデ
ータをデコードする第２デコーダと、前記外部メモリの
特定アドレスがアクセスされた時にセットされるフラグ
と、前記外部メモリの特定アドレスから前記機能動作レ
ジスタを選択するためのデータが読み出された時に、前
記第２デコーダ出力と前記フラグ出力とに基づいて、選
択された前記機能動作レジスタに対するデータの書き込
み又は読み出しを可能とする論理回路と、を備え、前記
外部メモリの特定アドレス以外のアドレスがアクセスさ
れている時、前記機能動作レジスタの書き込み動作を禁
止し、該機能動作レジスタの各ビット出力によって特定
の前記機能制御レジスタの書き込み動作及び読み出し動
作を禁止する点である。
【０００７】
【作用】本発明によれば、評価用マイクロコンピュータ
が複数種類の量産用ワンチップマイクロコンピュータの
種々の機能を内蔵している場合において、この評価用マ
イクロコンピュータを用いてある特定の量産用ワンチッ
プマイクロコンピュータのプログラム開発及び評価を行
う場合、この量産用ワンチップマイクロコンピュータが
持っていない評価用マイクロコンピュータの機能を、ユ
ーザが気にしなくても使用禁止状態とできる。
が複数種類の量産用ワンチップマイクロコンピュータの
種々の機能を内蔵している場合において、この評価用マ
イクロコンピュータを用いてある特定の量産用ワンチッ
プマイクロコンピュータのプログラム開発及び評価を行
う場合、この量産用ワンチップマイクロコンピュータが
持っていない評価用マイクロコンピュータの機能を、ユ
ーザが気にしなくても使用禁止状態とできる。
【０００８】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明を説明するための評価用マイクロコン
ピュータ内部のブロック図である。（１）は機能制御レ
ジスタであり、評価用マイクロコンピュータ内部の種々
の機能（タイマー機能、ＡＤ変換機能、シリアル入出力
機能等）を動作制御する為に、各機能に１対１に対応し
て設けられており、この機能制御レジスタ（１）にセッ
トされた内容に各機能は設定されて動作する。機能制御
レジスタ（１）は各機能に応じて複数個設けられている
為、個々の機能制御レジスタ（１）毎にアドレスが割り
振られており、ユーザがある特定の機能をユーザの意図
する様に使用したい場合は、この機能に対応する機能制
御レジスタ（１）に割り振られたアドレスを指定して該
当する機能制御レジスタ（１）を選択し、この機能制御
レジスタ（１）にユーザの意図する様に機能を制御する
ための所定のデータを書き込まなければならない。そこ
で（２）は、複数の機能制御レジスタ（１）の何れかを
選択するためのアドレスデータをデコードするのに設け
られたアドレスデコーダ（第１デコーダ）であり、ある
特定の機能制御レジスタ（１）を選択したい時、該機能
制御レジスタ（１）に対応して設けられたアドレスデコ
ーダ（２）の出力はローレベル（以下論理「０」と称す
る）となる。そして、該アドレスデコーダ（２）の「０
」出力と後述する機能動作レジスタの「０」出力との論
理出力が機能制御レジスタ（１）内部の制御回路（３）
に印加されることによって、機能制御レジスタ（１）は
選択されデータの書き込み読み出し可能状態となる。
る。図１は本発明を説明するための評価用マイクロコン
ピュータ内部のブロック図である。（１）は機能制御レ
ジスタであり、評価用マイクロコンピュータ内部の種々
の機能（タイマー機能、ＡＤ変換機能、シリアル入出力
機能等）を動作制御する為に、各機能に１対１に対応し
て設けられており、この機能制御レジスタ（１）にセッ
トされた内容に各機能は設定されて動作する。機能制御
レジスタ（１）は各機能に応じて複数個設けられている
為、個々の機能制御レジスタ（１）毎にアドレスが割り
振られており、ユーザがある特定の機能をユーザの意図
する様に使用したい場合は、この機能に対応する機能制
御レジスタ（１）に割り振られたアドレスを指定して該
当する機能制御レジスタ（１）を選択し、この機能制御
レジスタ（１）にユーザの意図する様に機能を制御する
ための所定のデータを書き込まなければならない。そこ
で（２）は、複数の機能制御レジスタ（１）の何れかを
選択するためのアドレスデータをデコードするのに設け
られたアドレスデコーダ（第１デコーダ）であり、ある
特定の機能制御レジスタ（１）を選択したい時、該機能
制御レジスタ（１）に対応して設けられたアドレスデコ
ーダ（２）の出力はローレベル（以下論理「０」と称す
る）となる。そして、該アドレスデコーダ（２）の「０
」出力と後述する機能動作レジスタの「０」出力との論
理出力が機能制御レジスタ（１）内部の制御回路（３）
に印加されることによって、機能制御レジスタ（１）は
選択されデータの書き込み読み出し可能状態となる。
【０００９】つまり、量産しようとしているワンチップ
マイクロコンピュータが持っていない機能を評価用マイ
クロコンピュータが持っている時、その機能をユーザが
使用できる状態であると、ユーザがその機能を誤って使
用してしまい、誤ったプログラム開発を行う恐れがある
。その為に、量産用ワンチップマイクロコンピュータの
持たない機能が予め判っていれば、ユーザが評価用マイ
クロコンピュータを用いてプログラム開発及び評価を行
う際にその機能を使用禁止状態としておけばよい。そこ
で、量産用ワンチップマイクロコンピュータの持たない
機能に対応する評価用マイクロコンピュータの機能制御
レジスタ（１）には後述の機能動作レジスタから「１」
を出力させておき、ユーザが誤ってその機能を使用しよ
うとして、その機能制御レジスタ（１）を選択するため
のアドレスデータがアドレスデコーダ（２）でデコード
されても、その機能制御レジスタ（１）を書き込み読み
出し禁止状態とでき、即ちユーザは何も気にしなくても
、ユーザが量産用ワンチップマイクロコンピュータにな
い機能を、プログラムの開発及び評価段階で評価用マイ
クロコンピュータ内部で誤って使用するのを防止できる
ようにしているのである。
マイクロコンピュータが持っていない機能を評価用マイ
クロコンピュータが持っている時、その機能をユーザが
使用できる状態であると、ユーザがその機能を誤って使
用してしまい、誤ったプログラム開発を行う恐れがある
。その為に、量産用ワンチップマイクロコンピュータの
持たない機能が予め判っていれば、ユーザが評価用マイ
クロコンピュータを用いてプログラム開発及び評価を行
う際にその機能を使用禁止状態としておけばよい。そこ
で、量産用ワンチップマイクロコンピュータの持たない
機能に対応する評価用マイクロコンピュータの機能制御
レジスタ（１）には後述の機能動作レジスタから「１」
を出力させておき、ユーザが誤ってその機能を使用しよ
うとして、その機能制御レジスタ（１）を選択するため
のアドレスデータがアドレスデコーダ（２）でデコード
されても、その機能制御レジスタ（１）を書き込み読み
出し禁止状態とでき、即ちユーザは何も気にしなくても
、ユーザが量産用ワンチップマイクロコンピュータにな
い機能を、プログラムの開発及び評価段階で評価用マイ
クロコンピュータ内部で誤って使用するのを防止できる
ようにしているのである。
【００１０】そして、機能制御レジスタ（１）内部の制
御回路（３）は、書き込み読み出し可能状態の時に、書
き込み信号Ｗ２が印加されると書き込み状態となり、読
み出し信号Ｒ２が印加されると読み出し状態となり、内
部バス（４）を介して各機能に応じたデータの読み書き
を行えるようになっている。（５）は前述した機能動作
レジスタであり、例えば８ビットのレジスタで構成され
ているものとする。この機能動作レジスタ（５）の各ビ
ットは複数の機能制御レジスタ（１）の各々に対応する
。つまり、量産すべきワンチップマイクロコンピュータ
の機能に対応する評価用マイクロコンピュータの機能制
御レジスタ（１）に対応付けられた機能動作レジスタ（
５）のビットには、内部バス（６）を介して「０」がセ
ットされ、また量産用ワンチップマイクロコンピュータ
の持たない機能に対応する評価用マイクロコンピュータ
の機能制御レジスタ（１）に対応付けられた機能動作レ
ジスタ（５）のビットには、内部バス（６）を介して「
１」がセットされる様になっている。この機能動作レジ
スタ（５）も、評価用マイクロコンピュータの有する機
能数に応じて設けられるものとする。例えば機能数が１
６ある場合、機能制御レジスタ（１）も１６ある為、８
ビット構成の機能動作レジスタ（５）は２個設けなけれ
ばならないことになる。
御回路（３）は、書き込み読み出し可能状態の時に、書
き込み信号Ｗ２が印加されると書き込み状態となり、読
み出し信号Ｒ２が印加されると読み出し状態となり、内
部バス（４）を介して各機能に応じたデータの読み書き
を行えるようになっている。（５）は前述した機能動作
レジスタであり、例えば８ビットのレジスタで構成され
ているものとする。この機能動作レジスタ（５）の各ビ
ットは複数の機能制御レジスタ（１）の各々に対応する
。つまり、量産すべきワンチップマイクロコンピュータ
の機能に対応する評価用マイクロコンピュータの機能制
御レジスタ（１）に対応付けられた機能動作レジスタ（
５）のビットには、内部バス（６）を介して「０」がセ
ットされ、また量産用ワンチップマイクロコンピュータ
の持たない機能に対応する評価用マイクロコンピュータ
の機能制御レジスタ（１）に対応付けられた機能動作レ
ジスタ（５）のビットには、内部バス（６）を介して「
１」がセットされる様になっている。この機能動作レジ
スタ（５）も、評価用マイクロコンピュータの有する機
能数に応じて設けられるものとする。例えば機能数が１
６ある場合、機能制御レジスタ（１）も１６ある為、８
ビット構成の機能動作レジスタ（５）は２個設けなけれ
ばならないことになる。
【００１１】（７）は、機能動作レジスタ（５）を選択
するためのアドレスデータをデコードするアドレスデコ
ーダ（第２デコーダ）であり、該当する機能動作レジス
タ（５）を選択するためのアドレスデータがデコードさ
れた時、アドレスデコーダ（７）は「１」を出力する様
に構成されている。ここで、前述のアドレスデコーダ（
２）でデコードされるアドレスデータはユーザの指示に
よって、評価用マイクロコンピュータを動作させる為に
外部に設けられたＥＰＲＯＭ等のメモリから発生するも
のであり、例えば該ＥＰＲＯＭが５１２Ｋビットの容量
を有し、１ワードが８ビットで構成されている場合、ユ
ーザには例えば００００〜ＦＥＦＦ番地までが使用可能
に解放されているものとする。また、アドレスデコーダ
（７）でデコードされるアドレスデータは、ユーザに評
価用マイクロコンピュータを供給する以前にユーザが作
成すべき量産用ワンチップマイクロコンピュータの機能
に合致した機能を有する評価用マイクロコンピュータと
する為に、供給側が指示するデータである。ここで、こ
のアドレスデータも前記ＥＰＲＯＭ等の外部メモリと同
一容量のメモリから発生するものであり、供給側はこの
外部メモリのＦＦ００〜ＦＦＦＦ番地までを使用する様
にしている。このＦＦ００〜ＦＦＦＦ番地までが特定ア
ドレスである。
するためのアドレスデータをデコードするアドレスデコ
ーダ（第２デコーダ）であり、該当する機能動作レジス
タ（５）を選択するためのアドレスデータがデコードさ
れた時、アドレスデコーダ（７）は「１」を出力する様
に構成されている。ここで、前述のアドレスデコーダ（
２）でデコードされるアドレスデータはユーザの指示に
よって、評価用マイクロコンピュータを動作させる為に
外部に設けられたＥＰＲＯＭ等のメモリから発生するも
のであり、例えば該ＥＰＲＯＭが５１２Ｋビットの容量
を有し、１ワードが８ビットで構成されている場合、ユ
ーザには例えば００００〜ＦＥＦＦ番地までが使用可能
に解放されているものとする。また、アドレスデコーダ
（７）でデコードされるアドレスデータは、ユーザに評
価用マイクロコンピュータを供給する以前にユーザが作
成すべき量産用ワンチップマイクロコンピュータの機能
に合致した機能を有する評価用マイクロコンピュータと
する為に、供給側が指示するデータである。ここで、こ
のアドレスデータも前記ＥＰＲＯＭ等の外部メモリと同
一容量のメモリから発生するものであり、供給側はこの
外部メモリのＦＦ００〜ＦＦＦＦ番地までを使用する様
にしている。このＦＦ００〜ＦＦＦＦ番地までが特定ア
ドレスである。
【００１２】評価用マイクロコンピュータの供給側の者
が外部に設けたメモリの特定アドレスをアクセスすると
、フラグ（図示せず）はセットされて「１」になる。こ
のフラグ出力はＯＲゲート（８）の一方の入力端子に印
加される。また、ＯＲゲート（８）の他方の入力端子に
は、評価用マイクロコンピュータの供給側の者の意志に
よって「０」又は「１」となる制御信号が印加される。 特に、この制御信号は、外部メモリの特定アドレスがア
クセスされているか否かに関わらず、「１」とすること
ができる。
が外部に設けたメモリの特定アドレスをアクセスすると
、フラグ（図示せず）はセットされて「１」になる。こ
のフラグ出力はＯＲゲート（８）の一方の入力端子に印
加される。また、ＯＲゲート（８）の他方の入力端子に
は、評価用マイクロコンピュータの供給側の者の意志に
よって「０」又は「１」となる制御信号が印加される。 特に、この制御信号は、外部メモリの特定アドレスがア
クセスされているか否かに関わらず、「１」とすること
ができる。
【００１３】アドレスデコーダ（７）の出力及びＯＲゲ
ート（８）の出力はＡＮＤゲート（９）に印加され、こ
のＡＮＤゲート（９）の出力によって機能動作レジスタ
（５）内部に含まれる制御回路（１０）の動作が制御さ
れる。つまり、機能動作レジスタ（５）を選択する為に
アドレスデコーダ（７）の出力が「１」となった場合、
外部メモリの特定アドレスがアクセスされていることか
らフラグ出力も「１」であり、これよりＡＮＤゲート（
９）の「１」出力が制御回路（１０）に印加され、機能
動作レジスタ（５）は書き込み読み出し可能状態となる
。この状態において、書き込み信号Ｗ１が印加されると
機能動作レジスタ（５）は書き込み状態となり、読み出
し信号Ｒ１が印加されると機能動作レジスタ（５）は読
み出し状態となり、これより機能制御レジスタ（１）を
書き込み読み出し可能状態又は書き込み読み出し禁止状
態とするためのデータが、機能動作レジスタ（５）の各
ビットに書き込まれる。
ート（８）の出力はＡＮＤゲート（９）に印加され、こ
のＡＮＤゲート（９）の出力によって機能動作レジスタ
（５）内部に含まれる制御回路（１０）の動作が制御さ
れる。つまり、機能動作レジスタ（５）を選択する為に
アドレスデコーダ（７）の出力が「１」となった場合、
外部メモリの特定アドレスがアクセスされていることか
らフラグ出力も「１」であり、これよりＡＮＤゲート（
９）の「１」出力が制御回路（１０）に印加され、機能
動作レジスタ（５）は書き込み読み出し可能状態となる
。この状態において、書き込み信号Ｗ１が印加されると
機能動作レジスタ（５）は書き込み状態となり、読み出
し信号Ｒ１が印加されると機能動作レジスタ（５）は読
み出し状態となり、これより機能制御レジスタ（１）を
書き込み読み出し可能状態又は書き込み読み出し禁止状
態とするためのデータが、機能動作レジスタ（５）の各
ビットに書き込まれる。
【００１４】例えば、図１に示す機能制御レジスタ（１
）に対応する機能を量産用ワンチップマイクロコンピュ
ータが持っておらず、評価用マイクロコンピュータにお
けるその機能を使用禁止状態とする場合、この機能制御
レジスタ（１）に対応する機能動作レジスタ（５）のビ
ットに「１」を書き込む。こうすると、ユーザがアドレ
スデコーダ（２）の出力で機能制御レジスタ（１）を選
択しようとしても、機能動作レジスタ（５）の対応ビッ
ト出力が「１」であることから、ＮＯＲゲート（１１）
出力が常に「０」となり、これより制御回路（３）が機
能制御レジスタ（１）を書き込み読み出し禁止状態とし
、対応する機能は使用禁止状態となる。従って、ユーザ
は量産用ワンチップマイクロコンピュータになくて評価
用マイクロコンピュータにある機能を、プログラム開発
及び評価時に使用しない様に気を配る必要がなくなると
共に誤って使用することもなくなる。
）に対応する機能を量産用ワンチップマイクロコンピュ
ータが持っておらず、評価用マイクロコンピュータにお
けるその機能を使用禁止状態とする場合、この機能制御
レジスタ（１）に対応する機能動作レジスタ（５）のビ
ットに「１」を書き込む。こうすると、ユーザがアドレ
スデコーダ（２）の出力で機能制御レジスタ（１）を選
択しようとしても、機能動作レジスタ（５）の対応ビッ
ト出力が「１」であることから、ＮＯＲゲート（１１）
出力が常に「０」となり、これより制御回路（３）が機
能制御レジスタ（１）を書き込み読み出し禁止状態とし
、対応する機能は使用禁止状態となる。従って、ユーザ
は量産用ワンチップマイクロコンピュータになくて評価
用マイクロコンピュータにある機能を、プログラム開発
及び評価時に使用しない様に気を配る必要がなくなると
共に誤って使用することもなくなる。
【００１５】ここで、評価用マイクロコンピュータをユ
ーザに供給する供給側の者が使用できる外部メモリの特
定アドレスＦＦ００〜ＦＦＦＦ番地には、機能動作レジ
スタ（５）の各ビットに機能制御レジスタ（１）の制御
を行うためのデータが書き込まれた後、００００番地へ
ジャンプするジャンプ命令が含まれ、即ちフラグはリセ
ットされて「０」となる様に構成されており、機能動作
レジスタ（５）の各ビットにデータを書き込んだ後は、
ユーザは機能動作レジスタ（５）を書き込み読み出し可
能状態とできないようになっている。但し、評価用マイ
クロコンピュータをユーザに供給する供給側の者が、機
能動作レジスタ（５）へのデータのセット後にデータの
変更を行わなければならない場合を考慮して、ＯＲゲー
ト（８）に印加される制御信号を供給側の者が任意に「
１」とできる様にしている。また、ＡＮＤゲート（９）
出力が「０」の場合、機能動作レジスタ（５）は内部バ
ス（６）を介したデータの読み書きを禁止されるが、機
能動作レジスタ（５）の各ビットと対応するＮＯＲゲー
ト（１１）の入力とは直接接続されている為、例え機能
動作レジスタ（５）が書き込み読み出し禁止状態であっ
ても、機能制御レジスタ（１）は制御される。
ーザに供給する供給側の者が使用できる外部メモリの特
定アドレスＦＦ００〜ＦＦＦＦ番地には、機能動作レジ
スタ（５）の各ビットに機能制御レジスタ（１）の制御
を行うためのデータが書き込まれた後、００００番地へ
ジャンプするジャンプ命令が含まれ、即ちフラグはリセ
ットされて「０」となる様に構成されており、機能動作
レジスタ（５）の各ビットにデータを書き込んだ後は、
ユーザは機能動作レジスタ（５）を書き込み読み出し可
能状態とできないようになっている。但し、評価用マイ
クロコンピュータをユーザに供給する供給側の者が、機
能動作レジスタ（５）へのデータのセット後にデータの
変更を行わなければならない場合を考慮して、ＯＲゲー
ト（８）に印加される制御信号を供給側の者が任意に「
１」とできる様にしている。また、ＡＮＤゲート（９）
出力が「０」の場合、機能動作レジスタ（５）は内部バ
ス（６）を介したデータの読み書きを禁止されるが、機
能動作レジスタ（５）の各ビットと対応するＮＯＲゲー
ト（１１）の入力とは直接接続されている為、例え機能
動作レジスタ（５）が書き込み読み出し禁止状態であっ
ても、機能制御レジスタ（１）は制御される。
【００１６】以上の構成を設けることによって、評価用
マイクロコンピュータが複数種類の量産用ワンチップマ
イクロコンピュータの種々の機能を内蔵している場合に
おいて、この評価用マイクロコンピュータを用いてある
特定の量産用ワンチップマイクロコンピュータのプログ
ラム開発及び評価を行う場合、この量産用ワンチップマ
イクロコンピュータが持っていない評価用マイクロコン
ピュータの機能を、ユーザが気にしなくても使用禁止状
態とでき、これより誤ったプログラム開発及びプログラ
ム評価を確実に防止できることになる。
マイクロコンピュータが複数種類の量産用ワンチップマ
イクロコンピュータの種々の機能を内蔵している場合に
おいて、この評価用マイクロコンピュータを用いてある
特定の量産用ワンチップマイクロコンピュータのプログ
ラム開発及び評価を行う場合、この量産用ワンチップマ
イクロコンピュータが持っていない評価用マイクロコン
ピュータの機能を、ユーザが気にしなくても使用禁止状
態とでき、これより誤ったプログラム開発及びプログラ
ム評価を確実に防止できることになる。
【００１７】
【発明の効果】本発明によれば、評価用マイクロコンピ
ュータが複数種類の量産用ワンチップマイクロコンピュ
ータの種々の機能を内蔵している場合において、この評
価用マイクロコンピュータを用いてある特定の量産用ワ
ンチップマイクロコンピュータのプログラム開発及び評
価を行う場合、この量産用ワンチップマイクロコンピュ
ータが持っていない評価用マイクロコンピュータの機能
を、ユーザが気にしなくても使用禁止状態とでき、ユー
ザが評価用マイクロコンピュータを用いて正しいプログ
ラム開発及び評価を確実に行える利点が得られる。
ュータが複数種類の量産用ワンチップマイクロコンピュ
ータの種々の機能を内蔵している場合において、この評
価用マイクロコンピュータを用いてある特定の量産用ワ
ンチップマイクロコンピュータのプログラム開発及び評
価を行う場合、この量産用ワンチップマイクロコンピュ
ータが持っていない評価用マイクロコンピュータの機能
を、ユーザが気にしなくても使用禁止状態とでき、ユー
ザが評価用マイクロコンピュータを用いて正しいプログ
ラム開発及び評価を確実に行える利点が得られる。
【図１】本発明の評価用マイクロコンピュータを示すブ
ロック図である。
ロック図である。
（１） 機能制御レジスタ
（２）（７） アドレスデコーダ
（５） 機能動作レジスタ
（８） ＯＲゲート
（９） ＡＮＤゲート
Claims (2)
- 【請求項１】 複数の機能、該複数の機能の動作を制
御すべく該複数の機能毎に設けられた複数の機能制御レ
ジスタ、ＲＯＭの読み出しデータを解読することによっ
て前記複数の機能制御レジスタの何れかを選択するため
の第１デコーダ、を内蔵した量産用ワンチップマイクロ
コンピュータにおける前記ＲＯＭを除く構成を有し、前
記ＲＯＭに書き込まれるプログラムの開発又は評価を行
う評価用マイクロコンピュータにおいて、前記複数の機
能制御レジスタの何れかの選択を、前記第１デコーダの
出力とその各対応ビットとに基づいて行うべく設けられ
た少なくとも１つの機能動作レジスタと、外部メモリの
読み出しデータをデコードする第２デコーダと、前記外
部メモリの特定アドレスがアクセスされた時にセットさ
れるフラグと、前記外部メモリの特定アドレスから前記
機能動作レジスタを選択するためのデータが読み出され
た時に、前記第２デコーダ出力と前記フラグ出力とに基
づいて、選択された前記機能動作レジスタに対するデー
タの書き込み又は読み出しを可能とする論理回路と、を
備え、前記外部メモリの特定アドレス以外のアドレスが
アクセスされている時、前記機能動作レジスタの書き込
み動作を禁止し、該機能動作レジスタの各ビット出力に
よって特定の前記機能制御レジスタの書き込み動作及び
読み出し動作を禁止することを特徴とする評価用マイク
ロコンピュータ。 - 【請求項２】 前記機能動作レジスタは、該機能動作
レジスタを書き込み又は読み出し可能状態とするための
前記論理回路出力と、該機能動作レジスタを書き込み状
態とするための書き込み信号と、該機能動作レジスタを
読み出し状態とするための読み出し信号とが印加される
、該機能動作レジスタの動作制御を行う制御回路を含む
ことを特徴とする請求項１記載の評価用マイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082451A JP2659147B2 (ja) | 1991-04-15 | 1991-04-15 | 評価用マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082451A JP2659147B2 (ja) | 1991-04-15 | 1991-04-15 | 評価用マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04315231A true JPH04315231A (ja) | 1992-11-06 |
| JP2659147B2 JP2659147B2 (ja) | 1997-09-30 |
Family
ID=13774882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082451A Expired - Fee Related JP2659147B2 (ja) | 1991-04-15 | 1991-04-15 | 評価用マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659147B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305148A (ja) * | 2007-06-25 | 2007-11-22 | Univ Waseda | マルチプロセッサシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553093A (en) * | 1978-06-23 | 1980-01-10 | Nec Corp | Integrated circuit for development of computer |
| JPH0310335A (ja) * | 1989-06-07 | 1991-01-17 | Nec Corp | エミュレーションチップ |
-
1991
- 1991-04-15 JP JP3082451A patent/JP2659147B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553093A (en) * | 1978-06-23 | 1980-01-10 | Nec Corp | Integrated circuit for development of computer |
| JPH0310335A (ja) * | 1989-06-07 | 1991-01-17 | Nec Corp | エミュレーションチップ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305148A (ja) * | 2007-06-25 | 2007-11-22 | Univ Waseda | マルチプロセッサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2659147B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002754B1 (ko) | 반도체 집적회로 장치의 제어방법 | |
| US6532529B1 (en) | Microcomputer including flash memory overwritable during operation and operating method thereof | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| JPH04315231A (ja) | 評価用マイクロコンピュータ | |
| US5345570A (en) | Microprogram control circuit | |
| US20040078664A1 (en) | Information processing unit selecting one of reset vector addresses | |
| JPH0333926A (ja) | ワンチップマイクロコンピュータ | |
| JP3093642B2 (ja) | シングルチップマイクロコンピュータおよびそのテスト方法 | |
| JP2518461B2 (ja) | デ―タ検証方法 | |
| US6507884B1 (en) | Microcomputer with multiple memories for storing data | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JPH0991267A (ja) | 不揮発性メモリのデータ書き込み装置 | |
| JP2000112755A (ja) | マイクロコンピュータ | |
| JP2669958B2 (ja) | マイクロコンピュータ | |
| JP3023959B2 (ja) | 未定義命令検出方式 | |
| JPH05282140A (ja) | マイクロコンピュータ | |
| JPS59109950A (ja) | 制御記憶装置のエラ−処理方式 | |
| JPH1139222A (ja) | マイクロコンピュータ | |
| JPS63278169A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPH07306782A (ja) | プロセッサ制御装置及びプロセッサ制御方法 | |
| JPS58213347A (ja) | マイクロプロセツサ | |
| KR20040058524A (ko) | 플래쉬 메모리의 데이터 보호 회로 | |
| JPH0322157A (ja) | Ｒａｍのチップセレクト回路 | |
| JP2001022573A (ja) | 電子機器 | |
| JPH10105534A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |